JP2876846B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JP2876846B2
JP2876846B2 JP3240317A JP24031791A JP2876846B2 JP 2876846 B2 JP2876846 B2 JP 2876846B2 JP 3240317 A JP3240317 A JP 3240317A JP 24031791 A JP24031791 A JP 24031791A JP 2876846 B2 JP2876846 B2 JP 2876846B2
Authority
JP
Japan
Prior art keywords
semiconductor device
package
resin
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3240317A
Other languages
English (en)
Other versions
JPH0555273A (ja
Inventor
章夫 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP3240317A priority Critical patent/JP2876846B2/ja
Publication of JPH0555273A publication Critical patent/JPH0555273A/ja
Application granted granted Critical
Publication of JP2876846B2 publication Critical patent/JP2876846B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01021Scandium [Sc]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は樹脂封止型半導体装置
(以下、半導体装置という)に関し、特に小型化を図っ
た半導体装置に関する。
【0002】
【従来の技術】近年における電子機器の小型化、軽量化
に伴い、これら電子機器に用いられる半導体装置の小型
化が要求されており、SOP,QFP,SOJ,PLC
C等のIC用パッケージからMM,PoーMM等の小型用
パッケージ等の半導体装置が提案されている。従来のこ
の種の半導体装置の一例を図3の断面図に示す。この半
導体装置は半導体チップ13をリードフレーム11のダ
イパッド12に搭載し、半導体チップ13とインナーリ
ード14をボンディングワイヤ15で電気接続した後、
これらをモールド樹脂で封止してパッケージ16を構成
し、アウターリード17をパッケージ16から突出させ
た構成としている。
【0003】ここで、前記ダイパッド12は半導体装置
の実装面、即ち実装基板18に対向するパッケージ16
の底面に対して平行な方向に設けられ、半導体チップ1
3もその表面が実装面に対して平行な方向に搭載されて
いる。このように、半導体チップ13を半導体装置の実
装面に対して平行方向に搭載することにより、半導体装
置の高さ寸法(パッケージ16の高さ寸法)を低減して
基板実装後の電子機器の空間の利用効率をあげ、或いは
電子機器の小型化、軽量化を図っている。
【0004】
【発明が解決しようとする課題】ところで、近年では、
半導体装置の最も小さい部類のMM(SCー59)タイ
プの半導体装置においてもパッケージを更に小型化する
ことが要求されている。しかし、この種のパッケージを
従来構造のまま更に小型化すると、図4に示すように、
半導体チップ13とインナーリード14を電気接続する
ボンディングワイヤ15のループ形状が崩れて半導体チ
ップ13の角部aに接触して電気短絡し、或いはボンデ
ィングワイヤ15の一部がパッケージ16の外部に露呈
される等の不具合が生じ易くなり、半導体装置の品質の
低下を起こすという問題がある。本発明の目的は、信頼
性を低下することなく小型化を可能にした半導体装置を
提供することにある。
【0005】
【課題を解決するための手段】本発明の半導体装置は、
半導体チップを搭載するリードフレームのダイパッドを
実装面に対して垂直に向け、かつ半導体チップをこのダ
イパッドの垂直面に搭載するように構成する。又、アウ
ターリードはパッケージの側面から突出させるように構
成することが好ましい。
【0006】
【作用】本発明によれば、垂直方向に搭載された半導体
チップに接続するボンディングワイヤを直線状に接続す
ることが可能となり、ボンディングワイヤの変形による
電気短絡を防止し、半導体装置のパッケージの小型化が
可能となる。又、パッケージの両側面からそれぞれ突出
されるアウターリードの間隔を確保してパッケージを小
型化を促進する。
【0007】
【実施例】次に本発明について図面を参照して説明す
る。 図1は本発明の半導体装置の第1実施例の断面図
である。この半導体装置はリードフレーム1のダイパッ
ド2に半導体チップ3を搭載し、この半導体チップ3と
インナーリード4とをボンディングワイヤ5で電気接続
した上でエポキシ樹脂等の樹脂で封止してパッケージ6
を構成し、アウターリード7をパッケージ6から突出さ
せている。そして、前記ダイパッド2を半導体装置の実
装面、即ちパッケージ6の底面に対して垂直となるよう
に形成し、かつこのダイパッド2の垂直面に半導体チッ
プ3を搭載し、半導体チップ3の表面が実装面に対して
垂直となるように構成している。又、アウターリード7
はパッケージ6の底面から突出させ、先端部を外側に向
けて略J形に曲げ形成している。このアウターリード7
の先端部は半導体装置の実装時に実装基板8に半田等で
接続される。
【0008】このように構成した半導体装置によれば、
半導体チップ3は表面が半導体装置の実装面に対して垂
直方向に向けられるため、インナーリード4に電気接続
するためのボンディングワイヤ5を従来のようにループ
状に形成することなく直線的に接続することが可能とな
る。このため、パッケージ6を形成する際にボンディン
グワイヤ5が撓むことはなく、又ボンディングワイヤ5
が半導体チップ3に接触して電気短絡することがない。
勿論、ボンディングワイヤ5がパッケージ6外に露出さ
れることもない。一方、半導体チップ3を実装面に対し
て垂直方向に搭載しても、近年における半導体チップは
小型パッケージ用にチップサイズが極めて小さく形成さ
れているため、パッケージ6の高さが従来のものに比較
して大きくされることはない。
【0009】次に本発明の第2実施例を図2に示す。
尚、図1と同一部分には同一符号を付してある。この実
施例では、リードフレーム1のアウターリード7Aをパ
ッケージ6の両側面から突出させた上で、ガルウィング
形状に曲げ形成したものである。このように構成する
と、パッケージ6の両側における各アウターリード7A
の間隔をパッケージ6の寸法以上に確保できるため、パ
ッケージの寸法を小さくした場合でも各アウターリード
が実装基板上で相互に接触して電気短絡することが防止
できる。このことは、裏返せば各アウターリード7Aの
相互間の電気短絡を防止して半導体装置の信頼性を確保
した上で、パッケージの小型化を一層促進することがで
きることになる。尚、アウターリードの形状は前記実施
例以外にも種々の形状に構成できることは言うまでもな
い。
【0010】
【発明の効果】以上説明したように本発明は、半導体チ
ップを実装面に対して垂直方向に搭載することにより、
ボンディングワイヤを直線的に設けることが可能とな
り、ボンディングワイヤにおける電気短絡やその一部の
露出が防止でき、半導体装置の信頼性を確保した上で半
導体装置の小型化が実現できる効果がある。尚、本発明
者の実験によれば、従来のパッケージでは、全数特性チ
ェック時のボンディングワイヤに起因する不良率が1.2
%程度あったものが、本発明を適用することにより0.2
%まで改善できた。
【図面の簡単な説明】
【図1】本発明の樹脂封止形半導体装置の第1実施例の
断面図である。
【図2】本発明の樹脂封止形半導体装置の第2実施例の
断面図である。
【図3】従来の樹脂封止形半導体装置の一例の断面図で
ある。
【図4】従来の樹脂封止形半導体装置における不具合を
示す断面図である。
【符号の説明】
1 リードフレーム 2 ダイパッド 3 半導体チップ 4 インナーリード 5 ボンディングワイヤ 6 パッケージ 7,7A アウターリード 8 実装基板

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体チップをリードフレームのダイパ
    ッドに搭載し、半導体チップとインナーリードとをボン
    ディングワイヤで電気接続し、これらを樹脂封止してパ
    ッケージを構成してなる半導体装置において、前記ダイ
    パッドを半導体装置の実装面に対して垂直方向に形成
    し、前記半導体チップをこのダイパッドの垂直面に搭載
    したことを特徴とした樹脂封止型半導体装置
  2. 【請求項2】リードフレームのアウターリードをパッケ
    ージの側面から突出させてなる請求項1の樹脂封止型半
    導体装置。
JP3240317A 1991-08-28 1991-08-28 樹脂封止型半導体装置 Expired - Lifetime JP2876846B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3240317A JP2876846B2 (ja) 1991-08-28 1991-08-28 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3240317A JP2876846B2 (ja) 1991-08-28 1991-08-28 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH0555273A JPH0555273A (ja) 1993-03-05
JP2876846B2 true JP2876846B2 (ja) 1999-03-31

Family

ID=17057671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3240317A Expired - Lifetime JP2876846B2 (ja) 1991-08-28 1991-08-28 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP2876846B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846104A (ja) * 1994-05-31 1996-02-16 Motorola Inc 表面実装電子素子およびその製造方法
KR100444172B1 (ko) * 2001-12-28 2004-08-11 동부전자 주식회사 멀티 칩 반도체 패키지

Also Published As

Publication number Publication date
JPH0555273A (ja) 1993-03-05

Similar Documents

Publication Publication Date Title
JPH08222681A (ja) 樹脂封止型半導体装置
JP2859194B2 (ja) プラスチックパッケージ型半導体集積回路及びその製造 方法
US20070048903A1 (en) Multi-chip package type semiconductor device
US6753599B2 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
JPH07288309A (ja) 半導体装置及びその製造方法並びに半導体モジュール
JP2005191342A (ja) 半導体装置およびその製造方法
KR0157857B1 (ko) 반도체 패키지
KR100248035B1 (ko) 반도체 패키지
JP2876846B2 (ja) 樹脂封止型半導体装置
JP3075617B2 (ja) 半導体集積回路装置
JPH10275887A (ja) 半導体装置
JP2007150044A (ja) 半導体装置
JP2000183275A (ja) 半導体装置
KR100639700B1 (ko) 칩 스케일 적층 칩 패키지
JPH0547954A (ja) 樹脂封止型半導体装置
KR20010030907A (ko) 반도체장치
KR200172710Y1 (ko) 칩 크기의 패키지
JP3547045B2 (ja) 半導体装置
KR100567045B1 (ko) 반도체 패키지
JPH01270256A (ja) 半導体装置
JPH01255259A (ja) 樹脂封止型半導体装置
KR100457421B1 (ko) 반도체패키지
KR0129196B1 (ko) 별도의 실장용 리드를 갖는 반도체 패키지
JP3084080U (ja) 半導体素子のパッケージ構造
JPH10284673A (ja) 半導体素子の薄型実装基板