KR100331069B1 - 반도체 패키지의 저면으로 입출력 단자가 배열되는 리드프레임 제조방법 - Google Patents

반도체 패키지의 저면으로 입출력 단자가 배열되는 리드프레임 제조방법 Download PDF

Info

Publication number
KR100331069B1
KR100331069B1 KR1019960058753A KR19960058753A KR100331069B1 KR 100331069 B1 KR100331069 B1 KR 100331069B1 KR 1019960058753 A KR1019960058753 A KR 1019960058753A KR 19960058753 A KR19960058753 A KR 19960058753A KR 100331069 B1 KR100331069 B1 KR 100331069B1
Authority
KR
South Korea
Prior art keywords
lead
input
package
semiconductor package
output terminals
Prior art date
Application number
KR1019960058753A
Other languages
English (en)
Other versions
KR19980039673A (ko
Inventor
신원선
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1019960058753A priority Critical patent/KR100331069B1/ko
Publication of KR19980039673A publication Critical patent/KR19980039673A/ko
Application granted granted Critical
Publication of KR100331069B1 publication Critical patent/KR100331069B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지의 저면으로 입출력 단자가 배열되는 리드프레임 제조방법에 관한 것으로서, 반도체 패키지를 구성하기 위한 다수의 리드로 이루어진 리드프레임을 제조함에 있어서, 상기 다수의 리드 저면에는 보조리드를 부착하여 반도체 패키지의 입출력 단자로 사용하되, 상기 보조리드는 반도체 패키지의 저면에 다수의 열과 행을 가지면서 돌출되도록 제조하는 것으로, 다핀화를 실현하여 패키지의 성능을 향상시키고, 패키지를 경박단소화 하여 고집적화 및 고성능화 할 수 있는 것이다.

Description

반도체 패키지의 저면으로 입출력 단자가 배열되는 리드프레임 제조방법
본 발명은 반도체 패키지의 저면으로 입출력 단자가 배열되는 리드프레임 제조방법에 관한 것으로서, 더욱 상세하게는 반도체 패키지의 입출력 단자를 패키지의 저면에 다수의 열과 행을 가지면서 돌출되도록 배열한 리드프레임을 제조함으로서 다핀화를 실현하여 패키지의 성능을 향상시키고, 패키지를 경박단소화 하여 고집적화 및 고성능화 할 수 있도록 된 것이다.
일반적으로 반도체패키지는 그 종류에 따라 수지밀봉 패키지, TCP(Tape Carrier Package)패키지, 글래스밀봉 패키지, 금속밀봉 패키지 등이 있다. 이와같은 반도체패키지는 실장방법에 따라 삽입형과 표면실장(Surface Mount Technology, SMT)형으로 분류하게 되는데, 삽입형으로서 대표적인 것은 DIP(Dual In-line Package), PGA(Pin Grid Array) 등이 있고, 표면실장형으로서 대표적인 것은 QFP(Quad Flat Package), PLCC(Plastic Leaded Chip Carrier), CLCC(Ceramic Leaded Chip Carrier), BGA(Ball Grid Array) 등이 있다.
최근에는 전자제품의 소형화에 따라 인쇄회로기판의 부품 장착도를 높이기 위해서 삽입형 반도체패키지 보다는 표면실장형 반도체패키지가 널리 사용되고 있는데, 이러한 종래의 패키지에 대한 구조를 도 1과 도 2를 참조하여 QFP와, BGA패키지에 대하여 설명하면 다음과 같다.
도 1은 종래의 일반적인 반도체 패키지의 QFP로서, 그 구조는 전자회로가 집적되어 있는 반도체칩(11)과, 상기 반도체칩(11)이 에폭시(16)에 의해 부착되는 탑재판(15)과, 상기 반도체칩(11)의 신호를 외부로 전달할 수 있는 다수의 리드(12)와, 상기 반도체칩(11)과 리드(12)를 연결시켜 주는 와이어(13)와, 상기 반도체칩(11)과 그 외 주변구성품들을 외부의 산화 및 부식으로부터 보호하기 위하여 그 외부를 감싼 수지봉지(14)로 이루어지는 것이다.
그러나, 상기의 QFP는 반도체칩이 점차적으로 고성능화되어 가면서 핀의 수가 더욱 더 많아지게 되는데 비하여, 핀과 핀 사이의 거리를 일정치 이하로 좁히는 것은 기술적으로 어려움이 있기 때문에 많은 핀을 모두 수용하기 위해서는 패키지가 커지게 되는 단점이 있다. 이것은 반도체패키지의 소형화 추세에 역행하는 결과를 낳는 문제점이 있는 것이다.
이와같이 다핀화에 따른 기술적 요구를 해결하기 위해서 등장한 것이 BGA패키지로서, 이는 입출력 수단으로서 반도체패키지의 일면전체에 융착된 솔더볼을 이용함으로써 QFP 보다 많은 수의 입출력 신호를 수용할 수 있음은 물론, 그 크기도 QFP 보다 작게 형성된 것이다.
이러한 BGA패키지의 구성은 도 2에 도시된 바와같이 표면에 회로패턴(25a)이 형성되고, 이 회로패턴(25a)을 보호하기 위해 솔더마스크(25b)가 코팅된 회로기판(25)과, 상기 회로기판(25)의 상면 중앙에 부착된 반도체칩(21)과, 상기반도체칩(21)과 상기 회로기판(25)의 회로패턴(25a)을 전기적으로 연결하여 신호를 전달하는 와이어(23)와, 상기 회로기판(25)의 회로패턴(25a)에 융착되어 외부로 신호를 전달하는 솔더볼(22)과, 상기 반도체칩(21)과 그 외 주변구성품들을 외부의 산화 및 부식으로부터 보호하기 위하여 그 외부를 감싼 수지봉지(24)로 구성되는 것이다.
그러나, 이러한 BGA패키지는 내부에 내장된 반도체칩의 크기에 비해서 패키지의 크기가 몇 배 이상 크기 때문에 전자제품들을 소형화시키기에는 한계가 있었던 것이다. 또한, 상기의 BGA패키지는 회로기판이 고가이므로 제품의 가격이 상승되는 요인이 됨은 물론, 상기 회로기판을 통해서 습기가 침투됨으로써 크랙이 발생하게 되는 문제점이 있다.
이와같은 문제점을 해결하기 위하여, BGA 방식이 아니면서도 기판 접속리드를 패키지의 외부로 돌출 시키지 않고 패키지의 하면으로 노출시킴으로써 실장면적을 줄임과 동시에, 반도체 패키지의 크기를 반도체칩의 크기로 형성하여 패키지를 경박단소화 한 BLP(Bottom Leaded Package)형 CSP(Chip Scale Package)가 도 3에 도시되어 있다.
이러한 종래의 BLP형 CSP의 구조는 전자회로가 집적되어 있는 반도체칩(31)과, 상기 반도체칩(31)을 지지함과 아울러 반도체칩(31)의 신호를 외부로 전기적 접속 경로를 이루는 리드(32)와, 상기 반도체칩(31)을 전기적으로 연결시키는 와이어(33)와, 상기의 반도체칩(31), 리드(32) 및 와이어(33)를 외부환경으로 부터 보호하기 위한 수지봉지(34)를 포함하며, 상기의 리드(32)는 내측으로 수지봉지(34)의 저면에 노출되도록 리드(32)를 절곡 형성하여서 된 것이다.
그러나, 상기한 BLP형 CSP는 반도체칩(31)을 전기적으로 연결시키는 와이어(33)의 루프(Loop)의 높이 만큼 패키지의 두께가 두껍게 되고, 상기 와이어(33)를 리드(32)에 본딩하기 위한 본딩 에리어(Bonding Area) 만큼의 면적이 필요함으로서 패키지의 크기가 커지게 되는 등의 단점이 있어 CSP로 적합하지 못한 것이다. 또한, 상기의 BLP형 CSP는 리드(32)를 절곡하여 수지봉지(34)의 저면 외부로 노출되도록 되어 이 노출된 리드(32)를 입출력 단자로 사용하는데, 이는 수지봉지(34)가 리드(32)의 노출된 부분을 가리게 되는 등의 이유로 불량이 발생되는 문제점이 있었던 것이다.
뿐만 아니라, 수지봉지(34)의 저면으로 리드(32)를 노출시키기 위하여 리드(32)를 절곡할때에는 다음과 같은 문제점이 발생되는 것이다.
첫째, 리드와 리드 사이의 간격이 좁아 리드의 간섭으로 인한 절곡 작업이 난이하여 작업성이 떨어지는 것이다.
둘째, 리드를 절곡시키기 위한 공구(펀치)가 필요함으로서 단가의 상승요인이 되는 것이다.
셋째, 리드를 절곡시킬때 절곡되는 길이 만큼 포지션이 이동되어 오차가 발생됨으로서 불량을 유발하는 원인이 되었던 것이다.
본 발명의 목적은 이와같은 문제점을 해결하기 위하여 발명된 것으로서, 반도체 패키지의 입출력 단자를 패키지의 저면에 다수의 열과 행을 가지면서 돌출되도록 배열시킨 리드프레임을 형성함으로서 다핀화를 실현하여 패키지의 성능을 향상시키고, 패키지를 경박단소화 하여 고집적화 및 고성능화 할 수 있도록 된 반도체 패키지의 저면으로 입출력 단자가 배열되는 리드프레임 제조방법를 제공하는데 있다.
도 1은 종래의 일반적인 반도체 패키지를 나타낸 단면도
도 2는 종래의 BGA패키지를 나타낸 단면도
도 3은 종래의 BLP형 CSP를 나타낸 단면도
도 4는 본 발명에 따른 리드의 저면에 보조리드가 부착되는 상태를 나타낸 도면
도 5는 본 발명에 따른 리드에 보조리드가 레이저 웰딩에 의해 부착된 상태를 나타낸 요부 확대도
도 6은 본 발명에 따른 리드에 보조리드가 리벳팅에 의해 부착되는 상태를 나타낸 요부 확대도
도 7은 본 발명에 따른 리드에 보조리드를 부착하기 위한 수단으로서 테이프에 미리 보조리드를 부착한 상태의 일예를 나타낸 도면
도 8은 본 발명에 따른 리드에 보조리드를 부착하기 위한 수단으로 사용되는 지그를 나타낸 도면
도 9는 본 발명에 따른 리드프레임을 이용한 반도체 패키지를 나타낸 단면도
- 도면의 주요 부분에 대한 부호의 설명 -
41 - 반도체칩 42 -리드
43 - 와이어 44 - 수지봉지
45 - 보조리드
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명에 따른 반도체 패키지의 저면으로 입출력 단자가 배열되는 리드프레임의 제조방법은, 반도체 패키지를 구성하기 위한 다수의 리드(42)로 이루어진 리드프레임을 제조함에 있어서, 상기 다수의 리드(42) 저면에 보조리드(45)를 부착하여 반도체 패키지의 입출력 단자로 사용하되, 상기 보조리드(45)는 반도체 패키지의 저면에 다수의 열과 행을 가지면서 돌출되도록 제조함을 특징으로 한다.
상기 다수의 리드(42) 저면에 부착되어 반도체 패키지의 입출력 단자로 사용되는 보조리드(45)는 레이저 웰딩(Lazer Welding ; 레이저 용접)이나, 리벳팅에 의한 방법으로 부착할 수 있는 것으로, 상기와 같이 리드(42)의 저면에 보조리드(45)를 부착하기 위해서는 지지대(45a)에 의해 지지되어 있는 보조리드(45)를 리드(42)의 저면에 위치시킨 다음에 레이저 웰딩이나, 리벳팅 작업을 하고, 보조리드(45)를 지지하고 있는 지지대(45a)를 커팅하는 방법으로 리드(42)에 보조리드(45)를 부착하는 것이다.
또한, 리드(42)의 저면에 보조리드(45)를 부착하기 위한 실시예로서, 반도체 패키지의 입출력 단자로 사용되는 보조리드(45)를 다수의 열과 행을 가지면서 배열되도록 테이프(51)에 미리 부착한 후, 리드(42)의 저면에 위치시킨 상태에서 레이저 웰딩이나, 리벳팅으로 리드(42)에 부착할 수 있는 것이며, 여기서 테이프(51)를 사용하지 않고 보조리드(45)가 다수의 열과 행을 가지도록 배열되는 안착홈(52a)이 형성된 지그(52 ; Jig)를 사용하여 리드(42)의 저면에 부착시킬 수 있는 것이다.
이와같이 보조리드(45)를 레이저 웰딩에 의한 방법으로 부착할 때에는 웰딩을 용이하게 하기 위하여 리드(42)의 웰딩되는 부위에 홈(42a)을 형성하는 것이고, 리벳팅에 의한 방법으로 보조리드(45)를 부착할 때에는 리드(42)의 리벳팅되는 부위에 홀(42b)을 형성하여 보다 양호하게 보조리드(45)를 부착할 수 있는 것이다.
상기와 같이 리드(42)의 저면으로 보조리드(45)를 부착하여 반도체 패키지의 입출력 단자를 형성하면, 리드를 절곡할 필요가 없어 작업이 용이하고, 단가를 절감시키며, 리드 절곡에 의한 포지션 이동이 없음으로서 불량을 방지할 수 있는 것이다.
이와같이 구성되는 리드프레임을 이용한 반도체 패키지의 구조는 전자회로가 집적되어 있는 반도체칩(41)과, 상기 반도체칩(41)의 신호를 전기적 접속시키는 와이어(43)와, 상기 와이어(43)에 연결되어 반도체칩(41)의 신호를 외부로 전달하는 리드(42)와, 상기의 반도체칩(41), 와이어(43) 및 리드(42)를 외부환경으로 부터 보호하기 위하여 감싸진 수지봉지(44)를 포함하며, 상기의 리드(42)는 저면에 보조리드(45)가 다수의 열과 행을 가지면서 배열되도록 부착되어 수지봉지(44)의 저면으로 돌출되는 것이다.
이와같이 구성된 반도체 패키지는 마더보드(Mother Board)에 실장시리드(42)의 저면으로 부착된 보조리드(45)가 수지봉지(44)의 저면으로 돌출되어 있음으로서 실장이 용이하고, 다핀화를 실현할 수 있어 패키지의 성능을 향상시키며, 패키지를 경박단소화 하여 고집적화 및 고성능화 할 수 있는 것이다.
이상의 설명에서와 같이 본 발명에 의하면, 리드의 저면으로 보조리드를 부착하여 반도체 패키지의 저면으로 다수의 열과 행을 가지면서 배열되도록 돌출시켜 패키지의 입출력 단자를 형성함으로서, 다핀화를 실현할 수 있어 패키지의 성능을 향상시키고, 마더보드에 실장시 패키지의 저면으로 돌출된 보조리드에 의해 실장이 용이하며, 패키지를 경박단소화 하여 고집적화 및 고성능화 할 수 있는 효과가 있다.

Claims (8)

  1. 반도체 패키지를 구성하기 위한 다수의 리드로 이루어진 리드프레임을 제조함에 있어서, 상기 다수의 리드 저면에는 보조리드를 부착하여 반도체 패키지의 입출력 단자로 사용하되, 상기 보조리드는 반도체 패키지의 저면에 다수의 열과 행을 가지면서 돌출되도록 제조함을 특징으로 하는 반도체 패키지의 저면으로 입출력 단자가 배열되는 리드프레임 제조방법.
  2. 청구항 1에 있어서, 상기 보조리드는 다수의 열과 행을 가지면서 지지대에 지지되어 있고, 이러한 보조리드를 리드의 저면에 위치시켜 부착한 다음 지지대를 커팅하는 것을 특징으로 하는 반도체 패키지의 저면으로 입출력 단자가 배열되는 리드프레임 제조방법.
  3. 청구항 1에 있어서, 상기의 리드에 보조리드를 부착할 때 레이저 웰딩에 의해 부착하는 것을 특징으로 하는 반도체 패키지의 저면으로 입출력 단자가 배열되는 리드프레임 제조방법.
  4. 청구항 3에 있어서, 상기 레이저 웰딩시 리드에 레이저 웰딩되는 부위에 홈을 형성하여 웰딩을 용이하게 한 것을 특징으로 하는 반도체 패키지의 저면으로 입출력 단자가 배열되는 리드프레임 제조방법.
  5. 청구항 1에 있어서, 상기의 리드에 보조리드를 부착할 때 리벳팅에 의해 부착하는 것을 특징으로 하는 반도체 패키지의 저면으로 입출력 단자가 배열되는 리드프레임 제조방법.
  6. 청구항 5에 있어서, 상기 리벳팅시 리드에 리벳팅되는 부위에 홀을 형성하여 리벳팅을 용이하게 하는 것을 특징으로 하는 반도체 패키지의 저면으로 입출력 단자가 배열되는 리드프레임 제조방법.
  7. 청구항 1에 있어서, 상기 리드의 저면에 보조리드를 부착할 때 보조리드를 다수의 열과 행을 가지면서 배열되도록 테이프에 미리 부착하여 리드의 저면에 부착하는 것을 특징으로 하는 반도체 패키지의 저면으로 입출력 단자가 배열되는 리드프레임 제조방법.
  8. 청구항 1에 있어서, 상기 리드의 저면에 보조리드를 부착할 때 보조리드를 다수의 열과 행을 가지면서 배열되도록 안착홈이 형성된 지그(Jig)를 사용하여 리드의 저면에 부착하는 것을 특징으로 하는 반도체 패키지의 저면으로 입출력 단자가 배열되는 리드프레임 제조방법.
KR1019960058753A 1996-11-28 1996-11-28 반도체 패키지의 저면으로 입출력 단자가 배열되는 리드프레임 제조방법 KR100331069B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960058753A KR100331069B1 (ko) 1996-11-28 1996-11-28 반도체 패키지의 저면으로 입출력 단자가 배열되는 리드프레임 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960058753A KR100331069B1 (ko) 1996-11-28 1996-11-28 반도체 패키지의 저면으로 입출력 단자가 배열되는 리드프레임 제조방법

Publications (2)

Publication Number Publication Date
KR19980039673A KR19980039673A (ko) 1998-08-17
KR100331069B1 true KR100331069B1 (ko) 2002-08-08

Family

ID=37479288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960058753A KR100331069B1 (ko) 1996-11-28 1996-11-28 반도체 패키지의 저면으로 입출력 단자가 배열되는 리드프레임 제조방법

Country Status (1)

Country Link
KR (1) KR100331069B1 (ko)

Also Published As

Publication number Publication date
KR19980039673A (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
US5250841A (en) Semiconductor device with test-only leads
US5783861A (en) Semiconductor package and lead frame
US5413970A (en) Process for manufacturing a semiconductor package having two rows of interdigitated leads
US6710265B2 (en) Multi-strand substrate for ball-grid array assemblies and method
US20120015479A1 (en) Semiconductor Package with a Mold Material Encapsulating a Chip and a Portion of a Lead Frame
US20130200507A1 (en) Two-sided die in a four-sided leadframe based package
EP3319122B1 (en) Semiconductor device with wettable corner leads
US8349655B2 (en) Method of fabricating a two-sided die in a four-sided leadframe based package
KR100331069B1 (ko) 반도체 패키지의 저면으로 입출력 단자가 배열되는 리드프레임 제조방법
KR100381840B1 (ko) 반도체패키지의저면으로솔더볼이융착된리드프레임제조방법
KR100296845B1 (ko) 반도체패키지및그제조방법
KR100251860B1 (ko) Csp (칩 스케일 패키지)의 구조 및 제조방법
KR19980039676A (ko) 실장이 용이한 바텀 리드 패키지형 칩 스케일 패키지의 구조
KR100233864B1 (ko) 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성방법
KR100216845B1 (ko) CSP ( Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR100342812B1 (ko) 접지선및전원선을구비한에어리어어레이범프드반도체패키지
KR100225238B1 (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR19980039679A (ko) 리드온칩 에어리어 어레이 범프드 반도체 패키지
KR100342813B1 (ko) 접지선및전원선을갖는에어리어어레이범프드반도체패키지
KR0129196B1 (ko) 별도의 실장용 리드를 갖는 반도체 패키지
KR20000027519A (ko) 멀티 칩 패키지
KR20000045084A (ko) 반도체패키지 및 그 제조방법
KR100230922B1 (ko) CSP(Chip Scale Package; 칩 스케일 패키지)의 구조 및 제조방법
KR200313831Y1 (ko) 바텀리드패키지
KR19980069146A (ko) 반도체 패키지의 구조

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130320

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140314

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee