KR19980039679A - 리드온칩 에어리어 어레이 범프드 반도체 패키지 - Google Patents

리드온칩 에어리어 어레이 범프드 반도체 패키지 Download PDF

Info

Publication number
KR19980039679A
KR19980039679A KR1019960058759A KR19960058759A KR19980039679A KR 19980039679 A KR19980039679 A KR 19980039679A KR 1019960058759 A KR1019960058759 A KR 1019960058759A KR 19960058759 A KR19960058759 A KR 19960058759A KR 19980039679 A KR19980039679 A KR 19980039679A
Authority
KR
South Korea
Prior art keywords
lead
package
semiconductor chip
semiconductor
chip
Prior art date
Application number
KR1019960058759A
Other languages
English (en)
Other versions
KR100379083B1 (ko
Inventor
신원선
Original Assignee
황인길
아남산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남산업 주식회사 filed Critical 황인길
Priority to KR1019960058759A priority Critical patent/KR100379083B1/ko
Publication of KR19980039679A publication Critical patent/KR19980039679A/ko
Application granted granted Critical
Publication of KR100379083B1 publication Critical patent/KR100379083B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

중앙에 본딩패드가 형성되어 있는 반도체칩과, 상기한 반도체칩을 각각 지지하고 있으며 하프에칭에 의하여 형성된 에어리어가 어레이 형태로 배열되어 패키지의 저면에 노출됨과 동시에 패키지 가장자리의 일단부가 몰딩물의 외부로 노출되어 있는 다수개의 리드와, 상기한 반도체칩이 상기한 리드의 위에 고정되도록 접착시켜주기 위한 접착부재와, 상기한 반도체칩의 본딩패드와 리드를 전기적으로 상호 연결시켜 주기 위한 와이어와, 상기한 반도체칩과 리드와 와이어 등을 보호하기 위한 몰딩물을 포함하여 이루어지며, 하프에칭에 의하여 돌출된 형태를 갖는 리드의 에어리어가 패키지의 하면에 어레이 형태로 배열되도록 하고, 상기한 리드와 중앙에 본딩 패드가 형성되어 있는 반도체칩을 와이어를 이용하여 전기적으로 연결함과 동시에 패키지 가장자리의 리드의 일단부가 몰딩물의 외부로 노출되도록 함으로써 상기한 노출된 부분을 통해 다른 패키지와 전기적으로 결합될 수 있도록 하는 리드온칩 에어리어 어레이 범프드 반도체 패키지를 제공한다.

Description

리드온칩 에어리어 어레이 범프드 반도체 패키지
이 발명은 리드온칩 에어리어 어레이 범프드 반도체 패키지에 관한 것으로서, 더욱 상세하게 말하자면 하프에칭(half-etching)에 의하여 돌출된 형태를 갖는 리드의 에어리어가 패키지의 하면에 어레이 형태로 배열되도록 하고, 상기한 리드와 중앙에 본딩 패드가 형성되어 있는 반도체칩을 와이어를 이용하여 전기적으로 연결함과 동시에 패키지 가장자리의 리드의 일단부가 몰딩물의 외부로 노출되도록 함으로써 상기한 노출된 부분을 통해 다른 패키지와 전기적으로 결합될 수 있도록 하는 리드온칩 에어리어 어레이 범프드 반도체 패키지에 관한 것이다.
반도체 패키지는 패키지의 종류에 따라 수지 밀봉 패키지, TCP 패키지, 글래스 밀봉 패키지, 금속 밀봉 패키지 등이 있다. 이와 같은 반도체 패키지는 실장방법에 따라 삽입형과 표면실장(Surface Mount Technology, SMT)형으로 분류하게 되는데, 삽입형으로서 대표적인 것은 DIP(Dual In-line Package), PGA(Pin Grid Array) 등이 있고, 표면실장형으로서 대표적인 것은 QFP(Quad Flat Package), PLCC(Plastic Leaded Chip Carrier), CLCC(Ceramic Leaded Chip Carrier), BGA(Ball Grid Array)등이 있다.
최근에는 전자제품의 소형화에 따라 인쇄회로기판의 부품 장착도를 높이기 위해서 삽입형 반도체 패키지 대신에 표면실장형 반도체 패키지가 널리 사용되고 있는 추세이다.
이와 같은 종래의 반도체 패키지에 대한 이해를 돕기 위하여, 첨부된 도면을 참조로 하여, QFP와, BGA에 대하여 설명하기로 한다.
도1은 종래의 QFP의 부분 절개 사시도이다.
도1에 도시되어 있듯이 종래의 QFP의 구성은, 반도체 칩(11)과, 상기한 반도체 칩(11)을 적재하기 위한 탑재판(12)과, 상기한 탑재판(12)을 지지하고 있는 타이바(tie bar)(13)와, 상기한 반도체 칩(11)이 외부와 신호를 송수신할 수 있도록 하기 위한 리드(14)와, 상기한 반도체 칩(11)과 리드(14)를 전기적으로 연결시켜주기 위한 와이어(15)와, 상기한 반도체칩(11)에서 발생되는 열을 외부로 발산시키기 위한 방열판(16)과, 상기한 반도체 칩(11)과 리드(14)와 본딩 와이어(15)등을 보호하기 위한 몰딩물(17)로 이루어진다.
상기한 구성에 의한 종래의 QFP의 제조공정 및 기능은 다음과 같다.
접착제나 접착 테이프에 의해서 반도체칩(11)이 탑재판(12)의 위에 접착되면, 본딩 와이어(15)에 의해서 상기한 반도체칩(11)과 리드(14)가 전기적으로 연결되는 와이어 본딩 공정이 진행된다.
와이어 본딩 공정이 끝나면, 몰딩물(17)을 이용하여 상기한 반도체칩(11)이 둘러쌓여지도록 하여 패키지를 형성함으로써 상기한 반도체칩(11)을 비롯한 리드(14)와 와이어(15)등이 보호될 수 있도록 한다.
이와 같이 제작된 QFP 패키지는 회로기판에 장착되어 사용되는데, 이때 반도체 칩(11)으로부터 출력되는 신호는 와이어(15)를 거쳐서 리드(14)로 전달되고, 상기한 리드(14)는 회로기판의 배선과 연결되어 있기 때문에 리드(14)로 전달된 신호는 회로기판의 배선을 통하여 주변소자로 전달된다. 주변소자에서 발생된 신호가 반도체 칩(11)으로 전달되는 경우에는 위에서 설명한 경로의 역순으로 신호가 전달된다.
한편, 반도체칩(11)에서 발생된 열은 탑재판(12)을 거쳐서 방열판(16)으로 전달되며, 방열판(16)에서 외부로 발산됨으로써 반도체칩(11)이 과열되는 것을 방지한다.
그러나 상기한 종래의 QFP는, 반도체칩이 점차적으로 고성능화되어 가면서 핀의 수가 더욱 더 많아지게 되는데 비하여, 핀과 핀사이의 거리를 일정치 이하로 좁히는 것은 기술적으로 어려움이 있기 때문에 많은 핀을 모두 수용하기 위해서는 패키지가 커지게 되는 단점이 있다. 이것은 반도체 패키지의 소형화 추세에 역행하는 결과를 낳는 문제점이 있다.
이와 같은 다핀화에 따른 기술적 요구를 해결하기 위해서 등장한 것이 BGA이다. 상기한 BGA는 입/출력 수단으로서 반도체 패키지의 일면전체에 융착된 솔더볼을 이용함으로써 QFP 보다 많은 수의 입/출력 신호를 수용할 수 있으며, 또한 그 크기도 상대적으로 줄일 수가 있음으로써 반도체 패키지로서 크게 각광을 받고 있다.
도2는 종래의 BGA의 측단면도이고, 도3은 종래의 BGA용 인쇄회로기판이다.
도2 및 도3에 도시되어 있듯이 종래의 BGA의 구성은, 기판(21)과, 상기한 기판(21)의 중앙 상면에 에폭시(22)로 접착되어 있는 반도체칩(23)과, 상기한 기판(21)의 표면에 형성되어 있는 메탈 트레이스(24)와, 상기한 반도체칩(23)의 입출력 패드(25)와 메탈 트레이스(24)를 연결하는 와이어(26)와, 상기한 메탈 트레이스(24)에 형성되어 있는 랜드 메탈(27)과, 상기한 랜드 메탈(28)에 융착되어 있는 솔더볼(28)과, 상기한 반도체칩(23)과 와이어(26) 등을 외부환경으로부터 보호하기 위한 몰딩물(29)로 이루어진다.
상기한 구성에 의한 종래의 BGA의 제조공정 및 기능은 다음과 같다.
에폭시(22)에 의해서 반도체칩(23)이 기판(21)의 위에 접착되면, 본딩 와이어(26)에 의해서 상기한 반도체칩(23)의 입출력 패드(25)와 메탈 트레이스(24)가 전기적으로 연결되는 와이어 본딩 공정이 진행된다.
와이어 본딩 공정이 끝나면, 몰딩물(29)을 이용하여 상기한 반도체칩(23)을 비롯한 와이어(26)등이 보호되도록 한 뒤에, 리플로우 공정을 통해서 랜드 메탈(27)에 솔더볼(28)을 형성함으로써 하여 BGA 패키지를 완성한다.
이와 같이 제작된 BGA 패키지는 회로기판에 장착되어 사용되는데, 이때 반도체칩(23)으로부터 출력되는 신호는 와이어(26)를 거쳐서 메탈 트레이스(24)로 전달되며, 상기한 메탈 트레이스(24)는 기판(21)의 내부 회선배선을 통하여 랜드 메탈(27)과 연결되어 있기 때문에 메탈 트레이스(24)로 전달된 신호가 랜드 메탈(27)을 거쳐서 솔더볼(28)로 전달되고 , 상기한 솔더볼(28)은 회로기판의 회로배선과 연결되어 있기 때문에 솔더볼(28)로 전달된 신호는 회로기판의 회로배선을 통하여 주변소자로 전달된다. 주변소자에서 발생된 신호가 반도체 칩(23)으로 전달되는 경우에는 위에서 설명한 경로의 역순으로 신호가 전달된다.
그러나 상기한 종래의 BGA는, 기판이 고가이기 때문에 제품의 가격이 상승되는 문제점이 있고, 또한 상기한 기판을 통해서 습기가 침투됨으로써 크랙이 발생하게 되는 문제점이 있다.
이와 같은 문제점을 해결하기 위하여, BGA 방식이 아니면서도, 기판 접속리드를 패키지의 외부로 돌출시키지 않고 패키지의 하면으로 노출시킴으로써 실장면적을 줄일 수 있는 기술이 대한민국 실용신안 등록출원 공개번호 제96-3195호(공개일 : 서기 1996년 1월 22일)의 “버텀 리드형 반도체 패키지”에서 개시된 바 있다.
그러나, 상기한 종래의 “버텀 리드형 반도체 패키지”는 단순히 리드를 일렬로 배열하여 놓았기 때문에 실장면적을 효율적으로 줄일 수 없는 문제점이 있다.
이와 같은 문제점을 해결하기 위하여, 회로기판에 실장되기 위한 리드팁이 패키지의 하면에 어레이 형태로 배열되도록 함으로써 실장면적을 효율적으로 줄임과 동시에 저렴한 비용으로 구성할 수가 있는 반도체 패키지에 관한 기술이 대한민국 특허출원 출원번호 제96-22898(출원일자 : 서기 1996년 6월 21일)의 “어레이형 리드 온칩 반도체 패키지”에서 본 출원인에 의해 개시된 바 있다.
이 발명의 목적은 상기한 특허출원 출원번호 제96-22898호에서 개시된 기술내용을 더욱 개량하기 위한 것으로서, 하프에칭에 의하여 돌출된 형태를 갖는 리드의 에어리어가 패키지의 하면에 어레이 형태로 배열되도록 하고, 상기한 리드와 중앙에 본딩 패드가 형성되어 있는 반도체칩을 와이어를 이용하여 전기적으로 연결함과 동시에 패키지 가장자리의 리드의 일단부가 몰딩물의 외부로 노출되도록 함으로써 상기한 노출된 부분을 통해 다른 패키지와 전기적으로 결합될 수 있도록 하는 리드온칩 에어리어 어레이 범프드 반도체 패키지를 제공하는데 있다.
도1은 종래의 QFP의 부분 절개 사시도이다.
도2는 종래의 BGA의 측단면도이다.
도3은 종래의 BGA용 인쇄회로기판이다.
도4는 이 발명의 제1실시예에 따른 리드온칩 에어리어 어레이 범프드 반도체 패키지의 단면 구성도이다.
도5는 이 발명의 제2실시예에 따른 리드온칩 에어리어 어레이 범프드 반도체 패키지의 단면 구성도이다.
도6은 이 발명의 제2실시예에 따른 리드온칩 에어리어 어레이 범프드 반도체 패키지의 부분 절개 사시도이다.
도면의 주요부분에 대한 부호의 설명
11, 23, 31, 41, 46 : 반도체칩 14, 32, 42 : 리드
15, 26, 34, 44 : 와이어 17, 29, 35, 45 : 몰딩물
33, 43 : 접착부재 21 : 기판
상기한 목적을 달성하기 위한 수단으로서 이 발명의 구성은, 중앙에 본딩패드가 형성되어 있는 반도체칩과, 상기한 반도체칩을 각각 지지하고 있으며 하프에칭에 의하여 형성된 에어리어가 어레이 형태로 배열되어 패키지의 저면에 노출됨과 동시에 패키지 가장자리의 일단부가 몰딩물의 외부로 노출되어 있는 다수개의 리드와, 상기한 반도체칩이 상기한 리드의 위에 고정되도록 접착시켜주기 위한 접착부재와, 상기한 반도체칩의 본딩패드와 리드를 전기적으로 상호 연결시켜주기 위한 와이어와, 상기한 반도체칩과 리드와 와이어 등을 보호하기 위한 몰딩물을 포함하여 이루어 진다.
이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하기로 한다.
도4는 이 발명의 제1실시예에 따른 리드온칩 에어리어 어레이 범프드 반도체 패키지의 단면 구성도이다.
도4에 도시되어 있듯이 이 발명의 제1실시예에 따른 리드온칩 에어리어 어레이 범프드 반도체 패키지의 구성은, 중앙에 본딩패드가 형성되어 있는 반도체칩(31)과, 상기한 반도체칩(31)을 각각 지지하고 있으며 하프에칭에 의하여 형성된 에어리어가 어레이 형태로 배열되어 패키지의 저면에 노출되어 있는 다수개의 리드(32)와, 상기한 반도체칩(31)이 상기한 리드(32)의 위에 고정되도록 접착시켜주기 위한 접착부재(33)와, 상기한 반도체칩(31)의 중앙 하면에 있는 본딩패드와 리드(32)를 전기적으로 상호 연결시켜주기 위한 와이어(34)와, 상기한 반도체칩(31)과 리드(32)와 와이어(34) 등을 보호하기 위한 몰딩물(35)로 이루어진다.
상기한 반도체칩(31)에는 고집적된 전자회로가 내장되며, 외부와의 전기적인 접속을 위한 본딩 패드가 겉표면의 중앙부분에 형성되어 있는 구조로 이루어진다.
상기한 리드(32)는 하프에칭에 의해서 형성된 에어리어가 패키지의 밑면에 어레이 형태로 배열되어 노출되며, 이와같이 노출된 부분을 이용하여 패키지가 회로기판(도시되지 않음)에 표면실장되어진다. 상기한 에어리어를 리드(32)를 절곡시켜서 형성하지 않고 하프에칭을 이용하여 형성하는 이유는, 리드(32)를 절곡시키는 경우 보다 하프에칭시키는 편이 리드(53)의 치수를 보다 정밀하게 가공할 수 있을 뿐만 아니라 작업 생산성도 향상시킬 수 있기 때문이다. 이와 같이 하프에칭에 의해 형성된 에어리어를 이용하여 패키지를 표면실장시키게 되면, BGA와 같이 고가의 인쇄회로 기판을 사용하지 않고서도 단순히 리드(32)와 와이어(34)만을 이용하여 반도체칩(31)과 인쇄회로기판을 전기적으로 연결시킬 수가 있으므로 상대적으로 매우 저렴한 패키지를 제작할 수 있는 효과를 갖는다.
상기한 리드(32)의 패키지 가장자리 부분은 몰딩물(46)의 외부로 노출이 되는 데, 이 노출된 부분을 통하여 다른 패키지와 전기적으로 연결될 수 있을 뿐만 아니라, 반도체칩(31)으로부터 발생되어 리드(32)로 전달된 열이 대기중으로 복사되는 방열효과를 얻을 수가 있다.
상기한 접착 부재(33)는, 접착제 또는 접착 테이프 등과 같이 반도체칩(31)과 리드(32)를 전기적으로 서로 절연시켜주면서 접착시키는 것이면 족하다.
상기한 와이어(34)는, 반도체칩(31)의 중앙하면에 있는 본딩패드와, 상기한 반도체칩(31)을 지지하고 있는 리드(32)들을 전기적으로 접속시켜주기 위해서 와이어 본딩된다.
상기한 몰딩물(35)은 상기한 반도체칩(31)과 리드(32)와 와이어(34)를 몰딩시킴으로써 외부환경으로부터 보호하게 되는데, 이 경우에 상기한 반도체칩(31)의 상면은 덮지 않으면서, 패키지 가장자리의 리드(32)의 끝단부가 노출되도록 몰딩이 이루어진다. 이와 같이 반도체칩(31)의 상면이 몰딩물(35)로부터 노출되면, 반도체칩(31)으로부터 발생되는 열이 직접 대기중에서 냉각됨으로써 방열효과를 극대화시킬 수가 있다.
도5는 이 발명의 제2실시예에 따른 리드온칩 에어리어 어레이 범프드 반도체 패키지의 단면 구성도이고, 도6은 이 발명의 제2실시예에 따른 리드온칩 에어리어 어레이 범프드 반도체 패키지의 부분 절개 사시도이다.
도5 및 제6에 도시되어 있듯이 이 발명의 제2실시예에 따른 리드온칩 에어리어 어레이 범프드 반도체 패키지의 구성은, 중앙부분에 본딩패드가 형성되어 있는 반도체칩(46)의 위에, 가장 리에 본딩패드가 형성되어 있는 반도체칩(41)이 접착됨으로써 패키지안에 2개의 반도체칩(41, 46)이 내장된다는 점과, 몰딩물(45)이 상기한 반도체칩(41, 46)이 노출되지 않도록 덮고 있다는 점을 제외하면, 전반적으로 이 발명의 제1 실시예의 구성과 유사하므로 중복을 피하기 위하여 반도체칩(41, 46)과 리드(42)와 접착부재(43)와 와이어(44)와 몰딩물(45)에 대한 개략설명은 생략하기로 한다.
이와 같이, 이 발명의 제2 실시예에서, 중앙부분에 본딩패드가 형성되어 있는 반도체칩(46)의 위에, 가장자리에 본딩패드가 형성되어 있는 반도체칩(41)이 접착시킨 뒤에, 와이어(44)를 이용하여 상기한 반도체칩(41, 46)의 본딩패드와 리드(42)를 각각 전기적으로 연결시키게 되면, 하나의 패키지안에 2개의 반도체칩(41, 46)이 내장될 수 있음으로써 실장효율을 높일 수 있는 잇점이 있다. 또한, 이 발명의 제1실시예와는 달리 반도체칩(41, 46)이 몰딩물(45)의 외부로 노출되지 않기 때문에 방열효과를 극대화시킬 수는 없지만, 패키지 가장자리 부분의 리드(42)가 몰딩물(45)의 외부로 노출되어 있기 때문에 이를 통하여 어느정도의 방열효과를 기대할 수 있으며, 상기한 노출부분을 통해 다른 패키지와 전기적으로 연결될 수도 있기 때문에 패키지의 실장효율을 극대화시킬 수 있다.
이상에서와 같이 이 발명의 실시예에서, 하프에칭에 의하여 돌출된 형태를 갖는 리드의 에어리어가 패키지의 하면에 어레이 형태로 배열되도록 하고, 상기한 리드와 중앙에 본딩 패드가 형성되어 있는 반도체칩을 와이어를 이용하여 전기적으로 연결함과 동시에 패키지 가장자리의 리드의 일단부가 몰딩물의 외부로 노출되도록 함으로써 패키지를 저렴하게 제작할 수 있는 효과를 가진 리드온칩 에어리어 어레이 범프드 반도체 패키지를 제공할 수가 있다. 이 발명의 이러한 효과는 반도체 패키지 분야에서 이 발명의 요지를 벗어나지 않는 범위내에서 당업자에 의해 변형되어 이용될 수가 있다.

Claims (3)

  1. 중앙에 본딩패드가 형성되어 있는 반도체칩과, 상기한 반도체칩을 각각 지지하고 있으며 하프에칭에 의하여 형성된 에어리어가 어레이 형태로 배열되어 패키지의 저면에 노출됨과 동시에 패키지 가장자리의 일단부가 몰딩물의 외부로 노출되어 있는 다수개의 리드와, 상기한 반도체칩이 상기한 리드의 위에 고정되도록 접착시켜주기 위한 접착부재와, 상기한 반도체칩의 본딩패드와 리드를 전기적으로 상호 연결시켜 주기 위한 와이어와, 상기한 반도체칩과 리드와 와이어 등을 보호하기 위한 몰딩물을 포함하여 이루어지는 것을 특징으로 하는 리드온칩 에어리어 어레이 범프드 반도체 패키지.
  2. 청구항 1에 있어서, 상기한 반도체칩의 상면이 몰딩물의 외부로 노출됨으로써 방열효과를 극대화시키는 것을 특징으로 하는 리드온칩 에어리어 어레이 범프드 반도체 패키지.
  3. 청구항 1에 있어서, 상기한 반도체칩의 위에 가장자리에 본딩 패드가 형성되어 있는 제2반도체칩이 접착되고, 상기한 제2반도체칩은 와이어를 통해서 리드와 연결됨과 동시에 몰딩물에 의해 덮여짐으로써 외부환경으로부터 보호되는 것을 특징으로 하는 리드온칩 에어리어 어레이 범프드 반도체 패키지.
KR1019960058759A 1996-11-28 1996-11-28 리드온칩에어리어어레이범프드반도체패키지 KR100379083B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960058759A KR100379083B1 (ko) 1996-11-28 1996-11-28 리드온칩에어리어어레이범프드반도체패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960058759A KR100379083B1 (ko) 1996-11-28 1996-11-28 리드온칩에어리어어레이범프드반도체패키지

Publications (2)

Publication Number Publication Date
KR19980039679A true KR19980039679A (ko) 1998-08-17
KR100379083B1 KR100379083B1 (ko) 2004-02-05

Family

ID=37417063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960058759A KR100379083B1 (ko) 1996-11-28 1996-11-28 리드온칩에어리어어레이범프드반도체패키지

Country Status (1)

Country Link
KR (1) KR100379083B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100384080B1 (ko) * 1999-11-05 2003-05-14 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR100402835B1 (ko) * 1999-11-18 2003-10-22 동부전자 주식회사 칩 스케일 패키지 및 그 제조 방법
KR100702970B1 (ko) * 2005-07-06 2007-04-03 삼성전자주식회사 이원 접속 방식을 가지는 반도체 패키지 및 그 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6422046U (ko) * 1987-07-29 1989-02-03
JPH05114671A (ja) * 1991-10-22 1993-05-07 Sony Corp 半導体装置
JPH05243474A (ja) * 1992-02-28 1993-09-21 Toshiba Corp 半導体装置
JP2953899B2 (ja) * 1993-02-17 1999-09-27 松下電器産業株式会社 半導体装置
JPH07122701A (ja) * 1993-10-21 1995-05-12 Hitachi Ltd 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム
KR100195963B1 (ko) * 1994-08-29 1999-06-15 서평원 접속장치
JPH08306853A (ja) * 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100384080B1 (ko) * 1999-11-05 2003-05-14 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR100402835B1 (ko) * 1999-11-18 2003-10-22 동부전자 주식회사 칩 스케일 패키지 및 그 제조 방법
KR100702970B1 (ko) * 2005-07-06 2007-04-03 삼성전자주식회사 이원 접속 방식을 가지는 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR100379083B1 (ko) 2004-02-05

Similar Documents

Publication Publication Date Title
KR970006533B1 (ko) 반도체장치 및 그 제조방법
US5172214A (en) Leadless semiconductor device and method for making the same
US6278177B1 (en) Substrateless chip scale package and method of making same
EP0563264B1 (en) Leadless pad array chip carrier
US20130200507A1 (en) Two-sided die in a four-sided leadframe based package
JPH10284873A (ja) 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム
KR100379083B1 (ko) 리드온칩에어리어어레이범프드반도체패키지
US8349655B2 (en) Method of fabricating a two-sided die in a four-sided leadframe based package
KR100342812B1 (ko) 접지선및전원선을구비한에어리어어레이범프드반도체패키지
US20030038358A1 (en) Semiconductor package without outer leads
KR100342811B1 (ko) 복수개의칩이내장된에어리어어레이범프드반도체패키지
KR100342813B1 (ko) 접지선및전원선을갖는에어리어어레이범프드반도체패키지
KR100251860B1 (ko) Csp (칩 스케일 패키지)의 구조 및 제조방법
KR0119757Y1 (ko) 반도체 패키지
KR100230921B1 (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR100216845B1 (ko) CSP ( Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR100212392B1 (ko) 반도체 패키지
KR20020088300A (ko) 냉매를 방열재로 사용한 반도체 패키지
KR100225238B1 (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR19980058576A (ko) 에어리어 어레이 범프드 반도체 패키지 몰딩금형
KR0163214B1 (ko) 세라믹 기판을 이용한 집적회로 패키지 및 그의 제조방법
KR100567045B1 (ko) 반도체 패키지
KR100381840B1 (ko) 반도체패키지의저면으로솔더볼이융착된리드프레임제조방법
KR100250148B1 (ko) 비지에이 반도체 패키지
KR200313831Y1 (ko) 바텀리드패키지

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140314

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160322

Year of fee payment: 14

EXPY Expiration of term