JPH10178044A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH10178044A JPH10178044A JP1296498A JP1296498A JPH10178044A JP H10178044 A JPH10178044 A JP H10178044A JP 1296498 A JP1296498 A JP 1296498A JP 1296498 A JP1296498 A JP 1296498A JP H10178044 A JPH10178044 A JP H10178044A
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- semiconductor chip
- metal base
- surface side
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Abstract
(57)【要約】
【課題】 小型化が図れると共に、耐環境性にも優れる
半導体装置およびその製造方法を提供する。 【解決手段】 半導体チップ１８と回路パターン３４と
がフリップチップ法あるいはＴＡＢ方式によって電気的
に接続され、回路パターン３４の半導体チップ１８が搭
載された一方の面側に、半導体チップ１８および回路パ
ターン３４が封止樹脂２２により一体に封止され、回路
パターン３４の他方の面側が、外部接続用の端子部等の
所要個所を除いて、電機絶縁性を有する保護コーティン
グ２６によって被覆されていることを特徴としている。
半導体装置およびその製造方法を提供する。 【解決手段】 半導体チップ１８と回路パターン３４と
がフリップチップ法あるいはＴＡＢ方式によって電気的
に接続され、回路パターン３４の半導体チップ１８が搭
載された一方の面側に、半導体チップ１８および回路パ
ターン３４が封止樹脂２２により一体に封止され、回路
パターン３４の他方の面側が、外部接続用の端子部等の
所要個所を除いて、電機絶縁性を有する保護コーティン
グ２６によって被覆されていることを特徴としている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体チップが一体
的に樹脂封止されて提供される半導体装置およびその製
造方法に関する。
的に樹脂封止されて提供される半導体装置およびその製
造方法に関する。
【０００２】
【従来の技術】半導体装置は電子装置をはじめきわめて
多種類の製品に広く利用されており、ＩＣカードといっ
た小形製品にも利用されるようになっている。これら製
品で用いられる半導体装置の実装方式には、パッケージ
に半導体チップを搭載してパッケージごと回路基板に実
装するパッケージ方式と、回路基板に半導体チップをじ
かに接続するベアチップ方式とがある。前記のパッケー
ジ方式の場合は、パッケージ内に半導体チップが封止さ
れて保護されているので、取り扱いがきわめて容易であ
り、実装が容易にでき、また耐環境性に優れている等の
特徴がある。これに対し、ベアチップ方式は回路基板に
じかに半導体チップを接続するから、小面積で実装で
き、高密度実装が可能になるという特徴がある。
多種類の製品に広く利用されており、ＩＣカードといっ
た小形製品にも利用されるようになっている。これら製
品で用いられる半導体装置の実装方式には、パッケージ
に半導体チップを搭載してパッケージごと回路基板に実
装するパッケージ方式と、回路基板に半導体チップをじ
かに接続するベアチップ方式とがある。前記のパッケー
ジ方式の場合は、パッケージ内に半導体チップが封止さ
れて保護されているので、取り扱いがきわめて容易であ
り、実装が容易にでき、また耐環境性に優れている等の
特徴がある。これに対し、ベアチップ方式は回路基板に
じかに半導体チップを接続するから、小面積で実装で
き、高密度実装が可能になるという特徴がある。
【０００３】
【発明が解決しようとする課題】しかしながら、上記ベ
アチップ方式は装置の小型化が図れるものの、半導体チ
ップが露出するので耐環境性に劣るという問題は避けら
れない。そこで、本発明は上記問題点を解消すべくなさ
れたものであり、その目的とするところは、小型化が図
れると共に、耐環境性にも優れる半導体装置およびその
製造方法を提供するにある。
アチップ方式は装置の小型化が図れるものの、半導体チ
ップが露出するので耐環境性に劣るという問題は避けら
れない。そこで、本発明は上記問題点を解消すべくなさ
れたものであり、その目的とするところは、小型化が図
れると共に、耐環境性にも優れる半導体装置およびその
製造方法を提供するにある。
【０００４】
【課題を解決する手段】本発明は上記目的を達成するた
め次の構成を備える。すなわち、本発明に係る半導体装
置は、半導体チップと回路パターンとがフリップチップ
法あるいはＴＡＢ方式によって電気的に接続され、前記
回路パターンの半導体チップが搭載された一方の面側
に、前記半導体チップおよび回路パターンが封止樹脂に
より一体に樹脂封止され、前記回路パターンの他方の面
側が、外部接続用の端子部等の所要個所を除いて、電気
的絶縁性を有する保護コーティングによって被覆されて
いることを特徴としている。半導体チップ、回路パター
ン等が一体に樹脂封止されていることから小型化が達成
できると共に、回路パターン等の他方の面側も、端子部
等の所要個所を除いて保護コーティングによって被覆さ
れているから耐環境性に優れる。
め次の構成を備える。すなわち、本発明に係る半導体装
置は、半導体チップと回路パターンとがフリップチップ
法あるいはＴＡＢ方式によって電気的に接続され、前記
回路パターンの半導体チップが搭載された一方の面側
に、前記半導体チップおよび回路パターンが封止樹脂に
より一体に樹脂封止され、前記回路パターンの他方の面
側が、外部接続用の端子部等の所要個所を除いて、電気
的絶縁性を有する保護コーティングによって被覆されて
いることを特徴としている。半導体チップ、回路パター
ン等が一体に樹脂封止されていることから小型化が達成
できると共に、回路パターン等の他方の面側も、端子部
等の所要個所を除いて保護コーティングによって被覆さ
れているから耐環境性に優れる。
【０００５】また本発明に係る半導体装置の製造方法
は、金属ベース上に金属層により回路パターンを形成す
る工程と、前記金属ベースの回路パターンが形成された
面側に半導体チップをフリップチップ法あるいはＴＡＢ
方式によって電気的に接続して搭載する工程と、前記金
属ベースの半導体チップが搭載された一方の面側に、前
記半導体チップおよび回路パターンを一体に樹脂封止す
る工程と、前記金属ベースを除去する工程と、前記回路
パターンの露出する面側を、外部接続用の端子部等の所
要個所を除いて、電気的絶縁性を有する保護コーティン
グによって被覆する工程とを含むことを特徴としてい
る。この方法によれば小型で耐環境性に優れる半導体装
置を容易に提供できる。
は、金属ベース上に金属層により回路パターンを形成す
る工程と、前記金属ベースの回路パターンが形成された
面側に半導体チップをフリップチップ法あるいはＴＡＢ
方式によって電気的に接続して搭載する工程と、前記金
属ベースの半導体チップが搭載された一方の面側に、前
記半導体チップおよび回路パターンを一体に樹脂封止す
る工程と、前記金属ベースを除去する工程と、前記回路
パターンの露出する面側を、外部接続用の端子部等の所
要個所を除いて、電気的絶縁性を有する保護コーティン
グによって被覆する工程とを含むことを特徴としてい
る。この方法によれば小型で耐環境性に優れる半導体装
置を容易に提供できる。
【０００６】さらに本発明に係る半導体装置の製造方法
は、金属ベース上に半導体チップをフリップチップ法あ
るいはＴＡＢ方式によって接合する工程と、前記金属ベ
ースの半導体チップが搭載された一方の面側に、前記半
導体チップを一体に樹脂封止する工程と、前記金属ベー
スの所要部位をエッチングして回路パターンを形成する
工程と、該回路パターンの露出する面側を、外部接続用
の端子部等の所要個所を除いて、電気的絶縁性を有する
保護コーティングによって被覆する工程とを含むことを
特徴としている。この方法では、小型で耐環境性に優れ
る半導体装置を容易に提供でき、特に金属ベースをその
まま回路パターンに形成できるからコストの低減化も図
れる。
は、金属ベース上に半導体チップをフリップチップ法あ
るいはＴＡＢ方式によって接合する工程と、前記金属ベ
ースの半導体チップが搭載された一方の面側に、前記半
導体チップを一体に樹脂封止する工程と、前記金属ベー
スの所要部位をエッチングして回路パターンを形成する
工程と、該回路パターンの露出する面側を、外部接続用
の端子部等の所要個所を除いて、電気的絶縁性を有する
保護コーティングによって被覆する工程とを含むことを
特徴としている。この方法では、小型で耐環境性に優れ
る半導体装置を容易に提供でき、特に金属ベースをその
まま回路パターンに形成できるからコストの低減化も図
れる。
【０００７】
【発明の実施の形態】以下に本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。図１は本発明に
係る半導体装置の製造方法を示す説明図である。この製
造方法では金属ベースを用いることを特徴とする。図１
（ａ）で３２は薄平板状に形成した金属ベースで、ま
ず、この金属ベース３２上に所定回路パターンにしたが
って金めっき層３４を設ける。
を添付図面に基づいて詳細に説明する。図１は本発明に
係る半導体装置の製造方法を示す説明図である。この製
造方法では金属ベースを用いることを特徴とする。図１
（ａ）で３２は薄平板状に形成した金属ベースで、ま
ず、この金属ベース３２上に所定回路パターンにしたが
って金めっき層３４を設ける。
【０００８】次いで、金めっき層３４に半導体チップ１
８をフリップチップ法によって接続する。同時に所要の
回路部品２０を搭載する（図１（ｂ））．次に、半導体
チップ１８および回路部品２０、金めっき層３４を樹脂
封止する（図１（ｃ））。次に、金属ベース３２全体を
エッチングして除去する。金めっき層３４はエッチング
の際に除去されないから、エッチング後は封止樹脂２２
の表面に金めっき層３４が露出する。これによって、金
めっき層３４からなる回路パターンに半導体チップ１８
及び回路部品２０等が接続されて封止された半導体装置
が得られる。
８をフリップチップ法によって接続する。同時に所要の
回路部品２０を搭載する（図１（ｂ））．次に、半導体
チップ１８および回路部品２０、金めっき層３４を樹脂
封止する（図１（ｃ））。次に、金属ベース３２全体を
エッチングして除去する。金めっき層３４はエッチング
の際に除去されないから、エッチング後は封止樹脂２２
の表面に金めっき層３４が露出する。これによって、金
めっき層３４からなる回路パターンに半導体チップ１８
及び回路部品２０等が接続されて封止された半導体装置
が得られる。
【０００９】図１（ｄ）は、端子部２４を除いて、金め
っき層３４を保護する保護コーティング２６を施した状
態である。この実施例の製造方法では、金属ベース３２
をエッチングで除去するから、金属ベース３２としては
エッチングによって溶解除去しやすい金属、たとえば銅
等を用いるのがよい。また、回路パターンは金めっきに
限らず、金属ベース３２をエッチング除去する際に侵さ
れない金属を用いればよく、非エッチング金属層として
形成すればよい。
っき層３４を保護する保護コーティング２６を施した状
態である。この実施例の製造方法では、金属ベース３２
をエッチングで除去するから、金属ベース３２としては
エッチングによって溶解除去しやすい金属、たとえば銅
等を用いるのがよい。また、回路パターンは金めっきに
限らず、金属ベース３２をエッチング除去する際に侵さ
れない金属を用いればよく、非エッチング金属層として
形成すればよい。
【００１０】図２は、金属ベース３２を用いる他の製造
方法を示す。この例ではＴＡＢ方式による接続例を説明
する。図２（ａ）は金属ベース３２とこれに接続する半
導体チップ１８を示す。半導体チップ１８にはあらかじ
めＴＡＢテープ２７を一括ボンディングしておく。２９
はリードを保持するサポートリングであるが、このサポ
ートリングがなくてもかまわない。
方法を示す。この例ではＴＡＢ方式による接続例を説明
する。図２（ａ）は金属ベース３２とこれに接続する半
導体チップ１８を示す。半導体チップ１８にはあらかじ
めＴＡＢテープ２７を一括ボンディングしておく。２９
はリードを保持するサポートリングであるが、このサポ
ートリングがなくてもかまわない。
【００１１】半導体チップ１８は図２（ｂ）に示すよう
にＴＡＢテープ２７を介して金属ベース３２の所定位置
に接続する。また所要の回路部品２０を金属ベース３２
に位置決めして接合する。次に、金属ベース３２の上記
半導体チップ１８及び回路部品２０等を搭載した片面側
を樹脂封止する（図２（ｃ））。封止樹脂２２の下面側
は金属ベース３２に被覆されているから、この金属ベー
ス３２の露出面にレジストパターン３６を設け、金属ベ
ース３２をエッチングして回路パターン３２ａを形成す
る。
にＴＡＢテープ２７を介して金属ベース３２の所定位置
に接続する。また所要の回路部品２０を金属ベース３２
に位置決めして接合する。次に、金属ベース３２の上記
半導体チップ１８及び回路部品２０等を搭載した片面側
を樹脂封止する（図２（ｃ））。封止樹脂２２の下面側
は金属ベース３２に被覆されているから、この金属ベー
ス３２の露出面にレジストパターン３６を設け、金属ベ
ース３２をエッチングして回路パターン３２ａを形成す
る。
【００１２】図２（ｄ）は回路パターン３２ａを形成し
て半導体チップ１８と回路部品２０等を所定パターンで
配線した後、回路パターン３２ａを保護コーティング２
６によって保護し、金めっきを施した端子部２４を形成
した状態を示す。こうして、図１（ｄ）と同様に半導体
チップ１８等の所要部品が組み込まれた半導体装置を得
ることができる。なお、この金属ベース３２をエッチン
グして製造する方法において、電解銅箔を金属ベースと
して好適に使用でき、電解銅箔の粗面を封止樹脂側にす
ることによって回路パターン３２ａと封止樹脂２２との
接合性を向上させることができる。この場合、半導体チ
ップ１８の接続部にはあらかじめ平滑処理、金めっき等
を施しておくのがよい。
て半導体チップ１８と回路部品２０等を所定パターンで
配線した後、回路パターン３２ａを保護コーティング２
６によって保護し、金めっきを施した端子部２４を形成
した状態を示す。こうして、図１（ｄ）と同様に半導体
チップ１８等の所要部品が組み込まれた半導体装置を得
ることができる。なお、この金属ベース３２をエッチン
グして製造する方法において、電解銅箔を金属ベースと
して好適に使用でき、電解銅箔の粗面を封止樹脂側にす
ることによって回路パターン３２ａと封止樹脂２２との
接合性を向上させることができる。この場合、半導体チ
ップ１８の接続部にはあらかじめ平滑処理、金めっき等
を施しておくのがよい。
【００１３】以上、各実施例について説明してきたが、
上記各例ではいずれも、フープ材を用いることにより連
続加工による量産が容易に可能となる。以上の各実施例
で説明した半導体装置の製造方法によれば、各種製品、
用途に応じた機能を有する半導体装置を製造することが
容易にでき、各種機器に搭載して所要の機能を発揮させ
ることができる。また、得られた半導体装置を単体とし
てみた場合、半導体チップは回路パターンに接続されて
いるのみで、回路基板を使用しないから、装置の小形
化、薄型化にきわめて有効である。これにより、ＩＣカ
ードのような小形製品にも容易に応用利用することが可
能になる。
上記各例ではいずれも、フープ材を用いることにより連
続加工による量産が容易に可能となる。以上の各実施例
で説明した半導体装置の製造方法によれば、各種製品、
用途に応じた機能を有する半導体装置を製造することが
容易にでき、各種機器に搭載して所要の機能を発揮させ
ることができる。また、得られた半導体装置を単体とし
てみた場合、半導体チップは回路パターンに接続されて
いるのみで、回路基板を使用しないから、装置の小形
化、薄型化にきわめて有効である。これにより、ＩＣカ
ードのような小形製品にも容易に応用利用することが可
能になる。
【００１４】また、上記製造方法においてはフリップチ
ップ法あるいはＴＡＢ方式によって半導体チップを接続
しているから、半導体チップを接続する面積が小さくて
すみ、高密度実装が可能となると共に、さらに薄形化を
図ることができる。また、半導体チップおよび回路部品
等が樹脂によって完全に封止して提供されるから耐環境
性も向上するという利点がある。以上、本発明について
好適な実施例をあげて種々説明したが、本発明はこの実
施例に限定されるものではなく、発明の精神を逸脱しな
い範囲内で多くの改変を施し得るのはもちろんのことで
ある。
ップ法あるいはＴＡＢ方式によって半導体チップを接続
しているから、半導体チップを接続する面積が小さくて
すみ、高密度実装が可能となると共に、さらに薄形化を
図ることができる。また、半導体チップおよび回路部品
等が樹脂によって完全に封止して提供されるから耐環境
性も向上するという利点がある。以上、本発明について
好適な実施例をあげて種々説明したが、本発明はこの実
施例に限定されるものではなく、発明の精神を逸脱しな
い範囲内で多くの改変を施し得るのはもちろんのことで
ある。
【００１５】
【発明の効果】本発明に係る半導体装置では、半導体チ
ップ、回路パターン等が一体に樹脂封止されていること
から小型化が達成できると共に、回路パターン等の他方
の面側も、端子部等の所要個所を除いて保護コーティン
グによって被覆されているから耐環境性に優れる。また
本発明方法では、小型で耐慣用性に優れる半導体装置を
容易に提供でき、特に金属ベースをそのまま回路パター
ンに形成すれば、コストの低減化も図れる。
ップ、回路パターン等が一体に樹脂封止されていること
から小型化が達成できると共に、回路パターン等の他方
の面側も、端子部等の所要個所を除いて保護コーティン
グによって被覆されているから耐環境性に優れる。また
本発明方法では、小型で耐慣用性に優れる半導体装置を
容易に提供でき、特に金属ベースをそのまま回路パター
ンに形成すれば、コストの低減化も図れる。
【図１】図１は半導体装置の製造方法の第１の実施例を
示す説明図である。
示す説明図である。
【図２】図２は他の方法を示す説明図である。
１８ 半導体チップ ２０ 回路部品 ２２ 封止樹脂 ２４ 端子部 ２６ 保護コーティング ２７ ＴＡＢテープ ２８ 封止樹脂 ３２ 金属ベース ３２ａ 回路パターン ３４ 金めっき層 ３６ レジストパターン
Claims (3)
- 【請求項１】 半導体チップと回路パターンとがフリッ
プチップ法あるいはＴＡＢ方式によって電気的に接続さ
れ、 前記回路パターンの半導体チップが搭載された一方の面
側に、前記半導体チップおよび回路パターンが封止樹脂
により一体に樹脂封止され、 前記回路パターンの他方の面側が、外部接続用の端子部
等の所要個所を除いて、電気的絶縁性を有する保護コー
ティングによって被覆されていることを特徴とする半導
体装置。 - 【請求項２】 金属ベース上に金属層により回路パター
ンを形成する工程と、 前記金属ベースの回路パターンが形成された面側に半導
体チップをフリップチップ法あるいはＴＡＢ方式によっ
て電気的に接続して搭載する工程と、 前記金属ベースの半導体チップが搭載された一方の面側
に、前記半導体チップおよび回路パターンを一体に樹脂
封止する工程と、 前記金属ベースを除去する工程と、 前記回路パターンの露出する面側を、外部接続用の端子
部等の所要個所を除いて、電気的絶縁性を有する保護コ
ーティングによって被覆する工程とを含むことを特徴と
する半導体装置の製造方法。 - 【請求項３】 金属ベース上に半導体チップをフリップ
チップ法あるいはＴＡＢ方式によって接合する工程と、 前記金属ベースの半導体チップが搭載された一方の面側
に、前記半導体チップを一体に樹脂封止する工程と、 前記金属ベースの所要部位をエッチングして回路パター
ンを形成する工程と、 該回路パターンの露出する面側を、外部接続用の端子部
等の所要個所を除いて、電気的絶縁性を有する保護コー
ティングによって被覆する工程とを含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1296498A JP2813588B2 (ja) | 1998-01-26 | 1998-01-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1296498A JP2813588B2 (ja) | 1998-01-26 | 1998-01-26 | 半導体装置およびその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1231135A Division JP2781019B2 (ja) | 1989-09-06 | 1989-09-06 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10178044A true JPH10178044A (ja) | 1998-06-30 |
| JP2813588B2 JP2813588B2 (ja) | 1998-10-22 |
Family
ID=11819947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1296498A Expired - Fee Related JP2813588B2 (ja) | 1998-01-26 | 1998-01-26 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2813588B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563209B1 (en) | 1999-09-06 | 2003-05-13 | Mitsubishi Denki Kabushiki Kaisha | Lead frame for semiconductor device |
| US6650012B1 (en) | 1999-09-06 | 2003-11-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US7323778B2 (en) | 2002-11-08 | 2008-01-29 | Oki Electric Industry Co., Ltd. | Semiconductor device with improved design freedom of external terminal |
-
1998
- 1998-01-26 JP JP1296498A patent/JP2813588B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563209B1 (en) | 1999-09-06 | 2003-05-13 | Mitsubishi Denki Kabushiki Kaisha | Lead frame for semiconductor device |
| US6650012B1 (en) | 1999-09-06 | 2003-11-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US6790711B2 (en) | 1999-09-06 | 2004-09-14 | Mitsubishi Denki Kabushiki Kaisha | Method of making semiconductor device |
| US7323778B2 (en) | 2002-11-08 | 2008-01-29 | Oki Electric Industry Co., Ltd. | Semiconductor device with improved design freedom of external terminal |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2813588B2 (ja) | 1998-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7112875B1 (en) | Secure digital memory card using land grid array structure | |
| EP1855316A1 (en) | Stackable integrated circuit package | |
| JP2781020B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002057241A (ja) | 移植性導電パターンを含む半導体パッケージ及びその製造方法 | |
| EP1213755A3 (en) | Fabrication process of semiconductor package and semiconductor package | |
| JP3694255B2 (ja) | Ｓｍｄ部品の構造および製造方法 | |
| JP2781018B2 (ja) | 半導体装置およびその製造方法 | |
| JP2840317B2 (ja) | 半導体装置およびその製造方法 | |
| US7633763B1 (en) | Double mold memory card and its manufacturing method | |
| JP2781019B2 (ja) | 半導体装置およびその製造方法 | |
| US20070269929A1 (en) | Method of reducing stress on a semiconductor die with a distributed plating pattern | |
| JP3137323B2 (ja) | 半導体装置及びその製造方法 | |
| JP2813588B2 (ja) | 半導体装置およびその製造方法 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| US7967184B2 (en) | Padless substrate for surface mounted components | |
| JP2794262B2 (ja) | 電子回路パッケージ | |
| JP2813587B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10256473A (ja) | 半導体装置 | |
| KR19980043249A (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
| JPH09275178A (ja) | 半導体パッケージとその製造方法 | |
| JP2004087889A (ja) | 半導体装置用リードフレーム | |
| JP3699573B2 (ja) | 半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| US20020106903A1 (en) | Manufacturing method of semiconductor device | |
| JPH06216492A (ja) | 電子装置 | |
| JPH07326690A (ja) | 半導体装置用パッケージおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |