JP2012094664A - 基板ユニット、ネットワーク装置および基板ユニットの製造方法 - Google Patents
基板ユニット、ネットワーク装置および基板ユニットの製造方法 Download PDFInfo
- Publication number
- JP2012094664A JP2012094664A JP2010240281A JP2010240281A JP2012094664A JP 2012094664 A JP2012094664 A JP 2012094664A JP 2010240281 A JP2010240281 A JP 2010240281A JP 2010240281 A JP2010240281 A JP 2010240281A JP 2012094664 A JP2012094664 A JP 2012094664A
- Authority
- JP
- Japan
- Prior art keywords
- recesses
- recess
- connector
- board
- board unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
- H05K2201/10303—Pin-in-hole mounted pins
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10424—Frame holders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/1059—Connections made by press-fit insertion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0207—Partly drilling through substrate until a controlled depth, e.g. with end-point detection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Connections Arranged To Contact A Plurality Of Conductors (AREA)
Abstract
【課題】加工精度の高い基板ユニットを得ること。
【解決手段】基板ユニット1は、複数の層21〜24が積層され、異なる層21、22に配置された配線パターン41、42にそれぞれ接触する凹部21a、22aを有し、凹部21a、22a内に凹部21a、22aより深さが浅く、それぞれ同じ層に達する深さの凹部51a、52aを有するビア51、52が設けられたプリント配線板2と、凹部51a、52aの側部に電気的に接続されたコネクタピン32を有するプレスフィットコネクタ3と、を有する。
【選択図】図3
【解決手段】基板ユニット1は、複数の層21〜24が積層され、異なる層21、22に配置された配線パターン41、42にそれぞれ接触する凹部21a、22aを有し、凹部21a、22a内に凹部21a、22aより深さが浅く、それぞれ同じ層に達する深さの凹部51a、52aを有するビア51、52が設けられたプリント配線板2と、凹部51a、52aの側部に電気的に接続されたコネクタピン32を有するプレスフィットコネクタ3と、を有する。
【選択図】図3
Description
本発明は基板ユニット、ネットワーク装置および基板ユニットの製造方法に関する。
多層のプリント基板において、各層間の信号を伝送するスルーホールを設け、内部に導電性のめっきを施してビアを形成する技術が知られている。
周波数の高い信号は、伝送経路の配線長に大きく影響を受けるため、配線板上の配線長は信号に影響を及ぼさないように設計される。
周波数の高い信号は、伝送経路の配線長に大きく影響を受けるため、配線板上の配線長は信号に影響を及ぼさないように設計される。
めっきも配線の一部を構成しているため、信号に与える影響を小さくするには、めっきの面積を小さくするのが好ましい。
めっきの面積を小さくする1つの方法として、めっきを施したビアの不要な部分をドリルビットにて除去する方法(以下、バックドリル工法と言う)が知られている。
めっきの面積を小さくする1つの方法として、めっきを施したビアの不要な部分をドリルビットにて除去する方法(以下、バックドリル工法と言う)が知られている。
バックドリル工法では、加工精度が低く、ビアにめっきバリが発生する可能性がある。
図7は、バックドリル工法により形成された基板の一例を示す図である。
基板90は多層基板であり、配線パターン91と配線パターン92とが異なる層に配置されている。
図7は、バックドリル工法により形成された基板の一例を示す図である。
基板90は多層基板であり、配線パターン91と配線パターン92とが異なる層に配置されている。
この基板90には、ドリル加工により孔部93が形成されている。そして、孔部93の周辺にめっきが施されビア94が形成されている。このめっきは配線パターン91に電気的に接続されている。ビア94の下部は、ドリルビットにて除去されている。このドリル加工により、めっきの一部にめっきバリ95が発生している。
また、図7には、基板90の下部に配置された基板96を図示している。この基板96には、複数の端子98を備える半導体集積回路97が配置されている。
例えばめっきバリ95が落下した場合、導電性を備える異物となり、落下先の端子98間に接触した場合、端子98間がショートし、半導体集積回路97が故障する原因となる。
例えばめっきバリ95が落下した場合、導電性を備える異物となり、落下先の端子98間に接触した場合、端子98間がショートし、半導体集積回路97が故障する原因となる。
本発明はこのような点に鑑みてなされたものであり、加工精度の高い基板ユニット、ネットワーク装置および基板ユニットの製造方法を提供することを目的とする。
上記目的を達成するために、開示の基板ユニットが提供される。この基板ユニットは、基板とコネクタとを有している。
基板は、複数の層が積層され、異なる層に配置された配線パターンに接触する複数の第1の凹部を有し、複数の第1の凹部内に第1の凹部より深さが浅く、それぞれ同じ層に達する深さの第2の凹部を有する導電性部材が設けられている。
基板は、複数の層が積層され、異なる層に配置された配線パターンに接触する複数の第1の凹部を有し、複数の第1の凹部内に第1の凹部より深さが浅く、それぞれ同じ層に達する深さの第2の凹部を有する導電性部材が設けられている。
コネクタは、第2の凹部の側部に電気的に接続された端子を有する。
加工精度の高い基板ユニットが得られる。
以下、実施の形態を、図面を参照して詳細に説明する。
図1は、実施の形態のネットワーク装置を示す図である。
ネットワーク装置10は、ルータであり、複数の10/100/1000BASE−Tポート11を有している。このポート11にLAN(Local Area Network)ケーブル12の一方を差し込み、他方をHUB13に差し込むことにより、HUB13に接続することができる。
図1は、実施の形態のネットワーク装置を示す図である。
ネットワーク装置10は、ルータであり、複数の10/100/1000BASE−Tポート11を有している。このポート11にLAN(Local Area Network)ケーブル12の一方を差し込み、他方をHUB13に差し込むことにより、HUB13に接続することができる。
ネットワーク装置10は、筐体10aと、筐体10a内に配置された基板ユニット1とを有している。
基板ユニット1は、プリント配線板2を有している。プリント配線板2には、プレスフィットコネクタ3、CPU(Central Processing Unit)4、およびメモリ5が搭載されている。
基板ユニット1は、プリント配線板2を有している。プリント配線板2には、プレスフィットコネクタ3、CPU(Central Processing Unit)4、およびメモリ5が搭載されている。
CPU4は、ネットワーク装置10全体を制御している。メモリ5は、CPU4に実行させるプログラムの少なくとも一部が記憶されている。
なお、本実施の形態では、基板ユニット1を搭載するネットワーク装置の一例としてルータを挙げたが、基板ユニット1を搭載できる製品はルータに限らず、例えば、スイッチ、無線LAN等、他のサーバシステムやネットワークシステム機器にも搭載することができる。
なお、本実施の形態では、基板ユニット1を搭載するネットワーク装置の一例としてルータを挙げたが、基板ユニット1を搭載できる製品はルータに限らず、例えば、スイッチ、無線LAN等、他のサーバシステムやネットワークシステム機器にも搭載することができる。
図2は、プレスフィットコネクタの一例を示す斜視図である。
プレスフィットコネクタ3は、平坦部31aを有し樹脂等で形成されたコネクタ本体31と、コネクタ本体31の平坦部31aに支持され、平坦部31aの表面(図2中上側)および裏面(図2中下側)から平坦部31aに対し垂直方向に配置された複数のコネクタピン32とを有している。
プレスフィットコネクタ3は、平坦部31aを有し樹脂等で形成されたコネクタ本体31と、コネクタ本体31の平坦部31aに支持され、平坦部31aの表面(図2中上側)および裏面(図2中下側)から平坦部31aに対し垂直方向に配置された複数のコネクタピン32とを有している。
図3は、実施の形態の基板ユニットの側面断面図である。
プリント配線板2は、多層基板であり、図3では、層21〜層24を有している。各層21〜24の基板厚さは、例えば0.1〜0.15mm程度である。また、プリント配線板2の厚さは、例えば6mm程度である。なお、図3では、層21〜層24以外の層の図示を省略している。
プリント配線板2は、多層基板であり、図3では、層21〜層24を有している。各層21〜24の基板厚さは、例えば0.1〜0.15mm程度である。また、プリント配線板2の厚さは、例えば6mm程度である。なお、図3では、層21〜層24以外の層の図示を省略している。
層21〜24には、それぞれ信号を伝送する配線パターン41〜45が配設されている。
プリント配線板2には、有底の凹部21a、22aが形成されている。この凹部21a、22aは、第1の凹部の一例である。この凹部21a、22a内に銅(Cu)等のめっきが施されてビア51、52が形成されている。ビア51は、層21、22を貫通している。ビア52は、層21を貫通している。
プリント配線板2には、有底の凹部21a、22aが形成されている。この凹部21a、22aは、第1の凹部の一例である。この凹部21a、22a内に銅(Cu)等のめっきが施されてビア51、52が形成されている。ビア51は、層21、22を貫通している。ビア52は、層21を貫通している。
ビア51のプリント配線板2の表面から最も深い部分までの深さh1は、例えば、0.2〜0.44mm程度であり、ビア52のプリント配線板2の表面から最も深い部分までの深さh2は、例えば0.1〜0.29mm程度である。
また、ビア51、52の最も径が大きい部位の幅W3は等しく、例えば1.0mm程度である。
ビア51と配線パターン43とは電気的に接続されている。また、ビア52と配線パターン42とは電気的に接続されている。
ビア51と配線パターン43とは電気的に接続されている。また、ビア52と配線パターン42とは電気的に接続されている。
このビア51、52には、それぞれ、同じ層(本実施の形態では層22)に達する深さの凹部51a、52aが形成されている。本実施の形態では、凹部51a、52aの深さは、等しく形成されている。この凹部51a、52aは、第2の凹部の一例である。凹部51a、52aの最も径が大きい部位の幅W4は、それぞれコネクタピン32の幅に応じて決定され、例えば0.55mm程度である。
また、コネクタピン32と凹部51a、52aの底部との間には所定の間隙が設けられている。
各層と凹部51a、52aとの位置関係は以下の通りである。
各層と凹部51a、52aとの位置関係は以下の通りである。
層21には、ビア51に形成された凹部51aの側部およびビア52に形成された凹部52aの側部が位置している。これら凹部51a、52aにより形成されたビア51、52の空隙が、ビア・ホールを形成している。
層22には、ビア51に形成された凹部51aの側部およびビア52に形成された凹部52aの側部および底部が位置している。そして、層23には、ビア51に形成された凹部51aの側部および底部が位置している。
各コネクタピン32の一方の端部は、凹部51a、52aに圧入されており、他方の端部は、図示しない相手側コネクタの端子に接続される。
コネクタピン32が凹部51a、52aに圧入されることにより、凹部51a、52aの側部がコネクタピン32に接触し、コネクタピン32を支持する。これにより、図3中、左側のコネクタピン32と、配線パターン43とがビア51を介して電気的に接続される。また、右側のコネクタピン32と、配線パターン42とがビア52を介して電気的に接続される。
コネクタピン32が凹部51a、52aに圧入されることにより、凹部51a、52aの側部がコネクタピン32に接触し、コネクタピン32を支持する。これにより、図3中、左側のコネクタピン32と、配線パターン43とがビア51を介して電気的に接続される。また、右側のコネクタピン32と、配線パターン42とがビア52を介して電気的に接続される。
圧入により、各コネクタピン32とビア51、52とがはんだを介さず電気的に接続されているため、信号を高速に伝送することができる。
この基板ユニット1では、ビア51、52は、プリント配線板2の下部に開放されていない。これにより、例えば、切削により凹部51a、52aを形成する場合に生じる切りくずの残渣が、プリント配線板2の下部に落下することを防止することができる。従って、基板ユニット1を他の基板に実装したときに他の基板がショートすることを防止し、基板ユニットが実装された装置全体の信頼性を向上させることができる。
この基板ユニット1では、ビア51、52は、プリント配線板2の下部に開放されていない。これにより、例えば、切削により凹部51a、52aを形成する場合に生じる切りくずの残渣が、プリント配線板2の下部に落下することを防止することができる。従って、基板ユニット1を他の基板に実装したときに他の基板がショートすることを防止し、基板ユニットが実装された装置全体の信頼性を向上させることができる。
図4は、実施の形態の基板ユニットの分解斜視図である。
図4では、層21〜層23を図示している。
図4に示すように、基板ユニット1では、層23の凹部52aの下部に位置する部位が切削されずに残っている。このため、凹部52aの下部にも配線パターン43を配置することができ、配線パターン43の経路を迂回させなくてもよい。このように、ビア51、52の形成による配線の制限を少なくすることにより、設計の自由度が向上する。
図4では、層21〜層23を図示している。
図4に示すように、基板ユニット1では、層23の凹部52aの下部に位置する部位が切削されずに残っている。このため、凹部52aの下部にも配線パターン43を配置することができ、配線パターン43の経路を迂回させなくてもよい。このように、ビア51、52の形成による配線の制限を少なくすることにより、設計の自由度が向上する。
次に、基板ユニット1の製造方法を説明する。
図5および図6は、基板ユニットの製造方法を説明する図である。
[第1の穴あけ工程] まず、各層に配線パターン41〜45が配置されたプリント配線板50を用意する。
図5および図6は、基板ユニットの製造方法を説明する図である。
[第1の穴あけ工程] まず、各層に配線パターン41〜45が配置されたプリント配線板50を用意する。
そして、図5(a)に示すように、用意したプリント配線板50の各層の配線パターンに対応する位置にドリル加工により直径1mm程度の凹部21a、22aを形成する。この工程によりプリント配線板2が形成される。凹部21a、22aの深さは、各層の配線パターンの位置に応じて調整する。
[めっき工程] 次に、図5(b)に示すように、無電解銅めっきと電気銅めっきプロセスを用いて、形成した凹部21a、22aの底部および側部を銅で充填するめっきを施す。さらに、凹部21a、22a内を全てめっきで施したスルーホールめっき63、64を構成する(蓋めっき構造とする)。
[第2の穴あけ工程] 次に、凹部51a、52aを形成する。具体的には図6(a)に示すように、第1の穴あけ工程で凹部21a、22aを形成する際に用いたドリル刃よりさらに径が細い(例えば直径0.55mmの)ドリル刃71、72を用いて凹部21a、22aに充填されたスルーホールめっき63、64の一部を切削し、スルーホールめっき63、64に凹部51a、52aを形成する。このとき、凹部51a、52aの底部がめっき63、64の底部より深くならない深さ、かつ、コネクタピン32の長さより、深くなるように凹部51a、52aの深さを設定する。図6(b)は、形成された凹部51a、52aを示している。
このように深さを設定することにより、コネクタピンが圧入されたときにめっきの底面への接触を抑制し、コネクタピンが折れることを防止することができる。
なお、プレスフィットコネクタ3のように複数のコネクタピン32が存在する場合、その凹部51a、52aの位置は、ランド径の中心に位置することが求められる。
なお、プレスフィットコネクタ3のように複数のコネクタピン32が存在する場合、その凹部51a、52aの位置は、ランド径の中心に位置することが求められる。
凹部51a、52aを形成する際の位置決め方法として、例えば以下の手順を用いる。
位置合わせの基準となるパット形状をなすマークまたは、ノンスルーホール穴をプリント配線板2上に設置する。
位置合わせの基準となるパット形状をなすマークまたは、ノンスルーホール穴をプリント配線板2上に設置する。
その位置合わせ基準からプレスフィットコネクタ3の各コネクタピン32の寸法位置を計測する。計測に関しては、CCD(Charge Coupled Device)カメラ等が搭載されている穴あけマシンを使用する。CCDカメラにより、寸法計測によって示された箇所には、スルーホールめっき63、64のランド径が存在している。そのランド形状を測定し、中心位置を算出し穴あけを行う。
[コネクタ実装工程] 次に、図6(c)に示すように、プレスフィットコネクタ3のコネクタピン32を形成した凹部51a、52aに圧入することにより、プレスフィットコネクタ3をプリント配線板2に固定する。この工程により、凹部51a、52aの側部がコネクタピン32に接触し、コネクタピン32を支持する。これにより、配線パターンとコネクタピン32とがスルーホールめっき63、64を介して電気的に接続される。
また、CPU4およびメモリ5は、任意の工程で搭載する。
以上の工程により、基板ユニット1を製造することができる。
以上説明したように、本実施の形態の製造方法によれば、形成したスルーホールめっき63、64に穴開けを行うことにより凹部51a、52aを形成するようにしたので、加工精度の高い、凹部51a、52aを形成することができる。これにより、凹部51a、52aのインピーダンスの整合がとれたプリント配線板2を実現することができる。
以上の工程により、基板ユニット1を製造することができる。
以上説明したように、本実施の形態の製造方法によれば、形成したスルーホールめっき63、64に穴開けを行うことにより凹部51a、52aを形成するようにしたので、加工精度の高い、凹部51a、52aを形成することができる。これにより、凹部51a、52aのインピーダンスの整合がとれたプリント配線板2を実現することができる。
具体的には、プレスフィットコネクタ等の高周波信号用のコネクタは、ノイズを抑制するために、コネクタピンの長さが短く、径が小さい方が好ましい。このため、コネクタピンは、短く、小さくなる傾向にある。この傾向に伴い、コネクタピンを圧入するビア側の精度が問題となる。例えば形成する凹部の深さの、スルーホールめっき前の穴系に対する比(アスペクト比)が10を超えた場合、その基板のスルーホールの形状をそろえること、または、スルーホールの形成自体が困難となる場合がある。例えば、プリント基板の厚さが6mm以上で、ドリルの直径が0.5mm以下のプレスフィットコネクタを実装するスルーホール形成は、アスペクト比は12以上となる。
本実施の形態の製造方法によれば、歩留まりがよく、形状のそろった凹部51a、52aを形成することができる。従って、プレスフィットコネクタ3の交換時に、凹部51a、52aが傷つき、めっきバリ等が発生することを抑制することができる。
また、バックドリル工法に比べ、プリント配線板2の切削する領域が減少するため、配線領域の減少が少なく、設計の自由度の減少を抑制することができる。すなわち、スルーホールめっき63、64の下層にはビアが形成されないため、その下層に信号パターンを配設することができ、配線の収容性が向上する。
また、本工程とは異なり、例えば、非貫通スルーホールの凹部を、エッチング等により形成する場合は、凹部内のめっき工程後の処理液として多用されている硫酸過水等が穴底に残留物として残る場合がある。硫酸過水等が残存した場合、その硫酸過水がめっきを腐食することによりスルーホールが断線し、不良が発生する可能性がある。これに対し、本工程では凹部51a、52aの形成にエッチングを使用しないので、スルーホールの断線を抑制することができる。
また、本製造方法によれば、バックドリル加工を行わないので、凹部51a、52a形成時にめっきバリの発生を抑制することができる。
以上、本発明の基板ユニット、ネットワーク装置および基板ユニットの製造方法を、図示の実施の形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物や工程が付加されていてもよい。
以上、本発明の基板ユニット、ネットワーク装置および基板ユニットの製造方法を、図示の実施の形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物や工程が付加されていてもよい。
また、本発明は、前述した各実施の形態のうちの、任意の2以上の構成(特徴)を組み合わせたものであってもよい。
1 基板ユニット
2、50 プリント配線板
21〜24 層
21a、22a 凹部
3 プレスフィットコネクタ
31 コネクタ本体
31a 平坦部
32 コネクタピン
4 CPU
5 メモリ
10 ネットワーク装置
10a 筐体
11 10/100/1000BASE−Tポート
12 LANケーブル
13 HUB
41〜45 配線パターン
51、52 ビア
51a、52a 凹部
63、64 スルーホールめっき
71、72 ドリル刃
2、50 プリント配線板
21〜24 層
21a、22a 凹部
3 プレスフィットコネクタ
31 コネクタ本体
31a 平坦部
32 コネクタピン
4 CPU
5 メモリ
10 ネットワーク装置
10a 筐体
11 10/100/1000BASE−Tポート
12 LANケーブル
13 HUB
41〜45 配線パターン
51、52 ビア
51a、52a 凹部
63、64 スルーホールめっき
71、72 ドリル刃
Claims (5)
- 複数の層が積層され、異なる層に配置された配線パターンに接触する複数の第1の凹部を有し、複数の前記第1の凹部内に前記第1の凹部より深さが浅く、それぞれ同じ層に達する深さの第2の凹部を有する導電性部材が設けられた基板と、
前記第2の凹部の側部に電気的に接続された端子を備えるコネクタと、
を有することを特徴とする基板ユニット。 - 前記第1の凹部は、前記配線パターンそれぞれの位置に応じて深さが異なることを特徴とする請求項1記載の基板ユニット。
- 前記第2の凹部の底部と前記端子との間に所定の間隙が形成されていることを特徴とする請求項1記載の基板ユニット。
- 複数の層が積層され、異なる層に配置された配線パターンに接触する複数の第1の凹部を有し、複数の前記第1の凹部内に前記第1の凹部より深さが浅く、それぞれ同じ層に達する深さの第2の凹部を有する導電性部材が設けられた基板と、前記第2の凹部の側部に電気的に接続された端子を有するコネクタと、を備える基板ユニットと、
前記基板ユニットを収容する筐体と、
を有することを特徴とするネットワーク装置。 - 配線パターンが配置された層が積層された基板に対し、少なくとも1つの前記配線パターンに接触する第1の凹部を形成する工程と、
前記第1の凹部に導電性部材を充填する工程と、
前記導電性部材にそれぞれ同じ層に達する深さの複数の第2の凹部を形成する工程と、
前記第2の凹部にコネクタの端子を挿入する工程と、
を有することを特徴とする基板ユニットの製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010240281A JP2012094664A (ja) | 2010-10-27 | 2010-10-27 | 基板ユニット、ネットワーク装置および基板ユニットの製造方法 |
US13/271,171 US20120106105A1 (en) | 2010-10-27 | 2011-10-11 | Wiring board having a plurality of vias |
EP11185634A EP2448381A1 (en) | 2010-10-27 | 2011-10-18 | Wiring board having a plurality of vias |
CN2011103346332A CN102573290A (zh) | 2010-10-27 | 2011-10-26 | 布线板单元以及用于制造布线板单元的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010240281A JP2012094664A (ja) | 2010-10-27 | 2010-10-27 | 基板ユニット、ネットワーク装置および基板ユニットの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012094664A true JP2012094664A (ja) | 2012-05-17 |
Family
ID=44799878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010240281A Withdrawn JP2012094664A (ja) | 2010-10-27 | 2010-10-27 | 基板ユニット、ネットワーク装置および基板ユニットの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20120106105A1 (ja) |
EP (1) | EP2448381A1 (ja) |
JP (1) | JP2012094664A (ja) |
CN (1) | CN102573290A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015128100A (ja) * | 2013-12-27 | 2015-07-09 | 富士通株式会社 | 配線基板及びその製造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105870653B (zh) * | 2016-06-03 | 2018-06-26 | 杭州电力设备制造有限公司 | 一种配电柜引线器 |
WO2018232555A1 (en) * | 2017-06-19 | 2018-12-27 | Intel Corporation | PRINTED CIRCUIT BOARD COMPRISING A CONNECTOR FOR THE ELECTRICAL CONNECTION OF THE PRINTED CIRCUIT BOARD WITH ANOTHER APPARATUS |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5543586A (en) * | 1994-03-11 | 1996-08-06 | The Panda Project | Apparatus having inner layers supporting surface-mount components |
JPH088538A (ja) | 1994-06-16 | 1996-01-12 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
US6181219B1 (en) * | 1998-12-02 | 2001-01-30 | Teradyne, Inc. | Printed circuit board and method for fabricating such board |
US6663442B1 (en) | 2000-01-27 | 2003-12-16 | Tyco Electronics Corporation | High speed interconnect using printed circuit board with plated bores |
JP4395959B2 (ja) | 2000-02-01 | 2010-01-13 | パナソニック株式会社 | プリント配線板の製造方法 |
US20020066179A1 (en) * | 2000-12-01 | 2002-06-06 | Hall Hendley W. | System and method for metalization of deep vias |
JP2002198461A (ja) | 2000-12-27 | 2002-07-12 | Sumitomo Metal Electronics Devices Inc | プラスチックパッケージ及びその製造方法 |
WO2006089255A2 (en) * | 2005-02-17 | 2006-08-24 | Sanmina-Sci Corporation | High aspect ratio plated through holes in a printed circuit board |
JP4901602B2 (ja) * | 2007-06-22 | 2012-03-21 | 日立ビアメカニクス株式会社 | プリント基板の製造方法及びプリント基板 |
JP5759666B2 (ja) | 2009-04-09 | 2015-08-05 | 凸版印刷株式会社 | マイクロニードルチップ、マイクロニードルチップ製造方法、履歴管理システム |
-
2010
- 2010-10-27 JP JP2010240281A patent/JP2012094664A/ja not_active Withdrawn
-
2011
- 2011-10-11 US US13/271,171 patent/US20120106105A1/en not_active Abandoned
- 2011-10-18 EP EP11185634A patent/EP2448381A1/en not_active Withdrawn
- 2011-10-26 CN CN2011103346332A patent/CN102573290A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015128100A (ja) * | 2013-12-27 | 2015-07-09 | 富士通株式会社 | 配線基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2448381A1 (en) | 2012-05-02 |
CN102573290A (zh) | 2012-07-11 |
US20120106105A1 (en) | 2012-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI540794B (zh) | 電氣連接器系統 | |
US8715006B2 (en) | Circuit board having plated thru-holes and ground columns | |
CN107251660B (zh) | 用于制造印刷电路板的方法 | |
US20120234587A1 (en) | Printed wiring board, printed circuit board unit, electronic apparatus and method for manufacturing printed wiring board | |
US7988457B1 (en) | Electrical connector assembly having reduced depth terminals | |
EP1631133B1 (en) | Visually inspectable surface mount device pad | |
US20120302075A1 (en) | Signal Wiring Board and Signal Transmission Circuit | |
US9433094B2 (en) | Electronic substrate and structure for connector connection thereof | |
US20150282317A1 (en) | Edge contacts of circuit boards, and related apparatus and methods | |
KR101068539B1 (ko) | 전해 도금을 이용한 배선 기판의 제조 방법 | |
TWI733235B (zh) | 電子零件之實裝構造及電子零件之實裝方法 | |
JP2012094664A (ja) | 基板ユニット、ネットワーク装置および基板ユニットの製造方法 | |
JP2012243836A (ja) | フレキシブル配線基板およびその製造方法 | |
JP2015185735A (ja) | 多層配線板及びその製造方法 | |
US7638715B2 (en) | Printed circuit board and manufacturing method therefor | |
TWI488553B (zh) | 電路板及其製造方法 | |
JP4749966B2 (ja) | プリント配線板の製造方法 | |
JP2007042957A (ja) | 半導体装置用多層基板の部分めっき方法 | |
JP2019071318A (ja) | 多層配線板及びその製造方法 | |
KR20140073758A (ko) | 인쇄회로기판 | |
JP2017069318A (ja) | 多層配線板 | |
KR20140029241A (ko) | 프린트 배선판 및 프린트 배선판의 제조 방법 | |
JP2019029559A (ja) | 多層配線板及びその製造方法 | |
JP2004356180A (ja) | プレスフィットピン実装基板構造およびプレスフィットピン接続検査方法 | |
JP2009123958A (ja) | プリント基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130805 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20131003 |