JP2015128100A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2015128100A
JP2015128100A JP2013273024A JP2013273024A JP2015128100A JP 2015128100 A JP2015128100 A JP 2015128100A JP 2013273024 A JP2013273024 A JP 2013273024A JP 2013273024 A JP2013273024 A JP 2013273024A JP 2015128100 A JP2015128100 A JP 2015128100A
Authority
JP
Japan
Prior art keywords
hole
wiring board
conductive
substrate
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013273024A
Other languages
English (en)
Inventor
赤星 知幸
Tomoyuki Akaboshi
知幸 赤星
倉科 守
Mamoru Kurashina
守 倉科
大雅 福盛
Hiromasa Fukumori
大雅 福盛
秀明 長岡
Hideaki Nagaoka
秀明 長岡
水谷 大輔
Daisuke Mizutani
大輔 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013273024A priority Critical patent/JP2015128100A/ja
Publication of JP2015128100A publication Critical patent/JP2015128100A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】基板の小型化に寄与し、優れた信号伝送特性を実現して、しかも接続部の直上にバンプの形成が可能な信頼性の高い配線基板及びその製造方法を提供する。【解決手段】複数層の配線12,13を備えた基板1に非貫通孔1bを形成し、非貫通孔1b内の底部に導電材料16を配し、非貫通孔1b内に、非貫通孔1bの孔径よりも幅狭の導電細線17を挿入して導電細線17の下端部17aを導電材料16と接合し、非貫通孔1b内における導電細線17と非貫通孔1bの側壁面との間隙を、絶縁材料18で充填する。【選択図】図4

Description

本発明は、配線基板及びその製造方法に関する。
近年では、電子機器における半導体装置の性能向上に伴い、半導体装置内を伝送する信号の周波数も、高速化が進んでいる。
搭載部品間の高速信号を伝送させるための伝送線路を有する多層配線基板では、高い信号密度を処理するために、基板表面近傍の表層配線のみならず、基板内部の内層配線も高速信号の伝送経路として用いる場合がある。
多層配線基板において、内層配線と表層配線とを接続する構造としては、多層配線基板に貫通孔を形成し、貫通孔の内壁をメッキした構造が一般的である。
ところがこの構造では、表層から内層に信号伝送する信号経路に、信号伝送に直接寄与しない箇所となるいわゆるスタブ構造が残存する。このスタブ構造の存在は、高周波帯域では信号品質を低下させる要因となる。
スタブ構造に起因する問題を解消する一手法として、いわゆるバックドリル工法を用いる旨が開示されている(特許文献1を参照)。バックドリル工法は、内壁をメッキ処理した貫通孔に基板裏面から貫通孔よりも大きい径のドリルを用いて内層配線の手前まで切削し、貫通孔の内壁のメッキ膜を除去する手法である。
スタブ構造対策の他の手法として、内層配線までの非貫通孔を形成して、非貫通孔内を導電性ペーストで充填する構造が開示されている(特許文献2,3を参照)。
特許第3797205号公報 特表平9−512954号公報 特開2013−55221号公報
バックドリル工法を用いる場合には、基板裏面から内層配線までのメッキ膜が除去された領域は信号の伝送経路として使用することができない。そのため、この除去領域を避けて配線をレイアウトする必要があり、多層配線基板の小型化が阻害される。また、ドリルの加工精度の観点から、スタブ構造の残存も懸念される。
非貫通孔を導電性ペーストで充填する手法では、インピーダンスを調整するために非貫通孔の孔径を小さくしたい場合に、充填プロセスが不十分なことによる気泡の混入や抵抗値が不均一となるという問題が生じる。
更に、バックドリル工法で加工された貫通孔、或いは電性ペーストを充填した非貫通孔の直上に、LSIを有するパッケージ基板等の電子部品を搭載するためのバンプを形成することは、貫通孔或いは非貫通孔の形状から困難である。
本発明は、上記の課題に鑑みてなされたものであり、基板の小型化に寄与し、優れた信号伝送特性を実現して、しかも接続部の直上にバンプの形成が可能な信頼性の高い配線基板及びその製造方法を提供することを目的とする。
配線基板の製造方法の一態様は、複数層の配線を備えた基板に非貫通孔を形成する工程と、前記非貫通孔内の底部に導電材料を配する工程と、前記非貫通孔内に、前記非貫通孔の孔径よりも幅狭の導電細線を挿入し、前記導電細線の下端部を前記導電材料と接合する工程と、前記非貫通孔内における前記導電細線と前記非貫通孔の側壁面との間隙を、絶縁材料で充填する工程とを含む。
配線基板の一態様は、複数層の配線を備えた基板と、前記基板の表面に非貫通状態に形成された接続部とを含み、前記接続部は、底部に配された導電材料と、下端部が前記導電材料と接合して立設された導電細線と、前記導電細線の側面を覆う絶縁材料とを有する。
上記の諸態様によれば、接続部にスタブ構造を生ぜしめることなく、接続部の孔内における気泡の混入や接続部の抵抗値が不均一となる懸念のないことから、基板の小型化に寄与し、優れた信号伝送特性を実現して、しかも接続部の直上にバンプの形成が可能な信頼性の高い配線基板が得られる。
第1の実施形態による多層配線基板の製造方法を工程順に示す概略断面図である。 図1に引き続き、第1の実施形態による多層配線基板の製造方法を工程順に示す概略断面図である。 図2に引き続き、第1の実施形態による多層配線基板の製造方法を工程順に示す概略断面図である。 第2の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
(第1の実施形態)
以下、配線基板及びその製造方法の好適な実施形態について、図面を参照しながら詳細に説明する。本実施形態では、複数の配線層が積層されてなる多層配線基板を開示し、その構成を製造方法と共に説明する。
図1〜図3は、第1の実施形態による多層配線基板の製造方法を工程順に示す概略断面図である。
先ず、図1(a)に示すように、多層基板1を形成する。
詳細には、一主面のみに配線が形成された単層基板、又は両主面にそれぞれ配線が形成された両面基板、或いは単層基板及び両面基板の双方の基板を用意する。各基板は、熱可塑性樹脂等の絶縁層の厚みが例えば100μm程度〜200μm程度、銅(Cu)又はCu合金等の配線の厚みが例えば10μm程度〜30μm程度とされている。当該基板を複数積層し、一括してプレスする。これにより、多層基板1が形成される。多層基板1は、上記の積層により、絶縁層11内に埋設形成された複数の内層配線12と、絶縁層11の表面及び裏面に形成された表層配線等、ここでは表層配線13及びランド14とを備えて構成される。多層基板1の内部に所定の電子部品を組み込み形成する場合もある。
続いて、図1(b)に示すように、多層基板1に貫通孔1aを形成する。
詳細には、ランド14で規定された径、例えば150μm程度〜300μm程度の径のドリルを用いて、多層基板1のランド14の部位に貫通孔1aを形成する。貫通孔1aは、その側壁面に所定の内層配線12の端面が露出する。
続いて、図1(c)に示すように、貫通孔1aの側壁面にメッキ膜15を形成する。
詳細には、貫通孔1aの側壁面を電解メッキ処理又は無電解メッキ処理し、例えばCuのメッキ膜15を形成する。メッキ膜15は、例えば10μm程度〜30μm程度の厚みに形成される。以上により、多層基板1に、メッキ膜15を介して端面が側壁面から露出する内層配線12とランド14とが電気的に接続されてなる貫通ビア2が形成される。
続いて、図2(a)に示すように、多層基板1に非貫通孔1bを形成する。
詳細には、所定径、例えば150μm程度〜300μm程度の径のドリルを用いて、多層基板1に有底の非貫通孔1bを形成する。非貫通孔1bは、その側壁面に所定の内層配線12の端面が露出する。
続いて、図2(b)に示すように、非貫通孔1bの底部にハンダ16を配置する。
詳細には、非貫通孔1b内に導電材料、例えばボール状のハンダ16を供給する。これにより、非貫通孔1bの底部にハンダ16が配置される。ハンダ16は、例えば80μm程度〜100μm程度の径のボール状のものである。ボール状のハンダ16を用いる代わりに、例えばスクリーン印刷によりハンダペーストを非貫通孔1bの底部に供給するようにしても良い。
続いて、図2(c)に示すように、非貫通孔1b内に金属棒17を挿入し、金属棒17の下端部17aをハンダ16と接合する。
詳細には、非貫通孔1b内に、例えば100μm程度〜200μm程度の径で非貫通孔1bの孔径よりも幅狭の導電細線、ここでは導電性に優れた金(Au)又は銅(Cu)製の金属棒17を挿入し、金属棒17の下端部をハンダ16と当接する。この状態でハンダ16を加熱して溶融させ、金属棒17の下端部17aをハンダ16内に押し込み、ハンダ16を固化する。以上により、金属棒17が下端部17aでハンダ16と接合される。
続いて、図3(a)に示すように、非貫通孔1b内を絶縁性樹脂18で封止する。
詳細には、絶縁材料、ハンダ16よりも硬化温度が低い、例えばエポキシ系の絶縁性樹脂18を用いて、金属棒17と非貫通孔1bの側壁面との間隙を絶縁性樹脂18で充填し、非貫通孔1b内を封止する。絶縁性樹脂18は、硬化温度がハンダ16よりも低いため、溶融した状態で非貫通孔1b内に供給しても、ハンダ16の固化状態に影響を与えない。そのため、絶縁性樹脂18の供給時においても、金属棒17とハンダ16との良好な接合が保持される。
続いて、図3(b)に示すように、金属棒17及び絶縁性樹脂18の上面を平坦化する。
詳細には、金属棒17及び絶縁性樹脂18の上面を切削又は研磨し、平坦化する。平坦化された当該上面は、多層基板1の表面よりも所定量だけ高い位置に規定される。
続いて、図3(c)に示すように、金属棒17を絶縁性樹脂18から突出させる。
詳細には、絶縁性樹脂18をアッシング処理し、絶縁性樹脂18の上端部を選択的に除去する。これにより、絶縁性樹脂18の上面から、非貫通孔1b内で立設する金属棒17の上端部17bが所定量だけ突出する。上端部17bを適宜突出させることにより、電子部品の接続端子との接続をより確実に行うことができる。
以上により、多層基板1の非貫通孔1bに、ハンダ16を介して端面が側壁面から露出する内層配線12と金属棒17とが電気的に接続されてなる接続部3が形成され、本実施形態による多層配線基板が形成される。
本実施形態による多層配線基板では、接続部3は、非貫通孔1b内でその側壁面と金属棒17との間隙を絶縁性樹脂18で充填し、金属棒17の側面が絶縁性樹脂18で覆われて封止されている。この場合、接続部3における信号伝達は、非貫通孔1bの径よりも細い金属棒17が担うことになる。金属棒17は、非貫通孔1bの径に比べて内層配線12の厚みに近い幅(径)であり、高速の信号伝達を可及的に妨げない構成とされている。
更に本実施形態では、多層配線基板の表面で露出する、電子部品との接続部分が非貫通孔1bよりも小径の金属棒17の上端部17bのみとされており、上端部17bを除く金属棒17の周囲が絶縁性樹脂18で覆われる構成を採る。この構成により、隣り合う接続部3間、接続部3とランド14との間における確実な絶縁を確保し、これらの間におけるショートが抑止される。そのため、隣り合う接続部3間の距離、接続部3とランド14との間の距離を狭める設計が可能となり、多層配線基板の更なる小型化に貢献することができる。
また本実施形態では、多層配線基板の非貫通孔1bの下方部分を配線領域として活用することができるため、配線レイアウトの自由度が増加する。
また、接続部3においてスタブ構造が生じないため、信号伝送特性が向上する。
また、接続部3では、その信号伝達に寄与する実質的な径がドリル径ではなく金属棒17の径となるため、接続部の小径化が実現する。
また、接続部3を形成する際に、溶融したハンダ16に金属棒17の下端部17aを押し込み、ハンダ16を固化するため、接続部3の接続信頼性が向上する。
以上説明したように、本実施形態によれば、接続部3にスタブ構造を生ぜしめることなく、接続部3の非貫通孔1b内における気泡の混入や接続部3の抵抗値が不均一となる懸念がない。そのため、多層配線基板の小型化に寄与し、優れた信号伝送特性を実現して、しかも接続部3の直上にバンプの形成が可能な信頼性の高い多層配線基板が得られる。
(第2の実施形態)
以下、半導体装置の好適な実施形態について、図面を参照しながら詳細に説明する。本実施形態では、第1の実施形態による多層配線基板に、電子部品としてLSIを有するパッケージ基板を搭載してなる半導体装置を開示し、その構成を製造方法と共に説明する。
図4は、第2の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
本実施形態では、第1の実施形態と同様に、図1〜図3の諸工程により、多層配線基板を形成する。形成された多層配線基板10を図4(a)に例示する。
続いて、図4(b)に示すように、多層配線基板10の接続部3上及びランド14上にハンダバンプ21を付与する。
詳細には、多層配線基板10において、接続部3の突出する金属棒17の上端部17b上と及びランド14上にバンプ、ここではハンダバンプ21を付与する。
続いて、図4(c)に示すように、多層配線基板10にパッケージ基板20を接合する。
詳細には、多層配線基板10の表面に、所定のパッケージ基板20の表面を対向させる。多層配線基板10の接続部3及びランド14と、パッケージ基板20の接続パッド22とをハンダバンプ21により電気的に接続する。
しかる後、所定の後工程を経て、多層配線基板10にパッケージ基板20が接合されてなる半導体装置が形成される。
本実施形態によれば、多層配線基板10の接続部3において、金属棒17の上端部17bがパッケージ基板20との接続端子として機能し、接続部3の直上におけるパッケージ基板20の搭載が可能になり、半導体装置の更なる小型化が実現する。
以下、本発明の諸態様を付記としてまとめて記載する。
(付記1)複数層の配線を備えた基板に非貫通孔を形成する工程と、
前記非貫通孔内の底部に導電材料を配する工程と、
前記非貫通孔内に、前記非貫通孔の孔径よりも幅狭の導電細線を挿入し、前記導電細線の下端部を前記導電材料と接合する工程と、
前記非貫通孔内における前記導電細線と前記非貫通孔の側壁面との間隙を、絶縁材料で充填する工程と
を含むことを特徴とする配線基板の製造方法。
(付記2)前記導電細線の上面及び前記絶縁材料の上面を平坦化し、前記絶縁材料の上面から前記導電細線の上面を露出させる工程を更に含むことを特徴とする付記1に記載の配線基板の製造方法。
(付記3)前記平坦化の後、前記絶縁材料の一部を選択的に除去して、前記絶縁材料の上面から前記導電細線の上端部を突出させる工程を更に含むことを特徴とする付記2に記載の配線基板の製造方法。
(付記4)前記導電細線の上面にバンプを形成する工程を更に含むことを特徴とする付記1〜3のいずれか1項に記載の配線基板の製造方法。
(付記5)前記配線と前記導電材料とが電気的に接続されることを特徴とする付記1〜4のいずれか1項に記載の配線基板の製造方法。
(付記6)前記基板に貫通ビアが形成されることを特徴とする付記1〜5のいずれか1項に記載の配線基板の製造方法。
(付記7)複数層の配線を備えた基板と、
前記基板の表面に非貫通状態に形成された接続部と
を含み、
前記接続部は、
底部に配された導電材料と、
下端部が前記導電材料と接合して立設された導電細線と、
前記導電細線の側面を覆う絶縁材料と
を有することを特徴とする配線基板。
(付記8)前記導電細線は、その上面が前記絶縁材料の上面から露出していることを特徴とする付記7に記載の配線基板。
(付記9)前記導電細線は、その上端部が前記絶縁材料の上面から突出していることを特徴とする付記8に記載の配線基板。
(付記10)前記導電細線の上面にバンプが形成されることを特徴とする付記7〜9のいずれか1項に記載の配線基板。
(付記11)前記導電材料は、前記配線と電気的に接続されていることを特徴とする付記7〜10のいずれか1項に記載の配線基板。
(付記12)前記基板を貫通する貫通ビアを含むことを特徴とする付記7〜11のいずれか1項に記載の配線基板。
1 多層基板
1a 貫通孔
1b 非貫通孔
2 貫通ビア
3 接続部
10 多層配線基板
11 絶縁層
12 内層配線
13 表層配線
14 ランド
15 メッキ膜
16 ハンダ
17 金属棒
17a 下端部
17b 上端部
18 絶縁性樹脂
20 パッケージ基板
21 ハンダバンプ
22 接続パッド

Claims (8)

  1. 複数層の配線を備えた基板に非貫通孔を形成する工程と、
    前記非貫通孔内の底部に導電材料を配する工程と、
    前記非貫通孔内に、前記非貫通孔の孔径よりも幅狭の導電細線を挿入し、前記導電細線の下端部を前記導電材料と接合する工程と、
    前記非貫通孔内における前記導電細線と前記非貫通孔の側壁面との間隙を、絶縁材料で充填する工程と
    を含むことを特徴とする配線基板の製造方法。
  2. 前記導電細線の上面及び前記絶縁材料の上面を平坦化し、前記絶縁材料の上面から前記導電細線の上面を露出させる工程を更に含むことを特徴とする請求項1に記載の配線基板の製造方法。
  3. 前記平坦化の後、前記絶縁材料の一部を選択的に除去して、前記絶縁材料の上面から前記導電細線の上端部を突出させる工程を更に含むことを特徴とする請求項2に記載の配線基板の製造方法。
  4. 前記導電細線の上面にバンプを形成する工程を更に含むことを特徴とする請求項1〜3のいずれか1項に記載の配線基板の製造方法。
  5. 複数層の配線を備えた基板と、
    前記基板の表面に非貫通状態に形成された接続部と
    を含み、
    前記接続部は、
    底部に配された導電材料と、
    下端部が前記導電材料と接合して立設された導電細線と、
    前記導電細線の側面を覆う絶縁材料と
    を有することを特徴とする配線基板。
  6. 前記導電細線は、その上面が前記絶縁材料の上面から露出していることを特徴とする請求項5に記載の配線基板。
  7. 前記導電細線は、その上端部が前記絶縁材料の上面から突出していることを特徴とする請求項6に記載の配線基板。
  8. 前記導電細線の上面にバンプが形成されることを特徴とする請求項5〜7のいずれか1項に記載の配線基板。
JP2013273024A 2013-12-27 2013-12-27 配線基板及びその製造方法 Pending JP2015128100A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013273024A JP2015128100A (ja) 2013-12-27 2013-12-27 配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013273024A JP2015128100A (ja) 2013-12-27 2013-12-27 配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2015128100A true JP2015128100A (ja) 2015-07-09

Family

ID=53837978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013273024A Pending JP2015128100A (ja) 2013-12-27 2013-12-27 配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2015128100A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022532558A (ja) * 2019-05-14 2022-07-15 レイセオン カンパニー フラットワイヤ銅垂直送出マイクロ波相互接続法
JP7291292B2 (ja) 2019-09-20 2023-06-14 レイセオン カンパニー アディティブ製造技術(amt)反転パッドインタフェース

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03257891A (ja) * 1990-03-07 1991-11-18 Delphi Co Ltd 回路結線方法
JPH11112145A (ja) * 1997-10-07 1999-04-23 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2000013029A (ja) * 1998-04-22 2000-01-14 Hitachi Cable Ltd 高密度配線基板、その製造方法、及びそれを用いた電子装置
JP2007180393A (ja) * 2005-12-28 2007-07-12 Tdk Corp 多層基板及びその製造方法
JP2009124004A (ja) * 2007-11-16 2009-06-04 Olympus Corp 電子回路モジュール
JP2012094664A (ja) * 2010-10-27 2012-05-17 Fujitsu Ltd 基板ユニット、ネットワーク装置および基板ユニットの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03257891A (ja) * 1990-03-07 1991-11-18 Delphi Co Ltd 回路結線方法
JPH11112145A (ja) * 1997-10-07 1999-04-23 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2000013029A (ja) * 1998-04-22 2000-01-14 Hitachi Cable Ltd 高密度配線基板、その製造方法、及びそれを用いた電子装置
JP2007180393A (ja) * 2005-12-28 2007-07-12 Tdk Corp 多層基板及びその製造方法
JP2009124004A (ja) * 2007-11-16 2009-06-04 Olympus Corp 電子回路モジュール
JP2012094664A (ja) * 2010-10-27 2012-05-17 Fujitsu Ltd 基板ユニット、ネットワーク装置および基板ユニットの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022532558A (ja) * 2019-05-14 2022-07-15 レイセオン カンパニー フラットワイヤ銅垂直送出マイクロ波相互接続法
JP7291292B2 (ja) 2019-09-20 2023-06-14 レイセオン カンパニー アディティブ製造技術(amt)反転パッドインタフェース

Similar Documents

Publication Publication Date Title
JP4387231B2 (ja) キャパシタ実装配線基板及びその製造方法
KR20160091050A (ko) 전자부품 내장 기판 및 그 제조방법
JP4769056B2 (ja) 配線基板及びその製法方法
KR101255954B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP2007173775A (ja) 回路基板構造及びその製法
JP2008300507A (ja) 配線基板とその製造方法
US8754336B2 (en) Wiring board and method of producing the same
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
JP6139653B2 (ja) 部品内蔵樹脂多層基板
JP4829998B2 (ja) キャパシタ実装配線基板
US20120176751A1 (en) Electronic component module and manufacturing method therefor
JP5173758B2 (ja) 半導体パッケージの製造方法
JP5183045B2 (ja) 回路装置
JP2010171387A (ja) 回路基板構造及びその製造方法
US20160021744A1 (en) Printed circuit board and method of manufacturing the same
KR20140143567A (ko) 반도체 패키지 기판 및 반도체 패키지 기판 제조 방법
US20110147058A1 (en) Electronic device and method of manufacturing electronic device
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
JP2012064600A (ja) 多層基板およびその製造方法
TW201429326A (zh) 具有內埋元件的電路板、其製作方法及封裝結構
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP2015128100A (ja) 配線基板及びその製造方法
US20160353576A1 (en) Electronic component built-in substrate and electronic device
TWI511634B (zh) 電路板製作方法
JP5779970B2 (ja) プリント配線板及びプリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180807