CN104900782B - 具有隔离件的散热增益型线路板制作方法 - Google Patents

具有隔离件的散热增益型线路板制作方法 Download PDF

Info

Publication number
CN104900782B
CN104900782B CN201510097453.5A CN201510097453A CN104900782B CN 104900782 B CN104900782 B CN 104900782B CN 201510097453 A CN201510097453 A CN 201510097453A CN 104900782 B CN104900782 B CN 104900782B
Authority
CN
China
Prior art keywords
separator
layer
film
metal
adhesive agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510097453.5A
Other languages
English (en)
Other versions
CN104900782A (zh
Inventor
林文强
王家忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuqiao Semiconductor Co Ltd
Original Assignee
Yuqiao Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuqiao Semiconductor Co Ltd filed Critical Yuqiao Semiconductor Co Ltd
Publication of CN104900782A publication Critical patent/CN104900782A/zh
Application granted granted Critical
Publication of CN104900782B publication Critical patent/CN104900782B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0469—Surface mounting by applying a glue or viscous material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/0486—Replacement and removal of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种低CTE隔离件结合于树脂芯层中的线路板制作方法，其具有下列特征步骤：提供一黏着剂，其于平滑研磨顶面及底面处与金属化隔离件及树脂芯层相对两侧上的金属层实质上共平面，以便于平滑研磨底面处的黏着剂上沉积一金属桥，以连接该金属化隔离件与树脂芯层底面的周围散热件。此外，该方法亦于平滑研磨顶面处的黏着剂上沉积路由电路，以电性连接隔离件上的接触垫与树脂芯层上的端子垫。

Description

具有隔离件的散热增益型线路板制作方法
技术领域
本发明是关于一种线路板的制作方法，尤指一种散热增益型线路板的制作方法，其是将隔离件结合于树脂芯层中，并使该隔离件得以热传导至散热件。
背景技术
如功率模块、微处理器或发光二极管(LED)的高电压或高电流应用，通常需使用高效能线路板，以使特定功能的电性信号互连。然而，当功率增加时，半导体芯片所产生的大量热将使元件效能劣化，且亦会对芯片造成热应力。据此，由于陶瓷材料(如氧化铝或氮化铝)为具有低热膨胀系数(CTE)的电绝缘体，故常被视为适作为半导体芯片互连基底的材料。美国专利案号8,895,998及7,670,872已揭露各种互连结构，其是使用陶瓷作为隔离材料，以达到较佳的可靠度。虽然陶瓷材料具有适用于与半导体芯片接置的低热膨胀系数，但于高功率应用时，由于必须于运作过程中将大量的热有效率地散出，故其热导率对于高功率应用来说仍太低(如，Al2O3约为20W/m.k，而AIN约为150W/m.k)。
为了上述理由及以下所述的其他理由，目前亟需发展一种新的散热增益型线路板，以解决元件可靠度问题，并同时提供高的热传导能力。
发明内容
本发明的主要目的是提供一种线路板，其是将低CTE隔离件埋置于树脂芯层中，以解决芯片与线路板间热膨胀系数不匹配的问题，因而改善半导体组体的机械可靠度。
本发明的另一目的是提供一种线路板，其可通过金属桥，将隔离件热 性传导至周围的散热件，以使传导至隔离件的热可进一步向外散逸至整个线路板，进而改善半导体组体的散热性。
本发明的再一目的是提供一种线路板，其隔离件上的路由电路延伸至树脂芯层，以便使具有细微垫间距(pitch)的元件(如覆晶芯片)可接置于隔离件上，并互连至树脂芯层处的外部环境。
依据上述及其他目的，本发明提出一种具有隔离件、树脂芯层、线路层、金属接层及散热件的线路板。该隔离件可对半导体芯片提供CTE补偿的接触界面，并可对芯片提供初步的热传导途径，以将芯片所产生的热传导出去，随后再进一步散逸至散热件。该树脂芯层可对隔离件、散热件及线路层提供机械支撑力，并可作为线路层与散热件间的分隔件。该散热件可通过线路板底面的金属接层，与隔离件热传导，以提供面积大于隔离件的散热平台，以便使传导至隔离件的热可进一步向外散逸。该线路层是设置于隔离件及树脂芯层的顶部表面上，以提供线路板的信号传输及电性路由。
于一态样中，本发明提供一种散热增益型线路板的制作方法，其包括下述步骤：提供一隔离件，其具有呈相对平面的第一侧及第二侧，其中该隔离件是由导热且电绝缘材料所制成；于该隔离件的第一侧及第二侧上分别沉积第一及第二金属膜，以提供一金属化隔离件；提供一堆叠结构，其包括第一及第二金属层、一设置于第一与第二金属层间的黏结膜、以及形成于该堆叠结构中的一开口，其中该第一金属层及该第二金属层各自具有一平面表面；将该金属化隔离件插入该堆叠结构的该开口，并使该隔离件上的第一金属膜及该堆叠结构的第一金属层面向相同方向，接着固化该黏结膜，以形成一树脂芯层，其第一侧是与第一金属层接合，而其相对第二侧则与第二金属层接合，同时该堆叠结构是通过黏着剂贴附至该金属化隔离件的侧壁，其中该黏着剂是由该黏结膜挤出，并进入该堆叠结构与该金属化隔离件间的间隙；将挤出的黏着剂多余部分移除，以使该黏着剂的第一表面与隔离件上的第一金属膜及堆叠结构的第一金属层呈实质上共平面，且该黏着剂的相对第二表面则与隔离件上的第二金属膜及堆叠结构的第二金属层呈实质上共平面；于黏着剂的第一表面、第一金属膜及第一金属层上沉积一连续且导热的接合层，以连接隔离件上的第一金属膜至树脂 芯层上的第一金属层；以及于隔离件的第二侧上形成接触垫，并于树脂芯层的第二侧上形成端子垫，同时形成路由电路，以将所述接触垫电性连接至所述端子垫。
于另一态样中，本发明提供另一种散热增益型线路板的制作方法，其包括下述步骤：提供一隔离件，其具有呈相对平面的第一侧及第二侧，其中该隔离件是由导热且电绝缘材料所制成；于该隔离件的第一侧及第二侧上分别沉积第一金属膜及第二金属膜，以提供一金属化隔离件；提供一层压基板，其包括一树脂芯层、分别设置于该树脂芯层相对第一侧及第二侧上的第一金属层及第二金属层、以及形成于该层压基板中的一开口，其中该第一金属层及该第二金属层各自具有一平面表面；将该金属化隔离件插入该层压基板的该开口，并使该隔离件上的第一金属膜及该层压基板的第一金属层面向相同方向，接着于该开口中的该金属化隔离件与该层压基板间的间隙中涂布一黏着剂，以将该金属化隔离件的侧壁贴附至该开口侧壁；将黏着剂的多余部分移除，以使该黏着剂的第一表面与隔离件上的第一金属膜及该层压基板的第一金属层呈实质上共平面，且该黏着剂的相对第二表面则与隔离件上的第二金属膜及该层压基板的第二金属层呈实质上共平面；于该黏着剂的第一表面、该第一金属膜及该第一金属层上沉积一连续且导热的接合层，以连接隔离件上的第一金属膜至树脂芯层上的第一金属层；以及于隔离件的第二侧上形成接触垫，并于树脂芯层的第二侧上形成端子垫，同时形成路由电路，以将所述接触垫电性连接至所述端子垫。
于再一态样中，本发明提供再一种散热增益型线路板的制作方法，其包括下述步骤：将一隔离件贴附于一载膜上，其中该隔离件是由导热且电绝缘材料所制成，且具有呈相对平面的第一侧及第二侧；形成一介电层，以覆盖该隔离件及该载膜；移除该介电层的一部分，以形成一树脂芯层，并移除该载膜，其中该树脂芯层具有一第一侧以及与隔离件的第二侧呈实质上共平面的一相对第二侧；于隔离件的第一侧及树脂芯层的第一侧上沉积一连续且导热的接合层；以及于隔离件的第二侧上形成接触垫，并于树脂芯层的第二侧上形成端子垫，同时形成路由电路，以将所述接触垫电性连接至所述端子垫。
除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。
本发明散热增益型线路板的制作方法具有许多优点。举例来说，沉积接合层以将隔离件连接至周围散热件的作法可建立大于隔离件的散热表面积，由此可无须进行将大片且厚的铜板熔接至隔离件的繁琐工艺，进而可将工艺的复杂度降至最低，并减少成本。将树脂芯层接合至隔离件的作法可提供一平台，使高分辨率电路可形成于该平台上，进而使具有细微垫间距的元件，如覆晶芯片及表面黏着元件(surface mount component)，得以组接于该线路板上。
本发明的上述及其他特征与优点可通过下述较佳实施例的详细叙述更加清楚明了。
附图说明
参考随附附图，本发明可通过下述较佳实施例的详细叙述更加清楚明了，其中：
图1为本发明的第一实施态样中，隔离件的剖视图；
图2为本发明的第一实施态样中，金属化隔离件的剖视图；
图3为本发明的第一实施态样中，将堆叠结构置于载膜上的剖视图；
图4为本发明的第一实施态样中，将图2金属化隔离件贴附于图3载膜上的剖视图；
图5及6分别为本发明的第一实施态样中，图4堆叠结构进行层压步骤后的剖视及顶部立体视图；
图7及8分别为本发明的第一实施态样中，移除图6及7中多余黏着剂后的剖视及顶部立体视图；
图9为本发明的第一实施态样中，移除图7载膜后的剖视图；
图10及11分别为本发明的第一实施态样中，于图9中提供接合层及线路层以完成线路板制作的剖视及顶部立体视图；
图12为本发明的第一实施态样中，将芯片接置于图10线路板上的组体剖视图；
图13为本发明的第二实施态样中，将堆叠结构置于载膜上的剖视图；
图14为本发明的第二实施态样中，将图2金属化隔离件贴附于图13载膜上的剖视图；
图15为本发明的第二实施态样中，图14堆叠结构进行层压步骤后的剖视图；
图16为本发明的第二实施态样中，移除图15的多余黏着剂及载膜后的剖视图；
图17及18分别为本发明的第二实施态样中，于图16中提供接合层及线路层以完成线路板制作的剖视及顶部立体视图；
图19为本发明的第三实施态样中，将层压基板置于载膜上的剖视图；
图20为本发明的第三实施态样中，将图2金属化隔离件贴附于图19载膜上的剖视图；
图21为本发明的第三实施态样中，于图20中提供黏着剂后的剖视图；
图22为本发明的第三实施态样中，移除图21的多余黏着剂及载膜后的剖视图；
图23及24分别为本发明的第三实施态样中，于图22中提供接合层及线路层以完成线路板制作的剖视及顶部立体视图；
图25为本发明的第四实施态样中，将金属板置于载膜上的剖视图；
图26为本发明的第四实施态样中，将隔离件贴附于图25载膜上的剖视图；
图27为本发明的第四实施态样中，于图26中提供介电层后的剖视图；
图28为本发明的第四实施态样中，将图27的介电层上部移除后的剖视图；
图29为本发明的第四实施态样中，将图28的载膜移除后的剖视图；
图30及31分别为本发明的第四实施态样中，于图29中提供接合层及线路层以完成线路板制作的剖视及顶部立体视图。
符号说明
隔离件 10 金属化隔离件 10’
第一侧 101、201 第二侧 102、202
第一金属膜 112 第二金属膜 117
堆栈结构 20 层压基板 20’
开口 203 间隙 204
第一表面 205 第二表面 206
树脂芯层 21、22、23、24 第一金属层 212、222、232
黏结膜 214、224 黏着剂 215、225、235
第二金属层 217、227、237 第一层压基板 221
第一介电层 223 第二介电层 228
金属板 242 介电层 244
通孔 249 载膜 31
散热基座 40 接合层 41
披覆层 42 接触垫 43
端子垫 45 路由电路 47
LED芯片 51 防焊层 61
防焊层开孔 611 焊接凸块 71
散热增益型线路板 100、200、300、400
发光二极管组体 110
第一厚度 T1 第二厚度 T2
第三厚度 T3
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
在下文中，将提供实施例以详细说明本发明的实施态样。本发明的优点以及功效将通过本发明所揭露的内容而更为显著。在此说明所附的附图是简化过且做为例示用。附图中所示的元件数量、形状及尺寸可依据实际情况而进行修改，且元件的配置可能更为复杂。本发明中也可进行其他方面的实践或应用，且不偏离本发明所定义的精神及范畴的条件下，可进行各种变化以及调整。
实施例1
图1-图11为本发明一实施态样中，一种散热增益型线路板的制作方法图，其包括隔离件、树脂芯层、散热基座、接触垫、端子垫及路由电路。
图1为隔离件10的剖视图，其具有呈相对平面的第一及第二侧101， 102。该隔离件10通常具有高弹性系数及低热膨胀系数(例如，2x10-6K-1至10x10-6K-1)，如陶瓷、硅、玻璃或其他导热且电绝缘材料。于本实施态样中，该隔离件10为具有0.4mm厚度的陶瓷板。
图2为金属化隔离件10’的剖视图，其具有分别沉积于隔离件10第一及第二侧101、102上的第一金属膜112及第二金属膜117。在此，第一金属膜112及第二金属膜117一般是由铜所形成，且各自具有35微米的厚度。
图3为将具有开口203的堆叠结构20置于载膜31上的剖视图。该堆叠结构20包括第一金属层212、黏结膜214及第二金属层217。该开口203可通过击穿方式形成，其贯穿第一金属层212、黏结层214及第二金属层217，且尺寸与金属化隔离件10’几乎相同或稍大于金属化隔离件10’。又，该开口203亦可通过其他方式形成，如激光切割并搭配湿蚀刻或激光切割但不进行湿蚀刻。该载膜31一般是采用胶片，而第一金属层212是通过载膜31的黏性而贴附于载膜31。于该堆叠结构20中，该黏结膜214是设置于第一金属层212与第二金属层217之间。第一金属层212及第二金属层217一般是由铜所制成。黏结膜214可为多种有机或无机电性绝缘材所形成的各种介电膜或预浸材。例如，黏结膜214起初可为一胶片，其中树脂型态的热固性环氧树脂掺入一加强材料后部分固化至中期。所述环氧树脂可为FR-4，但其他环氧树脂(如多官能与双马来酰亚胺-三氮杂苯(BT)树脂等)亦适用。在特定应用中，亦适用氰酸酯、聚酰亚胺及聚四氟乙烯(PTFE)。该加强材料可为电子级玻璃(E-glass)，亦可为其他加强材料，如高强度玻璃(S-glass)、低诱电率玻璃(D-glass)、石英、克维拉纤维(kevlararamid)及纸等。该加强材料也可为织物、不织布或无方向性微纤维。可将诸如硅(研粉熔融石英)等填充材加入胶片中，以提升导热性、热冲击阻抗力与热膨胀匹配性。可利用市售预浸材，如美国威斯康星州奥克莱W.L.Gore&Associates的SPEEDBOARD C胶片即为一例。于本实施态样中，该黏结膜214为乙阶(B-stage)未固化环氧树脂的预浸材，其为未经固化的片体，而第一金属层212及第二金属层217分别为厚度0.2mm及0.025mm的铜层。
图4为金属化隔离件10’贴附于载膜31上的剖视图。该金属化隔离件 10’对准堆叠结构20的开口203，并使第一金属膜112面向该载膜31，且插入开口203的金属化隔离件10’不与堆叠结构20接触。因此，金属化隔离件10’与堆叠结构20之间具有一位于开口203内的间隙204。该间隙204侧向环绕金属化隔离件10’，同时被堆叠结构20侧向包围。于此图中，该金属化隔离件10’是通过载膜31的黏性而贴附至载膜31。又，金属化隔离件10’亦可通过涂布额外的黏着剂而贴附至载膜31。
图5及6分别为黏结膜214所挤出的黏着剂215填充于间隙204中的剖视图及顶部立体视图。通过施加热及压力，使该黏结膜214受到挤压，且黏结膜214中的部分黏着剂流入间隙204中。在此，可于第二金属层217上施加向下压力及/或于载膜31上施加向上压力，以挤压该黏结膜214，使第一金属层212及第二金属层217相对压合，由此对黏结膜214施压，并同时对黏结膜214加热。受热的黏结膜214可在压力下任意成形。因此，夹置于第一金属层212与第二金属层217间的黏结膜214受到挤压后，改变其原始形状并流入间隙204。第一金属层212与第二金属层217持续朝彼此压合，且黏结膜214仍位于第一金属层212与第二金属层217之间，并持续填满第一金属层212与第二金属层217间缩小的空隙。同时，从黏结膜214挤出的黏着剂215将填满间隙204。于此图中，由黏结膜214挤出的黏着剂215上升至稍高于开口203的位置，并溢流至第二金属膜117与第二金属层217顶部表面。若黏结膜214厚度略大于实际所需厚度便可能发生上述状况。如此一来，自黏结膜214挤出的黏着剂215便在第二金属膜117与第二金属层217的顶部表面形成一覆盖薄层。当顶部表面处的第二金属层217与第二金属膜117呈共平面时，即会停止移动，但仍持续对黏结膜214及挤出的黏着剂215加热，由此将已熔化而未固化的乙阶(B-stage)环氧树脂转变为丙阶(C-stage)固化或硬化的环氧树脂。
由此，该堆叠结构20得以通过黏结膜214所挤出的黏着剂215而与金属化隔离件10’的侧壁接合。固化的黏结膜214可在第一金属层212与第二金属层217之间提供牢固的机械性连结。据此，隔离件10便与树脂芯层21结合，且树脂芯层21具有与第一金属层212接合的第一侧201以及与第二金属层217接合的相对第二侧202。第一及第二金属层212、217各自具有一平面表面，且分别于向下及向上方向上与第一及第二金属膜 112、117呈共平面。
图7及8分别为移除溢流至第二金属膜117及第二金属层217上的多余黏着剂的剖视图及顶部立体视图。在此，多余的黏着剂可通过抛光/研磨方式移除。于抛光/研磨后，隔离件10上的第二金属膜117、树脂芯层21上的第二金属层217、及黏结膜214所挤出的黏着剂215会于平滑研磨顶面上呈实质上共平面。据此，黏着剂215具有于向下方向上与第一金属膜112及第一金属层212实质上共平面的第一表面205、以及于向上方向上与第二金属膜117及第二金属层217实质上共平面的第二表面206。
图9为移除载膜31后的剖视图。该载膜31是自第一金属膜112、第一金属层212及挤出的黏着剂215撕除，以显露第一金属膜112及第一金属层212。
图10及11分别为提供连续且导热的接合层41、接触垫43、端子垫45及路由电路47后的剖视图及顶部立体视图。该结构的底面可通过如电镀、无电电镀、蒸镀、溅镀或其组合的各种技术进行金属化，以形成单层或多层结构的接合层41。举例来说，可首先通过将该结构浸入活化剂溶液中，使该结构的底面与无电镀铜产生触媒反应，接着以无电电镀方式被覆一薄铜层做为晶种层，然后以电镀方式将所需厚度的第二铜层形成于晶种层上。或者，于晶种层上沉积电镀铜层前，该晶种层可通过溅镀方式形成如钛/铜的晶种层薄膜。该接合层41为未图案化的金属层(通常为铜层)，其于结构的底表面上与第一金属膜112、第一金属层212及挤出的黏着剂215接触并自下方覆盖第一金属膜112、第一金属层212及黏着剂215。于此图中，为便于图示，第一金属膜112、第一金属层212及接合层41是以单一层表示。由于铜为同质披覆，故金属层间的界线(以虚线表示)可能不易察觉甚至无法察觉。然而，接合层41与挤出的黏着剂215间的界线则清楚可见。
又，该结构的顶面亦可通过相同的活化剂溶液、无电电镀的铜晶种层及电镀铜层，以进行金属化工艺，俾而形成披覆层42。一旦达到预定厚度后，再进行金属图案化工艺，以形成接触垫43、端子垫45及路由电路47。接触垫43及端子垫45是分别设置于隔离件10第二侧102及树脂芯层21第二侧202上。路由电路47则侧向延伸于隔离件10第二侧102、黏着剂215第二表面206、及树脂芯层21第二侧202上，并与接触垫43及端子垫45接触。在此，金属图案化技术包括湿蚀刻、电化学蚀刻、激光辅助蚀刻及其组合，并使用蚀刻光罩(图未示)，以定义出接触垫43、端子垫45及路由电路47。
据此，如图10及11所示，制作完成的散热增益型线路板100包括隔离件10、树脂芯层21、挤出的黏着剂215、散热基座40、接触垫43、端子垫45及路由电路47。该树脂芯层21是通过挤出的黏着剂215而机械连接至隔离件10的侧壁。该散热基座40包括第一金属膜112、第一金属层212及接合层41，且散热基座40于接触隔离件10处具有第一厚度T1，接触挤出的黏着剂215处具有第二厚度T2，接触树脂芯层21处具有第三厚度T3，同时具有朝向下方向的平坦表面。于此图中，第一厚度T1及第三厚度T3大于第二厚度T2，且第三厚度T3大于第一厚度T1。接触垫43具有第二金属膜117与披覆层42的结合厚度，其可作为接置芯片的电性接点。端子垫45具有第二金属层217与披覆层42的结合厚度，其可作为外部连接的电性接点。路由电路47于接触挤出的黏着剂215处具有披覆层42的厚度，于接触隔离件10处具有第二金属膜117与披覆层42的结合厚度，于接触树脂芯层21处则具有第二金属层217与披覆层42的结合厚度。路由电路47可提供接触垫43与端子垫45间的电性连接。
图12为发光二极管(LED)组体110的剖视图，其中LED芯片51是接置于图11所示的散热增益型线路板100上。于此图中，该线路板100的顶部表面上更具有防焊层61。该防焊层61包括防焊层开孔611，以显露接触垫43及端子垫45。LED芯片51是通过焊接凸块(solderbump)71，以覆晶方式接置于线路板100中显露的接触垫43上。据此，隔离件10可为LED芯片51提供缓冲CTE的接触界面，且LED芯片51所产生的热可传导至隔离件10，并进一步向外散逸至由第一金属层212及邻接第一金属层212的接合层41所构成的周围散热件。
实施例2
图13-18为本发明另一实施态样的散热增益型线路板制作方法图，其是通过另一堆叠结构以形成树脂芯层。
为了简要说明的目的，上述实施例1中任何可作相同应用的叙述皆并 于此，且无须再重复相同叙述。
图13为堆叠结构20置于载膜31上的剖视图。该堆叠结构20包括第一层压基板221、黏结膜214及第二层压基板226。该堆叠结构20具有延伸贯穿第一层压基板221、黏结膜214及第二层压基板226的开口203。于此图中，该第一层压基板221包括设置于第一介电层223上的第一金属层222，而该第二层压基板226包括设置于第二介电层228上的第二金属层227。第一及第二介电层223、228通常由环氧树脂、玻璃-环氧树脂、聚酰亚胺或其类似物所制成，并且具有50微米的厚度。第一及第二金属层222、227通常由铜所制成，且具有35微米的厚度。于此堆叠结构20中，该黏结膜224是设置于第一层压基板221与第二层压基板226之间，且第一层压基板221的第一金属层222与第二层压基板226的第二金属层227分别朝向下方向及向上方向。通过载膜31的黏性，该堆叠结构20是以第一层压基板221的第一金属层222与载膜31接触的方式贴附至载膜31。
图14为图2的金属化隔离件10’贴附于载膜31的剖视图。将该金属化隔离件10’插入堆叠结构20的开口203，并使第一金属膜112面向且贴附于载膜31，且金属化隔离件10’不与堆叠结构20接触。因此，金属化隔离件10’与堆叠结构20之间具有一位于开口203内的间隙204。
图15为黏结膜224所挤出的黏着剂225填充于间隙204中的剖视图。通过施加热及压力，该黏结膜224受到挤压，且黏结膜224中的部分黏着剂流入间隙204中。于挤出的黏着剂225填满间隙204后，再固化黏结膜224与挤出的黏着剂225。据此，隔离件10是通过间隙204中被挤出的黏着剂225而接合至树脂芯层22。于本实施态样中，该树脂芯层22包括第一介电层223、固化的黏结膜224及第二介电层228，且具有与第一金属层222接合的第一侧201、以及与第二金属层227接合的相对第二侧202。固化的黏结膜224是与第一层压基板221的第一介电层223及第二层压基板226的第二介电层228结合，俾于第一层压基板221与第二层压基板226间提供牢固的机械性连结。间隙204中挤出的黏着剂225则于隔离件10与树脂芯层22间提供牢固的机械性连结。于此图中，从黏结膜224挤出的黏着剂225亦上升至稍高于开口203位置处，并溢流至第二金属膜117 与第二金属层227的顶部表面上。
图16为移除多余黏着剂及载膜31后的剖视图。在此，第二金属膜117与第二金属层227上多余的黏着剂可通过抛光/研磨方式移除，以形成平滑的研磨顶面。该载膜31是自第一金属膜112、第一金属层222及挤出的黏着剂225撕除，以显露第一金属膜112及第一金属层222。于此图中，挤出的黏着剂225具有于向下方向上与第一金属膜112及第一金属层222实质上共平面的第一表面205，以及于向上方向上与第二金属膜117及第二金属层227实质上共平面的相对第二表面206。
图17及18分别为提供连续且导热的接合层41、接触垫43、端子垫45及路由电路47后的剖视图及顶部立体视图。该结构的底面可通过金属化工艺形成接合层41，其中接合层41是与隔离件10上的第一金属膜112、树脂芯层22上的第一金属层222、及挤出的黏着剂225接触，并自下方覆盖第一金属膜112、第一金属层222、及黏着剂225。又，该结构的顶面亦通过金属化工艺形成披覆层42，并随后通过金属图案化工艺，以形成接触垫43、端子垫45及路由电路47。接触垫43及端子垫45是分别设置于隔离件10第二侧102及树脂芯层22第二侧202上。路由电路47则侧向延伸于隔离件10的第二侧102、黏着剂225的第二表面206、及树脂芯层22的第二侧202上，并与接触垫43及端子垫45接触。
据此，如图17及18所示，制作完成的散热增益型线路板200包括隔离件10、树脂芯层22、挤出的黏着剂225、散热基座40、接触垫43、端子垫45及路由电路47。该树脂芯层22是通过挤出的黏着剂225而机械连接至隔离件10的侧壁。该散热基座40包括第一金属膜112、第一金属层222及接合层41，其与隔离件10接触处具有第一厚度T1，与黏着剂225接触处具有第二厚度T2，与树脂芯层22接触处具有第三厚度T3，且具有朝向下方向的平坦表面。于此图中，第一厚度T1及第三厚度T3大于第二厚度T2，且第一厚度T1等于第三厚度T3。隔离件10上的接触垫43可作为接置芯片的电性接点，而树脂芯层22上的端子垫45则可作为外部连接的电性接点。路由电路47可提供接触垫43与端子垫45间的电性连接。
实施例3
图19-24为本发明再一实施态样的散热增益型线路板制作方法图，其 是通过涂布黏着剂的方式，将具有开口的层压基板接合至金属化隔离件。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
图19为层压基板20’贴附于载膜31上的剖视图。该层压基板20’包括树脂芯层23、分别设置于树脂芯层23相对第一及第二侧201、202上的第一及第二金属层232、237、以及延伸贯穿树脂芯层23、第一金属层232及第二金属层237的开口203。该树脂芯层23通常是由环氧树脂、玻璃-环氧树脂、聚酰亚胺或其类似物所制成，并且具有0.4毫米的厚度。第一及第二金属层2232、237各自具有一平面表面，且通常由铜所制成，并各自具有35微米的厚度。于此图中，该层压基板20’是以第一金属层232与载膜31接触的方式贴附至载膜31。
图20为图2的金属化隔离件10’贴附于载膜31的剖视图。将该金属化隔离件10’对准并插入层压基板20’的开口203，并使第一金属膜112面向载膜31，且贴附于载膜31上的金属化隔离件10’不与层压基板20’接触。因此，金属化隔离件10’与层压基板20’之间具有一位于开口203内的间隙204。该间隙204侧向环绕金属化隔离件10’，同时被层压基板20’侧向包围。
图21为黏着剂235涂布于间隙204中的剖视图。将黏着剂235填充于间隙204，便于金属化隔离件10’与层压基板20’间提供牢固的机械性连结。于此图中，黏着剂235亦上升至稍高于间隙204位置处，并溢流至第二金属膜117与第二金属层237的顶部表面上。
图22为移除多余黏着剂及载膜31后的剖视图。在此，第二金属膜117与第二金属层237上的多余黏着剂可通过抛光/研磨方式移除，以形成平滑的研磨顶面。该载膜31是自第一金属膜112、第一金属层232及黏着剂235撕除，以显露第一金属膜112及第一金属层232。据此，黏着剂235具有于向下方向上与第一金属膜112及第一金属层232实质上共平面的第一表面205、以及于向上方向上与第二金属膜117及第二金属层237实质上共平面的相对第二表面206。
图23及24分别为提供连续且导热的接合层41、接触垫43、端子垫45及路由电路47后的剖视图及顶部立体视图。该结构的底面可通过金属 化工艺形成接合层41，其中接合层41是与隔离件10上的第一金属膜112、树脂芯层23上的第一金属层232、及黏着剂235接触，并自下方覆盖第一金属膜112、第一金属层232、及黏着剂235。又，该结构的顶面亦通过金属化工艺形成披覆层42，并随后通过金属图案化工艺，以形成接触垫43、端子垫45及路由电路47。接触垫43及端子垫45是分别设置于隔离件10第二侧102及树脂芯层23第二侧202上。路由电路47则侧向延伸于隔离件10的第二侧102、黏着剂235的第二表面206、及树脂芯层23的第二侧202上，并与接触垫43及端子垫45电性连接。
据此，如图23及24所示，制作完成的散热增益型线路板300包括隔离件10、树脂芯层23、黏着剂235、散热基座40、接触垫43、端子垫45及路由电路47。该树脂芯层23是通过黏着剂235而与隔离件10机械连接。该散热基座40包括第一金属膜112、第一金属层232及接合层41，且与隔离件10接触处具有第一厚度T1，与黏着剂235接触处具有第二厚度T2，与树脂芯层23接触处具有第三厚度T3，并具有朝向下方向的平坦表面。于此图中，第一厚度T1及第三厚度T3大于第二厚度T2，且第一厚度T1等于第三厚度T3。接触垫43可作为接置芯片的电性接点，而端子垫45可作为外部连接的电性接点。路由电路47可提供接触垫43与端子垫45间的电性连接。
实施例4
图25-31为本发明又一实施态样的散热增益型线路板制作方法图，其是使用介电层侧向覆盖隔离件的侧壁。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
图25为金属板242置于载膜31上的剖视图。该金属板242包括一通孔249，并通过载膜31的黏性贴附于载膜31。该金属板242可由铜、铝、镍或其他导热材料所制成。于本实施态样中，该金属板242为具有0.2mm厚度的铜板。该通孔249可通过击穿、冲压、蚀刻或机械成型(mechanical routing)方式形成，其通常具有与随后设置的隔离件几乎相同的尺寸，或具有稍大的尺寸。
图26为图1的隔离件10贴附于载膜31的剖视图。将该隔离件10部 分插入该金属板242的通孔249，并使绝缘层10的第一侧101接触载膜31，以将绝缘层10贴附至载膜31。于本实施态样中，该隔离件10为具有0.4mm厚度的陶瓷板。
图27为提供介电层244后的剖视图。该介电层244可通过模制(molding)工艺或如层压环氧树脂或聚酰亚胺的其他方法形成。该介电层244自上方覆盖隔离件10及金属板242，并侧向覆盖、包围且同形被覆隔离件10的侧壁，并自隔离件10延伸至结构的外围边缘。此外，该介电层244亦延伸进入隔离件10与金属板242间的间隙，并与载膜31接触。
图28为自上方显露隔离件10第二侧102的剖视图。可通过研磨，移除介电层244的上部。于研磨后，该隔离件10与介电层244于平滑研磨顶面呈共平面。据此，隔离件10是与树脂芯层24结合，其中该树脂芯层24具有与金属板242接合的第一侧201、以及于向上方向上与隔离件10第二侧102呈实质上共平面的相对第二侧202。
图29为移除载膜31后的剖视图。该载膜31是自隔离件10及金属板242撕除，以显露隔离件10第一侧101及金属板242。
图30及31分别为提供连续且导热的接合层41、接触垫43、端子垫45及路由电路47后的剖视图及顶部立体视图。接合层41、接触垫43、端子垫45及路由电路47的沉积方式可采用溅镀工艺，并随后通过电镀工艺以达预定厚度。一旦达到预定厚度后，即可通过金属图案化工艺，以形成接触垫43、端子垫45及路由电路47。接合层41为未图案化的金属层，其与隔离件10、树脂芯层24的显露部分及金属板242接触，并自下方覆盖隔离件10、树脂芯层24及金属板242。接触垫43及端子垫45是分别设置于隔离件10的第二侧102及树脂芯层24的第二侧202上。路由电路47则侧向延伸于隔离件10的第二侧102及树脂芯层24的第二侧202上，并与接触垫43及端子垫45电性连接。
据此，如图30及31所示，制作完成的散热增益型线路板400包括隔离件10、树脂芯层24、散热基座40、接触垫43、端子垫45及路由电路47。该树脂芯层24是直接与隔离件10结合，且未使用额外的黏着剂。该散热基座40包括金属板242及接合层41，且与隔离件10接触处具有第一厚度T1，与树脂芯层24接触处具有大于第一厚度T1的第二厚度T2，并 具有朝向下方向的平坦表面。或者，当所形成的结构不具有金属板242时，则该散热基座具有均一厚度。隔离件10第二侧102上的接触垫43可作为接置芯片的电性接点，而树脂芯层24第二侧202上的端子垫45可作为外部连接的电性接点。路由电路47是与接触垫43与端子垫45接触，并提供接触垫43与端子垫45间的电性连接。
如上述实施态样所示，本发明建构出一种独特的散热增益型线路板，以展现较佳的热效能及可靠度。于一较佳实施态样中，该散热增益型线路板包括一隔离件、一树脂芯层、一散热基座、接触垫、端子垫及路由电路，其中(i)该隔离件具有呈相对平面的第一及第二侧；(ii)该树脂芯层侧向覆盖且环绕隔离件，且具有与隔离件第一侧朝向同一方向的第一侧、以及与隔离件第二侧朝向同一方向的相对第二侧；(iii)该散热基座是形成于隔离件的第一侧及树脂芯层的第一侧上，以提供与隔离件第一侧接触并侧向延伸超过隔离件外围边缘的散热平台；(iv)所述接触垫是形成于隔离件的第二侧上；(v)所述端子垫是形成于树脂芯层的第二侧上；且(vi)所述路由电路将接触垫电性连接至端子垫。
该隔离件是由导热且电绝缘材料所形成，且通常具有高弹性系数及低热膨胀系数(例如，2x10-6K-1至10x10-6K-1)。因此，该隔离件可为半导体芯片提供CTE补偿的接触界面，且可大幅补偿或降低CTE不匹配所导致的内部应力。此外，该隔离件亦提供芯片的初步热传导路径，以便使芯片所产生的热可被传导出去。
该树脂芯层可通过层压方式或黏着剂涂布方式与隔离件接合。举例说明，可分别于隔离件的相对第一及第二侧上沉积第一及第二金属膜(通常为铜层)，以形成金属化隔离件，而后再将金属化隔离件插入一堆叠结构的开口中，其中该堆叠结构是将一黏结膜设置于第一金属层及第二金属层间，接着再于后续层压工艺中施加热与压力，以固化该黏结膜。由此，通过该层压工艺，该黏结膜可于第一金属层与第二金属层间提供牢固的机械性连结，同时黏结膜所挤出的黏着剂将侧向覆盖、环绕且同形披覆该金属化隔离件的侧壁。据此，可形成其相对第一及第二侧分别与第一及第二金属层(通常为铜层)接合的树脂芯层，且该树脂芯层是通过挤出的黏着剂贴附至隔离件的侧壁。或者，可将金属化隔离件插入一层压基板的开口中， 其中该层压基板是于一树脂芯层的相对第一及第二侧上分别设有第一及第二金属层，接着再于金属化隔离件的侧壁与层压基板的开口侧壁间涂布一黏着剂，并使该黏着剂与金属化隔离件侧壁及层压基板开口侧壁接触。据此，于本发明的一态样中，该树脂芯层可通过一黏着剂接合于隔离件的侧壁，而该黏着剂可为上述的挤出黏着剂或涂布黏着剂。较佳为，该黏着剂的第一表面是于第一垂直方向上与隔离件上的第一金属膜及树脂芯层上的第一金属层呈实质上共平面，而相对第二表面则于第二垂直方向上与隔离件上的第二金属膜及树脂芯层上的第二金属层呈实质上共平面。为了方便描述，隔离件第一侧所面对的方向定义为第一垂直方向，而隔离件第二侧所面对的方向则定义为第二垂直方向。于前述具体实施态样的描述中，第一及第二垂直方向分别为向下及向上方向。
于本发明的另一态样中，该树脂芯层亦可通过沉积一介电层而形成，其中该介电层是接触、侧向环绕并同形披覆该隔离件的侧壁。经由模制步骤或其他方法(如层压环氧树脂或聚酰亚胺)，该树脂芯层可接触且同形披覆该隔离件的侧壁，且于未使用额外黏着剂的情况下与隔离件的侧壁直接结合，其中该树脂芯层较佳是于第二垂直方向上与隔离件呈实质上共平面。此外，亦可通过上述的模制或树脂层压工艺，将一金属板接合至树脂芯层的一侧。例如，可将隔离件部分插入一金属板的通孔，随后再沉积一介电层，以覆盖隔离件的侧壁及金属板，同时该介电层更延伸进入隔离件与金属板间的间隙。据此，该树脂芯层可具有与金属板接合的第一侧、以及与隔离件第二侧实质上共平面的相对第二侧。较佳为，该金属板是于第一垂直方向上与该介电层及该隔离件呈实质上共平面。
于进行上述层压、黏着剂涂布或模制步骤前，可使用一载膜(通常为黏着胶片)，以提供暂时的固定力。例如，可将载膜暂时贴附于金属化隔离件的第一或第二金属膜及堆叠结构的第一或第二金属层，以使金属化隔离件固定于堆叠结构的开口中，并于后续步骤中进行堆叠结构的层压工艺。此外，于涂布黏着剂的该实例中，该载膜可暂时贴附于金属化隔离件的第一或第二金属膜及层压基板的第一或第二金属层，由此通过该载膜而将金属化隔离件固定于层压基板的开口中，随后再于金属化隔离件与层压基板间的间隙中涂布黏着剂，俾于两者间提供牢固的机械性连结。就该模 制实例而言，则可将载膜贴附于隔离件及选择性金属板，接着再沉积该介电层，以覆盖该隔离件的侧壁、该载膜及该选择性金属板。随后，于如上所述地将隔离件与树脂芯层接合后，则可于沉积接合层前将该载膜移除。
该散热基座可为未图案化的金属层(通常为铜层)，且可于第一垂直方向上覆盖并接触隔离件的第一侧及树脂芯层的第一侧。于一较佳实施态样中，该散热基座是延伸至线路板的外围边缘，以提供较大的散热表面积。据此，该散热基座可提供面积大于隔离件的水平散热平台。于树脂芯层通过黏着剂接合至隔离件的态样中，可通过无电电镀，于黏着剂的第一表面、隔离件上的第一金属膜、及树脂芯层上的第一金属层上沉积导热的接合层，由此形成该散热基座。此外，可于无电电镀后再进行电镀工艺，以达到预定的金属厚度。因此，该散热基座是由第一金属膜、第一金属层及接合层所构成。在此，该接合层可接触并连接隔离件上的第一金属膜与树脂芯层上的第一金属层，俾使隔离件可热性传导至由第一金属层与邻接第一金属层的接合层所构成的周围散热件。于此实例中，该散热基座于接触隔离件处具有第一厚度，于接触黏着剂处具有第二厚度，于接触树脂芯层处具有第三厚度，同时具有朝第一垂直方向的平坦表面。于一较佳实施态样中，第一厚度与第三厚度皆大于第二厚度，而第一厚度可与第三厚度相同或相异。于未使用额外黏着剂而直接将树脂芯层与隔离件结合的另一态样中，可通过溅镀工艺，以沉积于第一垂直方向上覆盖树脂芯层及隔离件的导热接合层，进而形成该散热基座。此外，可于溅镀工艺后再进行电镀工艺，以达所需的金属厚度。据此，该接合层可与该隔离件热性导通，以提供一散热基座，其中当隔离件第一侧或树脂芯层第一侧未接合金属层时，该散热基座可具有均一厚度。又，该散热基座于接触隔离件处可具有第一厚度，而于接触树脂芯层处则可具有不同于第一厚度的第二厚度，且同时具有朝第一垂直方向的平坦表面。举例说明，当树脂芯层的第一侧与金属板接合时，该散热基座于接触树脂芯层处可具有金属板与接合层的结合厚度，即第二厚度大于第一厚度。综上所述，于任一实例中，该散热基座是与隔离件热性导通，且该散热基座侧向延伸超过隔离件的外围边缘。
接触垫是设置于隔离件的第二侧上，且可作为接置芯片的电性接点。端子垫是设置于树脂芯层的第二侧上，且可作为外部连接的电性接点。路 由电路与接触垫及端子垫接触，并提供接触垫与端子垫间的电性连接。接触垫、端子垫及路由电路可通过于金属沉积步骤后再进行金属图案化步骤的方式形成。于树脂芯层通过黏着剂接合至隔离件的态样中，接触垫、端子垫及路由电路通常可通过于无电电镀后再进行电镀工艺的方式沉积而成。具体地说，可于隔离件上的第二金属膜、黏着剂的第二表面、及树脂芯层的第二金属层上沉积一披覆层，使该披覆层于第二垂直方向上覆盖隔离件上的第二金属膜、黏着剂的第二表面、及树脂芯层的第二金属层，随后再进行图案化工艺，便于隔离件的第二侧上形成接触垫、于树脂芯层的第二侧上形成端子垫、于黏着剂的第二表面上形成侧向延伸至接触垫及端子垫的路由电路。据此，接触垫具有第二金属膜与披覆层的结合厚度；端子垫具有第二金属层与披覆层的结合厚度；而路由电路于接触黏着剂处具有披覆层的厚度、于接触隔离件处具有第二金属膜与披覆层的结合厚度、于接触树脂芯层处具有第二金属层与披覆层的结合厚度。此外，于未使用额外黏着剂而直接将树脂芯层与隔离件结合的态样中，接触垫、端子垫及路由电路通常是通过溅镀后再进行电镀工艺的方式沉积而成。于进行沉积工艺后，即可通过图案化工艺而于隔离件的第二侧上形成接触垫，于树脂芯层的第二侧上形成端子垫，于介电层上形成侧向延伸至接触垫与端子垫的路由电路。于此实例中，接触垫、端子垫及路由电路通常具有相同厚度。
本发明亦提供一种半导体组体，其是将一半导体元件(如LED芯片)接置于上述线路板的接触垫上。具体地说，该半导体元件可通过于线路板的接触垫上设置多种连接媒介(包括金凸块或焊接凸块)，以电性连接至该线路板。据此，结合于线路板中的隔离件可为半导体元件提供CTE补偿的接触界面，而半导体元件所产生的热可传导至隔离件，接着再向外散逸至树脂芯层下的周围散热件。
该组体可为第一级或第二级单晶或多晶装置。例如，该组体可为包含单一芯片或多枚芯片的第一级封装体。或者，该组体可为包含单一封装体或多个封装体的第二级模块，其中每一封装体可包含单一或多枚芯片。该芯片可为封装芯片或未封装芯片。此外，该芯片可为裸芯片，或是晶圆级封装晶粒等。
“覆盖”一词意指于垂直及/或侧面方向上不完全以及完全覆盖。例 如，在接合层朝向下方向的状态下，介电层于上方覆盖接合层，不论另一元件例如金属板是否位于介电层及接合层间。
“设置于”、“贴附于”及“贴附至”一语意包含与单一或多个元件间的接触与非接触。例如，隔离件可贴附于载膜上，不论此隔离件是实际接触该载膜或与该载膜以黏着剂相隔。
“电性连接”的词意指直接或间接电性连接。例如，接触垫是通过路由电路与端子垫电性连接，其是与端子垫相隔且不与端子垫接触。
“第一垂直方向”及“第二垂直方向”并非取决于线路板的定向，凡熟悉此项技艺的人士即可轻易了解其实际所指的方向。例如，隔离件的第一侧是面朝第一垂直方向，且隔离件的第二侧是面朝第二垂直方向，此与线路板是否倒置无关。因此，该第一及第二垂直方向是彼此相反且垂直于侧面方向，且侧向对准的元件与垂直于第一与第二垂直方向的侧向平面相交。再者，在接合层朝下的状态下，第一垂直方向是为向下方向，第二垂直方向是为向上方向；在接合层朝上的状态下，第一垂直方向是为向上方向，第二垂直方向是为向下方向。
本发明的散热增益型线路板具有许多优点。该隔离件可提供补偿CTE的接触界面，用以接置芯片，并同时提供一散热途径，以从芯片热传导至树脂芯层下的周围散热件。该树脂芯层提供机械支撑力，并可作为线路层与散热件之间的分隔件。该散热件提供面积大于隔离件的水平平台，俾使传导至隔离件的热得以进一步向外散逸。该线路层可提供线路板的信号传输及电性路由。通过此方法制成的线路板具有高可靠度、低廉价格、且非常适合大量制造生产。
本案的制作方法具有高度适用性，且是以独特、进步的方式结合运用各种成熟的电性及机械性连接技术。此外，本案的制作方法不需昂贵工具即可实施。因此，相较于传统技术，此制作方法可大幅提升产量、良率、效能与成本效益。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明权利要求的保护范围之内。

Claims (9)

1.一种具有隔离件的散热增益型线路板制作方法，其包括下述步骤：
提供一隔离件，其具有呈相对平面的第一侧及第二侧，其中该隔离件是由一导热且电绝缘材料所制成；
于该隔离件的该第一侧及该第二侧上分别沉积一第一金属膜及一第二金属膜，以提供一金属化隔离件；
提供一堆叠结构，其包括一第一金属层及一第二金属层、一设置于该第一金属层与该第二金属层间的黏结膜、以及一形成于该堆叠结构中的开口，其中该第一金属层及该第二金属层各自具有一平面表面；
将该金属化隔离件插入该堆叠结构的该开口，并使该隔离件上的该第一金属膜及该堆叠结构的该第一金属层面向相同方向，接着固化该黏结膜，以形成一树脂芯层，该树脂芯层的第一侧与该第一金属层接合，而其相对第二侧则与该第二金属层接合，同时该堆叠结构是通过一黏着剂贴附至该金属化隔离件的侧壁，其中该黏着剂是由该黏结膜挤出，并进入该堆叠结构与该金属化隔离件间的间隙；
将挤出的该黏着剂多余部分移除，以使该黏着剂的第一表面与该隔离件上的该第一金属膜及该堆叠结构的该第一金属层呈共平面，且该黏着剂的相对第二表面则与该隔离件上的该第二金属膜及该堆叠结构的该第二金属层呈共平面；
于该黏着剂的该第一表面、该第一金属膜及该第一金属层上沉积一连续且导热的接合层，以连接该隔离件上的该第一金属膜至该树脂芯层上的该第一金属层；以及
于该隔离件的该第二侧上形成多个接触垫，并于该树脂芯层的该第二侧上形成多个端子垫，同时形成多个路由电路，以将所述接触垫电性连接至所述端子垫。
2.如权利要求1所述的具有隔离件的散热增益型线路板制作方法，其中将该金属化隔离件插入该堆叠结构的该开口的步骤包括：于插入该金属化隔离件前，将一载膜贴附于该堆叠结构，并于固化该黏结膜后移除该载膜。
3.如权利要求1所述的具有隔离件的散热增益型线路板制作方法，其中沉积该接合层的步骤包括一无电电镀工艺。
4.如权利要求1所述的具有隔离件的散热增益型线路板制作方法，其中该隔离件具有2×10-6K-1至10×10-6K-1的热膨胀系数。
5.一种具有隔离件的散热增益型线路板制作方法，其包括下述步骤：
提供一隔离件，其具有呈相对平面的第一侧及第二侧，其中该隔离件由一导热且电绝缘材料所制成；
于该隔离件的该第一侧及该第二侧上分别沉积一第一金属膜及一第二金属膜，以提供一金属化隔离件；
提供一层压基板，其包括一树脂芯层、分别设置于该树脂芯层的相对第一侧及第二侧上的一第一金属层及一第二金属层、以及一形成于该层压基板中的开口，其中该第一金属层及该第二金属层各自具有一平面表面；
将该金属化隔离件插入该层压基板的该开口，并使该隔离件上的该第一金属膜及该层压基板的该第一金属层面向相同方向，接着于该开口中的该金属化隔离件与该层压基板间的间隙中涂布一黏着剂，以将该金属化隔离件的侧壁贴附至该开口的侧壁；
将该黏着剂的多余部分移除，以使该黏着剂的第一表面与该隔离件上的该第一金属膜及该层压基板的该第一金属层呈共平面，且该黏着剂的相对第二表面则与该隔离件上的该第二金属膜至该层压基板的该第二金属层呈共平面；
于该黏着剂的该第一表面、该第一金属膜及该第一金属层上沉积一连续且导热的接合层，以连接该隔离件上的该第一金属膜与该树脂芯层上的该第一金属层；以及
于该隔离件的该第二侧上形成多个接触垫，并于该树脂芯层的该第二侧上形成多个端子垫，同时形成多个路由电路，以将所述接触垫电性连接至所述端子垫。
6.如权利要求5所述的具有隔离件的散热增益型线路板制作方法，其中将该金属化隔离件插入该层压基板的该开口的步骤包括：于插入该金属化隔离件前，将一载膜贴附于该层压基板，并于涂布该黏着剂后移除该载膜。
7.一种具有隔离件的散热增益型线路板制作方法，其包括下述步骤：
将一隔离件贴附于一载膜上，其中该隔离件由一导热且电绝缘材料所制成，且具有呈相对平面的第一侧及第二侧；
形成一介电层，以覆盖该隔离件及该载膜；
移除该介电层的一部分，以形成一树脂芯层，并移除该载膜，其中该树脂芯层具有一第一侧以及与该隔离件的该第二侧呈共平面的一相对第二侧；
于该隔离件的该第一侧及该树脂芯层的该第一侧上沉积一连续且导热的接合层；以及
于该隔离件的该第二侧上形成多个接触垫，并于该树脂芯层的该第二侧上形成多个端子垫，同时形成的多个路由电路，以将所述接触垫电性连接至所述端子垫。
8.如权利要求7所述的具有隔离件的散热增益型线路板制作方法，还包括一步骤：于形成该介电层前，将具有一通孔的一金属板贴附于该载膜上，其中该隔离件是部分插入该金属板的该通孔，且该介电层亦覆盖该金属板。
9.如权利要求7所述的具有隔离件的散热增益型线路板制作方法，其中沉积该接合层于该隔离件及该树脂芯层上的步骤包括一溅镀工艺。
CN201510097453.5A 2014-03-07 2015-03-05 具有隔离件的散热增益型线路板制作方法 Expired - Fee Related CN104900782B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461949652P 2014-03-07 2014-03-07
US61/949,652 2014-03-07

Publications (2)

Publication Number Publication Date
CN104900782A CN104900782A (zh) 2015-09-09
CN104900782B true CN104900782B (zh) 2017-11-17

Family

ID=54018896

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510097453.5A Expired - Fee Related CN104900782B (zh) 2014-03-07 2015-03-05 具有隔离件的散热增益型线路板制作方法

Country Status (3)

Country Link
US (2) US20150257316A1 (zh)
CN (1) CN104900782B (zh)
TW (1) TWI569387B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10461047B2 (en) * 2015-10-29 2019-10-29 Intel Corporation Metal-free frame design for silicon bridges for semiconductor packages
BE1025164B1 (nl) * 2016-05-26 2018-11-28 Dk Ceramic Circuits Bvba Elektronische printplaat en werkwijze om die te maken
TWI614855B (zh) * 2016-11-25 2018-02-11 鈺橋半導體股份有限公司 具有電磁屏蔽及散熱特性之半導體組體及製作方法
CN108235558B (zh) * 2016-12-14 2020-12-01 欣兴电子股份有限公司 线路板结构及其制作方法
TWI625080B (zh) * 2016-12-20 2018-05-21 鈺橋半導體股份有限公司 具有隔離件及橋接件之線路板及其製法
CN108235559A (zh) * 2016-12-21 2018-06-29 钰桥半导体股份有限公司 具有隔离件及桥接件的线路板及其制法
US10629545B2 (en) * 2017-03-09 2020-04-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
TWI657546B (zh) * 2017-05-25 2019-04-21 鈺橋半導體股份有限公司 設有電隔離件及基底板之線路板、其半導體組體及其製法
DE102017119344A1 (de) * 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Träger und Bauteil mit Pufferschicht sowie Verfahren zur Herstellung eines Bauteils
JP6812951B2 (ja) * 2017-11-15 2021-01-13 オムロン株式会社 電子装置およびその製造方法
CN108882538B (zh) * 2018-07-17 2020-06-16 乐健科技（珠海）有限公司 电路板及其制备方法
WO2020071498A1 (ja) * 2018-10-03 2020-04-09 シチズン電子株式会社 インレイ基板及びそれを用いた発光装置
CN111816636B (zh) * 2019-04-10 2022-05-31 欣兴电子股份有限公司 封装载板以及封装结构
CN111885810B (zh) * 2019-05-01 2022-07-26 钰桥半导体股份有限公司 导热线路板及其半导体组体
TWI720497B (zh) * 2019-05-01 2021-03-01 鈺橋半導體股份有限公司 導熱線路板及其半導體組體
US10999929B2 (en) * 2019-05-29 2021-05-04 Quanta Computer Inc. Expansion card interfaces for high-frequency signals and methods of making the same
TWI771610B (zh) 2019-09-02 2022-07-21 矽品精密工業股份有限公司 電子封裝件及其承載結構與製法
JP7244394B2 (ja) * 2019-09-18 2023-03-22 株式会社東芝 デジタルアイソレータ
CN110704471B (zh) * 2019-10-21 2023-01-06 深圳市展祥通信科技有限公司 一种物料管理方法、物料管理系统及电子设备
CN112652596B (zh) * 2020-12-17 2023-12-22 武汉新芯集成电路制造有限公司 半导体结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931318A (zh) * 2011-08-09 2013-02-13 晶元光电股份有限公司 光电元件与其制造方法
CN103594381A (zh) * 2012-08-14 2014-02-19 钰桥半导体股份有限公司 具有内建定位件的半导体组体，及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593534B2 (en) * 2001-03-19 2003-07-15 International Business Machines Corporation Printed wiring board structure with z-axis interconnections
US7482638B2 (en) * 2003-08-29 2009-01-27 Philips Lumileds Lighting Company, Llc Package for a semiconductor light emitting device
KR100886292B1 (ko) * 2003-09-09 2009-03-04 산요덴키가부시키가이샤 회로 소자를 포함하는 반도체 모듈과 반도체 장치, 그들의 제조 방법 및 표시 장치
US8299371B2 (en) * 2010-12-20 2012-10-30 Endicott Interconnect Technologies, Inc. Circuitized substrate with dielectric interposer assembly and method
US8247269B1 (en) * 2011-06-29 2012-08-21 Fairchild Semiconductor Corporation Wafer level embedded and stacked die power system-in-package packages
TWI517319B (zh) * 2012-08-14 2016-01-11 鈺橋半導體股份有限公司 於中介層及無芯基板之間具有雙重連接通道之半導體組體
US8901435B2 (en) * 2012-08-14 2014-12-02 Bridge Semiconductor Corporation Hybrid wiring board with built-in stopper, interposer and build-up circuitry
US20140048955A1 (en) * 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Semiconductor assembly board with back-to-back embedded semiconductor devices and built-in stoppers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931318A (zh) * 2011-08-09 2013-02-13 晶元光电股份有限公司 光电元件与其制造方法
CN103594381A (zh) * 2012-08-14 2014-02-19 钰桥半导体股份有限公司 具有内建定位件的半导体组体，及其制造方法

Also Published As

Publication number Publication date
TW201539679A (zh) 2015-10-16
TWI569387B (zh) 2017-02-01
US20180263146A1 (en) 2018-09-13
US20150257316A1 (en) 2015-09-10
CN104900782A (zh) 2015-09-09

Similar Documents

Publication Publication Date Title
CN104900782B (zh) 具有隔离件的散热增益型线路板制作方法
JP4401070B2 (ja) 半導体装置内蔵多層配線基板及びその製造方法
CN1112728C (zh) 芯片载体组件及其制造方法
CN102479762B (zh) 散热增益型半导体组件
CN104051377B (zh) 功率覆盖结构及其制作方法
US10420204B2 (en) Wiring board having electrical isolator and moisture inhibiting cap incorporated therein and method of making the same
US10790234B2 (en) Embedding known-good component in known-good cavity of known-good component carrier material with pre-formed electric connection structure
CN101356641A (zh) 半导体搭载用布线基板、其制造方法及半导体封装
US20170263546A1 (en) Wiring board with electrical isolator and base board incorporated therein and semiconductor assembly and manufacturing method thereof
TWI611541B (zh) 具有內建電性隔離件以及防潮蓋之線路板製備方法及其半導體組體
US20140291001A1 (en) Method of making hybrid wiring board with built-in stiffener and interposer and hybrid wiring board manufactured thereby
TWI657546B (zh) 設有電隔離件及基底板之線路板、其半導體組體及其製法
CN101286503A (zh) 具有多晶粒并排配置的半导体组件封装结构及其方法
CN110071073B (zh) 封装结构及其制备方法
CN107689357A (zh) 芯片附接方法和基于这种方法制造的半导体装置
CN109640521A (zh) 制造具有嵌入式集群的部件承载件的方法以及部件承载件
US20150382444A1 (en) Thermally enhanced wiring board having metal slug and moisture inhibiting cap incorporated therein and method of making the same
TW466741B (en) System semiconductor device and method of manufacturing the same
US20160211207A1 (en) Semiconductor assembly having wiring board with electrical isolator and moisture inhibiting cap incorporated therein and method of making wiring board
KR101132304B1 (ko) 반도체 패키지 및 그 제조방법
US20220238474A1 (en) Electronic component embedded substrate and circuit module using the same
CN217883966U (zh) 包括至少两个部件的部件承载件
EP4379771A1 (en) Package with component carrier and electronic component connected with direct physical contact at stress release layer
US20210358883A1 (en) Fan-out packaging method employing combined process
CN116033673A (zh) 电路板级封装方法及电路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171117

CF01 Termination of patent right due to non-payment of annual fee