CN101286503A - 具有多晶粒并排配置的半导体组件封装结构及其方法 - Google Patents

具有多晶粒并排配置的半导体组件封装结构及其方法 Download PDF

Info

Publication number
CN101286503A
CN101286503A CNA2008100917068A CN200810091706A CN101286503A CN 101286503 A CN101286503 A CN 101286503A CN A2008100917068 A CNA2008100917068 A CN A2008100917068A CN 200810091706 A CN200810091706 A CN 200810091706A CN 101286503 A CN101286503 A CN 101286503A
Authority
CN
China
Prior art keywords
crystal grain
substrate
hole
contact mat
connection gasket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100917068A
Other languages
English (en)
Inventor
杨文焜
林殿方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yupei Science & Technology Co Ltd
Original Assignee
Yupei Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yupei Science & Technology Co Ltd filed Critical Yupei Science & Technology Co Ltd
Publication of CN101286503A publication Critical patent/CN101286503A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

本发明提供一种具有晶粒容纳通孔及连接通孔结构的半导体组件封装，包含一具有晶粒容纳通孔、连接通孔结构及第一接触垫的基底。一具有第一连接垫的第一晶粒及一具有第二连接垫的第二晶粒分别配置于晶粒容纳通孔内。一第一黏着材料形成于第一晶粒及第二晶粒下，而第二粘着材料填满于第一晶粒及晶粒容纳通孔侧壁的间隙内，以及第二晶粒及晶粒容纳通孔侧壁的间隙内。更进一步，形成接合线(bonding wires)以耦合第一连接垫与第一接触垫，以及耦合第二连接垫与第一接触垫。一介电层形成于接合线、第一晶粒、第二晶粒以及基底上。第二接触垫形成于基底的下表面以及连接通孔结构下。

Description

具有多晶粒并排配置的半导体组件封装结构及其方法
技术领域
本发明是关于一种半导体组件封装结构，特别是关于一种具有晶粒容纳通孔及连接通孔的半导体组件封装结构及其方法，此结构可缩减封装尺寸并改善产品质量及可靠度。
背景技术
近年来，高科技电子制造工业推出了许多丰富功能及人性化的电子产品。半导体科技的快速发展引领了众多的快速进展，如半导体封装尺寸的缩减、多针脚(multi-pin)的采用、微间距(fine pitch)的采用以及电子组件的小型化(minimization)等。硅片级封装(Wafer Level Package，WLP)的目的以及优点包含了减少制造成本、降低由较短导线径(conductive line path)所产生的寄生电容(parasitic capacitance)及寄生电感(parasitic inductance)效应、及取得较佳的讯号噪声比(Signal to Noise Ratio，SNR)。
由于一般封装技术必须先将硅片上的晶粒分割为个别晶粒，而后将晶粒分别封装，因此上述技术的工艺十分费时。由于晶粒封装技术受到集成电路的发展高度影响，因此当电子组件的尺寸要求越来越高时，封装技术的要求也越来越高。基于上述理由，现今的封装技术已逐渐趋向采用球门阵列封装(ball grid array，BGA)、芯片倒装球门阵列封装(flip chip ball gridarray，FC-BGA)、芯片尺寸封装(chip scale package，CSP)、硅片级封装的技术。应可理解「硅片级封装」意指硅片上所有封装与交互连接结构以及其它工艺步骤，是于切割(singulation)为个别晶粒前完成。一般而言，在完成所有装配工艺(assembling processes)或封装工艺(packaging processes)的后，个别半导体封装是由具有复数半导体晶粒的硅片中所分离出来的。上述硅片级封装具有极小的尺寸及良好的电性。
在制造方法中，硅片级芯片尺寸封装(WLCSP)技术为进阶的封装技术，其中晶粒是于硅片上制造及测试，而后进行切割(dicing)成为个别晶粒(singulated)，以利于在表面黏着线(surface-mount line)内组装。由于硅片级封装技术是利用整个硅片为主体，而非利用单一芯片(chip)或晶粒(die)，因此进行分割工艺前，须先完成封装与测试。再者，硅片级封装为进阶技术，因此可忽略打线接合(wire bonding)、晶粒黏着及底部填胶。利用硅片级封装技术，可降低成本及制造时间，并且硅片级封装的最终结构可与晶粒相当，因此上述技术可符合将电子组件微型化(miniaturization)的需求。另外，硅片级芯片尺寸封装具有利用晶粒的周围区域作为连接点(bonding points)而直接将重布电路(redistribution circuit)印刷于晶粒上的优点。其由重新分布一区域阵列(area array)于晶粒表面上而达成，其可充分利用晶粒的所有面积。上述连接点位于重布电路上，其利用芯片倒装凸块(flip chip bumps)所形成，故晶粒底部可以微间距连接点(micro-spaced bonding point)而直接连结至印刷电路板(Printed Circuit Board，PCB)。
虽然硅片级芯片尺寸封装可大幅缩短讯号路径(signal path)的距离，当晶粒与内部组件的整合变的更为复杂时，欲容纳所有连接点于晶粒表面上即变得非常困难。当集成电路变的更复杂时，晶粒上的针脚数(pin count)也增加了，所以无法轻易将针脚重布于区域阵列中。即使成功重布了针脚，将因针脚间的距离太短而无法与印刷电路板之间距(pitch)相符。换言之，公知技术的工艺与结构将因封装尺寸过大而将遭受良率及可靠度的问题。高成本以及制造时间过长为公知技术的其它缺点。
虽然硅片级封装技术具有上述的优点，仍有一些待克服的问题影响了硅片级封装技术的接受度。举例来说，硅片级封装结构材质与母板间的热膨胀系数不匹配(CTE mismatching)为造成结构的机械不稳定性(mechanical instability)的另一关键因素。美国专利6,271,469号公开了一种遭受热膨胀系数不匹配问题的封装结构。其因为上述公知技术使用封胶包覆硅晶粒。如所知，硅材质的热膨胀系数(CTE)为2.3，但封胶的热膨胀系数介于20至80之间。由于化合物以及介电层材质的固化温度较高，上述排列将使芯片于工艺中移位，且互连垫(inter-connecting pads)也将移位，进而引起良率以及性能上的问题。于温度循环(temperature cycling)中返回原本的位置具有相当的难度(当固化温度接近或高于玻璃转移温度(GlassTransition Temperature，Tg)时，其由环氧树脂的属性所引起)。换言之，公知技术的封装结构无法于大尺寸上加工，并具有较高的制造成本。
再者，某些技术需要使用直接形成于基底上表面上的晶粒。如所知，半导体晶粒所采用的接垫将由包含一重布层(RDL)的重布工艺重新分布至一区域阵列型的复数金属垫。上述增层(build up layer)将增加封装的尺寸。因此，增加了封装的厚度。上述情形与缩减芯片尺寸的需求有所相悖。
此外，上述公知技术遭受为了形成面板式封装(panel type package)的复杂工艺。其需要铸模工具(mold tool)用以包覆以及注入(injection)封胶材料。由于化合物热固化后的翘曲，故晶粒以及化合物的表面将不太可能控制于同一水平，可能需要化学机械研磨(chemical mechanical polishing，CMP)工艺来处理表面不平处。因而增加了成本。
发明内容
本发明的目的在于提供一种具有多晶粒并排配置的半导体组件封装结构及其方法，其用在一面板尺寸封装(panel scale package，PSP)以克服上述缺点。
为实现上述目的，本发明提供的半导体组件封装结构，包含：
一具有晶粒容纳通孔及连接通孔结构的基底；
第一接触垫形成于该基底的上表面及第二接触垫形成于该基底的下表面，其中该第二接触垫形成于该下表面的边缘区域；
一具有第一连接垫的第一晶粒及一具有第二连接垫的第二晶粒分别配置于该晶粒容纳通孔内；
一接合电路形成于该上表面用以耦合互接垫及该第一接触垫，该互接垫形成于该第一晶粒与该第二晶粒之间及该第二晶粒的侧边；
一第一黏着材料形成于该第一晶粒及该第二晶粒下；
一第二黏着材料填满于该第一晶粒与该基底的该晶粒容纳通孔侧壁的间隙内，及填满于第二晶粒与该基底的该晶粒容纳通孔侧壁的间隙内；
接合线耦合该第一连接垫与该第一接触垫，及耦合该第二连接垫与该第一接触垫；且
一介电层形成于该接合线、该第一晶粒、该第二晶粒及该基底上。
所述的结构，其中，还包含复数导电凸块形成于该下表面并耦合至该第二接触垫；其中该复数导电凸块可由该通孔结构与该第一连接垫及该第二连接垫形成电性连接。
所述的结构，其中，还包含一金属或导电层形成于该基底的该晶粒容纳通孔的侧壁上。
所述的结构，其中，该连接通孔结构的形成是贯穿该基底，并形成于该基底的侧边。
所述的结构，其中，该基底的材质包含环氧型FR5、FR4、BT(Bismaleimide triazine)、金属、合金、玻璃、硅、陶瓷或印刷电路板(PCB)；其中该合金包含合金42(42％镍-58％铁)或Kovar(29％镍-17％钴-54％铁)。
所述的结构，其中，该第一黏着材料及该第二黏着材料的材质可为相同材质，其材质包含有硅氧烷聚合物(SINR)、WL5000、橡胶、环氧化物、液态化合物及聚亚酰胺(PI)；其中该介电层的材质包含液态化合物、树脂、硅胶及环氧型化合物。
所述的结构，其中，该连接通孔结构是填满一导电材质。
所述的结构，其中，还包含一金属层由溅镀及/或电镀形成于该第一晶粒及该第二晶粒的背面。
所述的结构，其中，该接合电路用以耦合形成于该第一晶粒与该第二晶粒间的该互接垫。
所述的结构，其中，该接合线耦合该第一连接垫与该互接垫，以及耦合该第二连接垫与该互接垫。
简言之，本发明提供的半导体组件封装结构，包含一具有预形成晶粒容纳通孔及连接通孔的基底。第一接触垫形成于基底的上表面，而第二接触垫则形成于基底的下表面；一具有第一连接垫的第一晶粒及一具有第二连接垫的第二晶粒分别配置于晶粒容纳通孔内；一第一黏着材料形成于第一晶粒及第二晶粒下；一第二黏着材料填满于第一晶粒及基底晶粒容纳通孔侧壁的间隙内，以及第二晶粒及基底晶粒容纳通孔侧壁的间隙内；第一黏着材料及第二黏着材料可为相同材质；形成接合线(bonding wires)以耦合第一连接垫与第一接触垫，以及耦合第二连接垫与第一接触垫；及形成一介电层于接合线、第一晶粒、第二晶粒以及基底之上。接合电路形成于基底的上表面，用以耦合互接垫(inter contact pads)及第一接触垫。上述互接垫形成于第一晶粒与第二晶粒之间以及第二晶粒的侧边。
本发明的效果是：
1)可提供一超薄封装的新式结构，由于其基底及印刷电路板具有相同的热膨胀系数，故可提供较佳的可靠度。
2)可提供具有多晶粒低针脚数组件的良好解决方案。
附图说明
图1为根据本发明的半导体组件封装结构的剖面图；
图2为根据本发明的半导体组件封装结构的俯视图；
图3为根据本发明的半导体组件封装结构的底视图；
图4为根据本发明的半导体组件封装结构的剖面图。
附图中主要组件符号说明：
100半导体组件封装结构
102基底
103第一晶粒
104第二晶粒
105晶粒容纳通孔
106第一黏着材料
107第一连接垫
108第二连接垫
109第二黏着材料
110导电层
111金属层
112接合线
112A接合电路
113第一接触垫
113A互接垫
114连接通孔结构
115第二接触垫
118介电层
120导电凸块
230切割道
具体实施方式
本发明将详细的叙述一些实施例。然而，值得注意的是除了这些明确的叙述外，本发明可以实施在其它广泛范围的实施例中。本发明的范围不受限于下述实施例。
在下列叙述中，各式特定细节是用以提供本发明实施例的通盘了解。本发明将配合其较佳实施例与附图详述于下，应理解的是本发明中所有较佳实施例仅为例示之用，并非用以限制本发明。本领域技术人员亦应理解，本发明的实施不须一或多特定细节，或其它特定方法、组件或材料等。
由参考下列详细叙述，将可以更快地了解上述观点以及本发明的优点，并且由下面的描述以及附图，可以更容易了解本发明的精神。
请参考图1，为根据本发明的一实施例的半导体组件封装结构100的剖面图。封装结构100包含一基底102，此基底102具有预形成的晶粒容纳通孔105分别用以容纳晶粒，例如第一晶粒103及第二晶粒104。晶粒容纳通孔105是由基底102的上表面形成至基底102的下表面。晶粒容纳通孔105预形成于基底102内。一第二黏着材料109填满于第一晶粒103边缘及晶粒容纳通孔105的侧壁间的空隙内，以及第二晶粒104及晶粒容纳通孔105的侧壁间的空隙内。一第一黏着材料106则涂布于第一晶粒103及第二晶粒104的下表面，进而密封上述晶粒。位于晶粒下表面的第一黏着材料106可由导电层组成，例如金属或合金。
基底102还包含连接通孔结构114形成于其中。第一接触垫113及第二接触垫115(用于有机基底)分别形成于连接通孔结构114的上表面及基底102的部分上表面上，以及连接通孔结构114的下表面及基底102的部分下表面上。第二接触垫115仅形成于基底102的边缘。导电材料填入于连接通孔结构114中以利电性连接。可替代方式为涂布一金属或导电层110于晶粒容纳通孔105的侧壁上，换言之，金属层110形成于第二黏着材料109与晶粒侧壁之间。互连通孔114以半圆形为佳。
第一晶粒103及第二晶粒104配置于基底102的晶粒容纳通孔105内。如所知，第一连接垫107及第二连接垫108分别形成于第一晶粒103与第二晶粒104的上表面内。接合线112耦合于第一连接垫107与第一接触垫113，及第二连接垫108与第一接触垫113间，且接合线112亦耦合第一连接垫107与互接垫113A，以及耦合第二连接垫108与互接垫113A。需注意的是，本发明包含了一位于上表面的接合电路112A(wiring circuit)，用以耦合互接垫113A及第一接触垫113。上述互接垫113A形成于第一晶粒103与第二晶粒104之间以及第二晶粒104的侧边。形成一介电层118，用以覆盖接合线112以及第一晶粒103、第二晶粒104及基底102的上表面。然后，复数导电凸块120耦合至第二接触垫115。相应的，形成于晶粒上的第一连接垫107及第二连接垫108可由连接通孔结构114而与导电凸块120形成电性连接。图4显示出此封装结构100的剖面图，其显示出具有半圆形的互连通孔114。图4亦显示出切割后的切割道230(scribeline)。
介电层118提供了抵抗外力(external force)的保护功能。由于第一黏着材料106及第二黏着材料109具有弹性特性，金属层110、第一黏着材料106及第二黏着材料109将在热循环(thermal cycling)期间作为缓冲区，以吸收第一晶粒103、第二晶粒104及基底102间的热机械应力(thermalmechanical stress)。前述结构构成栅格阵列(LGA)型封装。在一实施例中，基底102的材质包含环氧化物型FR5、FR4或BT(Bismaleimide triazineepoxy)。基底102的材质也可为金属、合金、玻璃、硅、陶瓷或印刷电路板。上述合金还包含合金42(42％镍-58％铁)或Kovar(29％镍-17％钴-54％铁)。另外，上述合金金属是由合金42所组成为佳，其为一镍铁合金，包含42％镍及58％铁，其热膨胀系数使其成为连结微型电路(miniatureelectronic circuit)内硅芯片的适当材质。上述合金金属也可由Kovar所组成，其包含29％镍、17％钴及54％铁。
较佳的情况下，基底102的材质为有机基底，如环氧型FR5、BT、印刷电路板等具有已定义通孔或具有预蚀刻电路(pre etching circuit)的铜金属。较佳的情况下，上述热膨胀系数与母板(印刷电路板)的热膨胀系数相同，由于基底102的热膨胀系数与印刷电路板(或母板)的热膨胀系数相匹配，故本发明将可提供一较佳可靠度的结构。较佳的情况下，具有高玻璃转移温度的有机基底为环氧型FR5或BT型基底。也可使用铜金属(热膨胀系数约为16)。玻璃、陶瓷及硅可作为基底。第一黏着材料106及第二黏着材料109(即弹性黏合膏，elastic core paste)由硅胶(silicone rubber)弹性材质所形成。由于硅片级封装工艺需经历数个高温工艺，而FR5/BT不太可能于热(温度)循环后(接近玻璃转移温度)回归其原始位置，故会造成面板型(panel form)基底上晶粒的移位。在一实施例中，第一黏着材料106及第二黏着材料109的材质包含紫外线(UV)型材料、环氧化物或橡胶型材料。另外，介电层118的材质包含液态化合物，也可为苯环丁烯(benzo-cyclo-butene，BCB)、硅氧烷聚合物(SINR)或聚亚酰胺(polyimide，PI)。
请参考图2，其根据本发明的另一实施例的半导体组件封装结构100的俯视图。基底102包含一连接通孔结构114穿过于其中。第一接触垫113分别通过接合电路112A耦合至内接触垫113A，以及通过接合线112而耦合至第一连接垫107与第二连接垫108。上述封装配置包含第一晶粒103及第二晶粒104形成于基底102内。导电材料填入于连接通孔结构114中以利电性连接。第一接触垫113形成于基底102的周围区域并耦合至形成于基底102边缘的接触通孔114。内接触垫113A至少形成于第一晶粒103与第二晶粒104之间。较佳的情况下，基底102顶部至第二接触垫115的厚度约为118至218μm。介电层118的厚度约为50至100μm。因此，本发明可提供一厚度少于200μm的超薄结构，而封装尺寸约为晶粒尺寸的每边再加上0.5mm，用以建构一芯片尺寸封装(CSP)。
图3显示出根据本发明的半导体组件封装结构100的底视图。封装结构100的背面包含形成于其中的黏着层(第一黏着材料)106，其形成于第一晶粒103与第二晶粒104的背面，可用以增强散热(thermal dissipation)能力，如细虚线区域中所示，并由复数的第二接触垫115环绕于其周围。封装结构100还包含一金属层111，其利用溅镀(sputtered)及/或电镀(electro-plating)形成于第一晶粒103与第二晶粒104的背面以及基底102的下表面，用以增强热导率(thermal conductivity)，如粗虚线区域中所示。其可由焊接而与印刷电路板连结。在一较佳实施例中，上述溅镀于晶粒背面的金属包含钛/铜，而电镀于晶粒背面的金属包含铜/镍/金。其可由锡膏而与印刷电路板形成焊锡连结，并可由印刷电路板的铜金属而消散由晶粒所产生的热。
参考图4，其为根据本发明的半导体组件封装结构100的剖面图。第一接触垫113形成于连接通孔结构114上。上述连接通孔结构114位于切割道230内。换句话说，在切割的后每个封装结构皆具有半个通孔结构114。其可改善在SMT工艺中焊锡连接的质量并也可缩减构装(foot print)尺寸。同样的，半通孔结构114可形成于晶粒容纳通孔105(未显示于图中)的侧壁上，其可取代导电层110。除此之外，封装结构100也可用于高针脚数的应用上。因此，本发明的周围型格式(peripheral type format)可提供低针脚数组件完善的解决方案。
上述封装结构100也可应用于较高针脚数的组件上。根据本发明的观点，本发明还提供了一种形成具有晶粒容纳通孔105及连接通孔结构114的半导体组件封装结构100的方法。首先，基底102包含预形成的晶粒容纳通孔105与连接通孔结构114。第一接触垫113与第二接触垫115分别形成于基底102的上表面与下表面。具有第一连接垫107的第一晶粒103及具有第二连接垫108的第二晶粒104由一拣选配置精细对准系统重新分布至一具有所需间距的晶粒重布工具(die redistribution tool)(未显示)上。基底102连接至上述晶粒重布工具，换言之，第一晶粒103及第二晶粒104的主动面分别黏贴至具印有图形胶(未显示)的晶粒重布工具上。在填入第二黏着材料109于第一晶粒103及第二晶粒104与基底102间的空隙并涂布第一黏着材料106于第一晶粒103及第二晶粒104的背面后，将第一黏着材料106及第二黏着材料109固化(cured)。之后，将上述封装结构100从晶粒重布工具分离。
在清理第一连接垫107、第二连接垫108及第一接触垫113的上表面(图形胶可能残留于第一连接垫107、第二连接垫108及第一接触垫113)后，形成接合线112以连结第一连接垫107及第二连接垫108至第一接触垫113。介电层118是涂布(或印刷或分配)并固化于第一晶粒103与第二晶粒104的主动面及基底102的上表面上，用以保护接合线112、第一晶粒103及第二晶粒104。接着，端点接垫由印刷锡膏(或球)而形成于第二接触垫115上。之后，由红外线回焊法(IR reflow method)形成复数的导电凸块120并耦合至第二接触垫115。第二接触垫115仅形成于基底102的边缘。随后，将封装结构100架置于胶膜上以进行个别晶粒的切割。
可替代方式为形成一金属或导电层110于基底102的晶粒容纳通孔105的侧壁上，且上述金属或导电层110是于基底制造时预形成于其中。一金属层(或薄膜)111可溅镀或电镀于第一晶粒103及第二晶粒104的背面上，以利较佳热能管理(thermal management)的探索。根据本发明的另一观点，本发明也提供了另一种形成一半导体组件封装结构100的方法。其步骤包含提供一具有晶粒容纳通孔105与连接通孔结构114的基底102。第一接触垫113位于基底102的上表面而第二接触垫115则位于基底102的下表面。上述基底102连接至一晶粒重布工具。换句话说，基底102的主动面(焊锡连接用)黏贴于具印有图形胶(未显示)的晶粒重布工具上。第一黏着材料106(可选择的)形成于第一晶粒103及第二晶粒104的背面上。第一晶粒103及第二晶粒104由一拣选配置精细对准系统重新分布至一具有所需间距的晶粒重布工具上。接着，形成接合线112以连结第一连接垫107及第二连接垫108至第一接触垫113。
接下来，介电层118形成于第一晶粒103与第二晶粒104的主动面及基底102的上表面上，用以完整覆盖接合线112并作为黏着材料填入晶粒边缘及晶粒容纳通孔105侧壁的间隙，并在完成上述步骤之后固化介电层118。在将封装结构100从晶粒重布工具分离后，清理基底102的背面及第一黏着材料106。另一可行的方法是由印刷锡膏(或球)而形成端点接垫于第二接触垫115上。也可选择形成复数的导电凸块120并耦合至第二接触垫115。接着，将封装结构100架置于胶膜上以进行个别晶粒的切割。在一实施例中，切割工艺是采用一常见的切割刀具(sawing blade)。上述刀具对准切割道230以在切割工艺中将晶粒分割为个别晶粒。其它方案为形成一金属或导电层110于基底102的晶粒容纳通孔105的侧壁上，其于基底102制造时预形成于基底102中。另一形成金属层111的工艺是由利用包含晶种金属溅镀(seed metal sputtering)、图案化(patterning)、电镀(铜)、光阻剥离(PR stripping)及金属湿式蚀刻工艺(metal wet etching process)等步骤后，以形成金属层。在一实施例中，形成导电凸块120的步骤是由一种红外线回焊法加以制作。
须注意的是，上述所提及的结构的材料以及排列仅为描述而非用以限定本发明。根据不同导电的需求，上述结构的材料以及排列可依需求而加以更动。根据本发明的观点，本发明提供了一种具有多晶粒并排配置的半导体组件结构，此结构为一厚度少于200μm的超薄封装结构。上述结构的封装尺寸可随多晶粒的尺寸而调整。再者，由于本发明的周围型格式，其可提供低针脚数组件完善的解决方案。本发明所提供的用以形成一半导体组件封装的简易方法可改善良率及可靠度。此外，本发明还提供了一种具有多晶粒并排配置的新式结构，其可将芯片尺寸封装(CSP)结构的尺寸缩至最小，并由较低成本的材料及简化的工艺而降低成本。因此，本发明的超薄芯片尺寸封装结构及其方法可提供较公知技术所无法预期的效果，并可解决公知技术的问题。本发明可应用于硅片或面板(LCD显示器，印刷电路板/基底)产业，并也可修改及应用于其它相关方面上。
本发明以较佳实施例说明如上，然其并非用以限定本发明所主张的权利范围。其保护范围当视申请的权利要求范围及其等同领域而定。凡本领域技术人员在不脱离本专利精神或范围内，所作的更动或润饰，均属于本发明所揭示精神下所完成的等效改变或设计，且应包含在申请的权利要求范围内。

Claims (10)

1、一种半导体组件封装结构，包含：
一具有晶粒容纳通孔及连接通孔结构的基底；
第一接触垫形成于该基底的上表面及第二接触垫形成于该基底的下表面，其中该第二接触垫形成于该下表面的边缘区域；
一具有第一连接垫的第一晶粒及一具有第二连接垫的第二晶粒分别配置于该晶粒容纳通孔内；
一接合电路形成于该上表面用以耦合互接垫及该第一接触垫，该互接垫形成于该第一晶粒与该第二晶粒之间及该第二晶粒的侧边；
一第一黏着材料形成于该第一晶粒及该第二晶粒下；
一第二黏着材料填满于该第一晶粒与该基底的该晶粒容纳通孔侧壁的间隙内，及填满于第二晶粒与该基底的该晶粒容纳通孔侧壁的间隙内；
接合线耦合该第一连接垫与该第一接触垫，及耦合该第二连接垫与该第一接触垫；且
一介电层形成于该接合线、该第一晶粒、该第二晶粒及该基底上。
2、如权利要求1所述的结构，其中，包含复数导电凸块形成于该下表面并耦合至该第二接触垫；其中该复数导电凸块由该通孔结构与该第一连接垫及该第二连接垫形成电性连接。
3、如权利要求1所述的结构，其中，包含一金属或导电层形成于该基底的该晶粒容纳通孔的侧壁上。
4、如权利要求1所述的结构，其中，该连接通孔结构的形成是贯穿该基底，并形成于该基底的侧边。
5、如权利要求1所述的结构，其中，该基底的材质包含环氧型FR5、FR4、BT(Bismaleimide triazine)、金属、合金、玻璃、硅、陶瓷或印刷电路板(PCB)；其中该合金包含合金42(42％镍-58％铁)或Kovar(29％镍-17％钴-54％铁)。
6、如权利要求1所述的结构，其中，该第一黏着材料及该第二黏着材料的材质为相同材质，其材质包含有硅氧烷聚合物(SINR)、WL5000、橡胶、环氧化物、液态化合物及聚亚酰胺；其中该介电层的材质包含液态化合物、树脂、硅胶及环氧型化合物。
7、如权利要求1所述的结构，其中，该连接通孔结构是填满一导电材质。
8、如权利要求1所述的结构，其中，包含一金属层由溅镀及/或电镀形成于该第一晶粒及该第二晶粒的背面。
9、如权利要求1所述的结构，其中，该接合电路用以耦合形成于该第一晶粒与该第二晶粒间的该互接垫。
10、如权利要求1所述的结构，其中，该接合线耦合该第一连接垫与该互接垫，以及耦合该第二连接垫与该互接垫。
CNA2008100917068A 2007-04-11 2008-04-09 具有多晶粒并排配置的半导体组件封装结构及其方法 Pending CN101286503A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/783,629 US20080251908A1 (en) 2007-04-11 2007-04-11 Semiconductor device package having multi-chips with side-by-side configuration and method of the same
US11/783,629 2007-04-11

Publications (1)

Publication Number Publication Date
CN101286503A true CN101286503A (zh) 2008-10-15

Family

ID=39852955

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100917068A Pending CN101286503A (zh) 2007-04-11 2008-04-09 具有多晶粒并排配置的半导体组件封装结构及其方法

Country Status (3)

Country Link
US (1) US20080251908A1 (zh)
CN (1) CN101286503A (zh)
TW (1) TWI358814B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579029A (zh) * 2012-08-10 2014-02-12 乾坤科技股份有限公司 封装结构及其制造方法
CN106687771A (zh) * 2014-09-09 2017-05-17 生命扫描苏格兰有限公司 具有集成热通道的手持式测试仪

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080157398A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Semiconductor device package having pseudo chips
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8320134B2 (en) 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
CN103703560B (zh) * 2011-08-04 2016-07-20 三菱电机株式会社 半导体装置及其制造方法
CN107346765B (zh) * 2016-05-04 2019-11-26 通用电气公司 桥臂电路封装组件及全桥电路封装组件
CN112770495B (zh) * 2019-10-21 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 全向内埋模组及制作方法、封装结构及制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169328B1 (en) * 1994-09-20 2001-01-02 Tessera, Inc Semiconductor chip assembly
US6162661A (en) * 1997-05-30 2000-12-19 Tessera, Inc. Spacer plate solder ball placement fixture and methods therefor
US6329605B1 (en) * 1998-03-26 2001-12-11 Tessera, Inc. Components with conductive solder mask layers
US6329224B1 (en) * 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
US6882045B2 (en) * 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors
KR20010064907A (ko) * 1999-12-20 2001-07-11 마이클 디. 오브라이언 와이어본딩 방법 및 이를 이용한 반도체패키지
TWI234253B (en) * 2002-05-31 2005-06-11 Fujitsu Ltd Semiconductor device and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579029A (zh) * 2012-08-10 2014-02-12 乾坤科技股份有限公司 封装结构及其制造方法
CN103579029B (zh) * 2012-08-10 2017-09-08 乾坤科技股份有限公司 封装结构及其制造方法
CN106687771A (zh) * 2014-09-09 2017-05-17 生命扫描苏格兰有限公司 具有集成热通道的手持式测试仪

Also Published As

Publication number Publication date
TWI358814B (en) 2012-02-21
TW200845359A (en) 2008-11-16
US20080251908A1 (en) 2008-10-16

Similar Documents

Publication Publication Date Title
CN101286503A (zh) 具有多晶粒并排配置的半导体组件封装结构及其方法
US7459729B2 (en) Semiconductor image device package with die receiving through-hole and method of the same
US7763494B2 (en) Semiconductor device package with multi-chips and method of the same
US20180182727A1 (en) Embedded silicon substrate fan-out type packaging structure and manufacturing method therefor
US8178963B2 (en) Wafer level package with die receiving through-hole and method of the same
US8178964B2 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for WLP and method of the same
US7812434B2 (en) Wafer level package with die receiving through-hole and method of the same
US7525185B2 (en) Semiconductor device package having multi-chips with side-by-side configuration and method of the same
CN101261984A (zh) 半导体组件封装结构及其方法
US7655501B2 (en) Wafer level package with good CTE performance
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
US6701614B2 (en) Method for making a build-up package of a semiconductor
US8129849B1 (en) Method of making semiconductor package with adhering portion
US20080237828A1 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for wlp and method of the same
US20080157358A1 (en) Wafer level package with die receiving through-hole and method of the same
US20080197478A1 (en) Semiconductor device package with die receiving through-hole and connecting through-hole and method of the same
US20080211075A1 (en) Image sensor chip scale package having inter-adhesion with gap and method of the same
KR20080114603A (ko) 의사 칩을 가진 반도체 소자 패키지
US20080197480A1 (en) Semiconductor device package with multi-chips and method of the same
CN117116776B (zh) 扇出型封装结构及其制作方法和电子设备
US20230144055A1 (en) Heat sinking by thru-mold vias in shielded modules
CN116033673A (zh) 电路板级封装方法及电路板
TWI394260B (zh) 具有多晶粒之半導體元件封裝結構及其方法
CN114334946A (zh) 封装结构及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081015