CN110047797A - 线路基板、其叠层式半导体组体及其制作方法 - Google Patents

Abstract

本发明的线路基板包含有一凹穴及环绕该凹穴的多条金属引线。所述金属引线与树脂化合物接合，并可对设置于凹穴中的半导体元件提供水平及垂直路由。该树脂化合物会填满金属引线间的空间，并且环绕该凹穴，以提供一介电平台，使重布层或增层电路可选择性地沉积于上。

Description

线路基板、其叠层式半导体组体及其制作方法

技术领域

本发明是关于一种线路基板、其半导体组体及其制作方法，尤指一种 设有一系列金属引线环绕凹穴的线路基板以及使用该线路基板的叠层式 半导体组体及其制作方法，其中所述金属引线可作为垂直互连通道。

背景技术

多媒体装置的市场趋势是倾向于更迅速且更薄型化的设计需求。其中 一种方法是以叠层方式，将多个元件组装于线路基板上，俾使电性效能可 获得改善并更趋于小型化。美国专利案号7,894,203即是基于此目的而揭露 一种具有凹穴的线路基板。此基板是通过黏着剂将两个分开的部件相互接 合而成，并通过导电材料(如焊料或导电凸块)于两部件间形成电性连接。 由于该基板为叠层式结构，故两部件间热膨胀系数不匹配或弯翘问题将导 致错位或焊料裂损，因而造成此类叠层结构于实际应用时有可靠度不佳的 缺点。或者，如美国专利案号7,989,950所述，可于基板上接置焊球，以形 成垂直连接通道，且可通过封埋制程来密封垂直连接通道，以形成凹穴。 此外，于封埋制程中可能发生焊料变形及裂损现象，或者热循环后于密封 材与基板间出现剥离现象，因而导致元件突然失效及无法连接到I/O等问 题。

为了上述理由及以下所述的其他理由，目前亟需发展一种具有一体成 型金属引线的线路基板，其中金属引线从线路基板的底部延伸至底部，以 用于三维叠层的半导体组体。

发明内容

本发明的一目的在于提供一种线路基板，其凹穴可通过刻蚀预定位置 处的牺牲金属块而形成。由于树脂化合物会机械性地支撑并完全环绕牺牲 金属块，故一旦移除金属的一选定部位，便可形成具有预定尺寸及深度且 被树脂化合物环绕的凹穴，进而可设置元件于凹穴中，且最不会使最后的 组体太厚。

本发明的另一目的在于提供一种线路基板，其垂直叠层通道是通过提 供多条金属引线环绕凹穴而形成。因此，设置于凹穴中的元件可通过金属 引线而与另一元件叠层，而无须其他外部互连件。

本发明的又一目的在于提供一种线路基板，其所有组成件皆通过树脂 化合物相互接合，因而可获得稳定的机械结构，以确保热循环过程不会发 生焊料裂损、弯翘或错位等情况。

本发明的再一目的在于提供一种线路基板，其选择性地具有一路由电 路，以使电性信号可从位于边缘处的引线重新布线至指定位置处，且可大 幅改善半导体组体的电特性。

依据上述及其他目的，本发明提供一种线路基板的制作方法，其包括 下述步骤：提供一金属架、一金属块及多条金属引线，其中该金属块位于 该金属架内，而所述金属引线一体连接至该金属架，且每一所述金属引线 具有一内端，该内端是朝内背向该金属架，并朝向该金属块；提供一树脂 化合物，其填充该金属架内的剩余空间，且该树脂化合物的顶面与所述金 属引线及该金属块的顶侧呈实质上共平面；以及移除该金属块的至少一选定部位，以形成一凹穴，其中该凹穴的入口位于该树脂化合物的该顶面处。 该线路基板的制作方法更可选择性地包括下述步骤：形成一顶部重布层于 该树脂化合物的该顶面，且该顶部重布层电性耦接至所述金属引线；以及 /或者形成一底部增层电路于该树脂化合物的底面，且该底部增层电路电性 耦接至所述金属引线。此外，本发明亦提供一种叠层式半导体组体的制作 方法，其包括下述步骤：通过上述制法提供上述线路基板，以及将一半导 体元件设置于该线路基板的该凹穴中，并通过接合线，以将该半导体元件 电性耦接至该线路基板。

除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以 上所列，且可根据所需设计而变化或重新安排。

据此，本发明可提供一种线路基板，其包括：多条金属引线，每一所 述金属引线具有一内端及一外端，其中该内端是朝向一预定区域，而该外 端则比该内端更远离该预定区域；一树脂化合物，其填充所述金属引线间 的空间，并侧向延伸超过所述金属引线的该内端，进而延伸进入该预定区 域，以环绕该预定区域处的一凹穴，其中该树脂化合物的顶面与所述金属 引线的顶侧呈实质上共平面；以及一垫层，其覆盖该凹穴的一底部，其中 该垫层的厚度小于该树脂化合物的厚度及所述金属引线的厚度，且该垫层 的底面与该树脂化合物的底面呈实质上共平面。该线路基板更可选择性地 包括：一顶部重布层于该树脂化合物的该顶面，且该顶部重布层电性耦接 至所述金属引线；以及/或者一底部增层电路于该树脂化合物的底面，且该 底部增层电路电性耦接至所述金属引线。此外，本发明亦提供一种叠层式 半导体组体，其包括一半导体元件设置于上述线路基板的凹穴中，并通过 接合线，电性耦接至该线路基板。

本发明的线路基板、其三维叠层式半导体组体及其制作方法具有许多 优点。举例来说，于凹穴周围提供金属引线的作法是特别具有优势的，其 原因在于，可将半导体元件设置于凹穴内，而金属引线可通过接合线电性 连接至半导体元件，且金属引线可提供水平路由及线路基板相对两侧间的 垂直连接路径。由于半导体元件是设于凹穴中，故无需为了达到超薄垂直 叠层半导体组体特征而对半导体元件进行额外的轮磨或抹磨步骤。将树脂化合物接合至金属引线的作法可提供一完整平台，使高分辨率电路可沉积 于该平台上。于树脂化合物上形成顶部重布层可提高线路基板的布线灵活 度，并可使具有细微垫间距的组件，如覆晶芯片及表面黏着元件(surface mount component)，得以组接于该线路基板上，并通过顶部重布层互连至 金属引线。

本发明的上述及其他特征与优点可通过下述优选实施例的详细叙述 更加清楚明了。

附图说明

参考随附附图，本发明可通过下述优选实施例的详细叙述更加清楚明 了，其中：

图1、图2及图3分别为本发明第一实施例中，图案化金属板的剖面示 意图、顶部立体示意图及底部立体示意图；

图4、图5及图6分别为本发明第一实施例中，于图1、图2及图3结构中 提供树脂化合物的剖面示意图、顶部立体示意图及底部立体示意图；

图7、图8及图9分别为本发明第一实施例中，对图4、图5及图6结构中 的图案化金属板进行选择性刻蚀以制作完成未裁切线路基板的剖面示意 图、顶部立体示意图及底部立体示意图；

图10及图11分别为本发明第一实施例中，于图7及图8结构中提供半导 体元件及接合线的剖面示意图及顶部立体示意图；

图12及图13分别为本发明第一实施例中，于图10及图11结构中形成模 封材的剖面示意图及顶部立体示意图；

图14、图15及图16分别为本发明第一实施例中，从图12及13结构裁切 形成的半导体组体的剖面示意图、顶部立体示意图及底部立体示意图；

图17及图18分别为本发明第一实施例中，具有两个图14所示半导体组 体的三维叠层式半导体封装体的剖面示意图及顶部立体示意图；

图19为本发明第一实施例中，另一半导体组体的剖面示意图，其具有 另一半导体组形态电性耦接至图7所示的未裁切线路基板；

图20及图21分别为本发明第一实施例中，未裁切线路基板的另一形态 剖面示意图及顶部立体示意图；

图22及图23分别为本发明第一实施例中，于图20及图21结构中提供半 导体元件及接合线的剖面示意图及顶部立体示意图；

图24及图25分别为本发明第一实施例中，于图22及图23结构中形成模 封材的剖面示意图及顶部立体示意图；

图26、图27及图28分别为本发明第一实施例中，从图24及25结构裁切 形成的半导体组体的剖面示意图、顶部立体示意图及底部立体示意图；

图29及图30分别为本发明第一实施例中，具有两个图26所示半导体组 体的三维叠层式半导体封装体的剖面示意图及顶部立体示意图；

图31为本发明第一实施例中，另一半导体组体的剖面示意图，其具有 另一半导体组形态电性耦接至图20所示的未裁切线路基板；

图32及图33分别为本发明第一实施例中，线路基板的另一形态剖面示 意图及顶部立体示意图，其直接于树脂化合物上沉积顶部重布层；

图34及图35分别为本发明第一实施例中，于图32及图33结构中提供半 导体元件、被动元件、接合线及模封材的剖面示意图及顶部立体示意图；

图36为本发明第一实施例中，具有两个图34所示半导体组体的三维叠 层式半导体封装体的剖面示意图；

图37为本发明第一实施例中，未裁切线路基板的另一形态剖面示意 图，其具有嵌埋于树脂化合物中的电性元件；

图38及图39分别为本发明第二实施例中，图案化金属板与树脂化合物 接合的剖面示意图及底部立体示意图；

图40及图41分别为本发明第二实施例中，于图38及图39结构中提供介 电层、第一盲孔及第二盲孔的剖面示意图及底部立体示意图；

图42及图43分别为本发明第二实施例中，于图40及图41结构中提供底 部图案化金属层的剖面示意图及底部立体示意图；

图44及图45分别为本发明第二实施例中，对图42及图43结构中的图案 化金属板进行选择性刻蚀以制作完成线路基板的剖面示意图及顶部立体 示意图；

图46及图47分别为本发明第二实施例中，于图44及图45结构中提供半 导体元件、接合线及模封材的剖面示意图及顶部立体示意图；

图48为本发明第二实施例中，具有图14所示半导体组体叠层于图46所 示半导体组体上的三维叠层式半导体封装体的剖面示意图；

图49为本发明第二实施例中，另一半导体组体的剖面示意图，其具有 另一半导体元件形态电性耦接至图44所示的线路基板；

图50分别为本发明第三实施例中，图案化金属板的剖面示意图；

图51及图52分别为本发明第三实施例中，于图50结构中提供模封材的 剖面示意图及底部立体示意图；

图53及图54分别为本发明第三实施例中，对图51及图52结构中的图案 化金属板进行选择性刻蚀以制作完成未裁切线路基板的剖面示意图及顶 部立体示意图；

图55及图56分别为本发明第三实施例中，于图53及图54结构中提供半 导体元件及接合线的剖面示意图及顶部立体示意图；

图57及图58分别为本发明第三实施例中，于图55及图56结构中提供模 封材的剖面示意图及顶部立体示意图；

图59、图60及图61分别为本发明第三实施例中，从图57及58结构裁切 形成的半导体组体的剖面示意图、顶部立体示意图及底部立体示意图；

图62及图63分别为本发明第三实施例中，具有两个图59所示半导体组 体的三维叠层式半导体封装体的剖面示意图及顶部立体示意图；

图64为本发明第三实施例中，另一半导体组体的剖面示意图，其具有 另一半导体元件形态电性耦接至图53所示的未裁切线路基板；

图65为本发明第三实施例中，另一线路基板形态的剖面示意图；

图66为本发明第三实施例中，再一线路基板形态的剖面示意图；

图67为本发明第三实施例中，又一线路基板形态的剖面示意图；

图68为本发明第三实施例中，于图67结构中提供半导体元件、被动元 件、接合线及模封材的剖面示意图。

【符号说明】

线路基板 100、130、160、180、200、300、330、340、350

半导体组体 110、120、140、150、170、210、220、310、320、360

图案化金属板 10

顶侧 101、201

底侧 103

金属架 11

金属引线 13

外端 131

内端 133

水平延伸部 136

垂直凸出部 137

金属块 15

顶面 152、301、401、901

底面 153、303、403、903

金属垫 156

金属膜 158、48

联结杆 16

电性元件 20

树脂化合物 30

凹穴 305、907

树脂垫 40

金属层 46

顶部重布层 51

底部增层电路 53

介电层 531、911

第一盲孔 533

第二盲孔 534

底部图案化金属层 535

第一金属化盲孔 537

第二金属化盲孔 538

半导体元件 61、90

被动元件 65、97

接合线 71、945

模封材 81

焊球 85、87

内侧壁 905

路由电路 91

线路层 913

导电盲孔 914

第一导电垫 915

端子垫 917

第二导电垫 919

加强层 93

开口 935

第一芯片 94

第一导电凸块 943

第二芯片 95

第二导电凸块 953

第三芯片 96

第三导电凸块 963

金属柱 98

具体实施方式

在下文中，将提供实施例以详细说明本发明的实施形态。本发明的优 点以及功效将通过本发明所揭露的内容而更为显著。在此说明所附的附图 是简化过且做为例示用。附图中所示的元件数量、形状及尺寸可依据实际 情况而进行修改，且元件的配置可能更为复杂。本发明中也可进行其他方 面的实践或应用，且不偏离本发明所定义的精神及范畴的条件下，可进行 各种变化以及调整。

[实施例1]

图1-16为本发明第一实施例中，一种半导体组体的制作方法图，其包 括多条金属引线、一金属垫、一金属膜、一树脂化合物、一半导体元件、 多条接合线及一模封材。

图1、图2及图3分别为图案化金属板10的剖面示意图、顶部立体示意 图及底部立体示意图。该图案化金属板10通常是由铜合金、钢或合金42 (alloy 42)制成，其可通过对轧制金属条(rolled metal strip)进行湿刻蚀 或冲压(stamping/punching)制程而形成，其中轧制金属条具有约0.15毫 米至约1.0毫米的厚度范围。在此，可由单侧或双侧进行刻蚀制程，以蚀穿 金属条，将金属条制成具有预定整个图案的图案化金属板10，其包括一金属架11、多条金属引线13、一金属块15及多根联结杆16。所述金属引线13 是由金属架11朝金属架11内的中央区域侧向延伸。因此，每一金属引线13 具有一外端131及一内端133，其中金属引线13的外端131是一体成型地连 接于金属架11内侧壁，而金属引线13的内端133则朝内背离金属架11。金 属块15位于金属架11内的中央区域，并通过联结杆16连接至金属架11。此 外，本具体实施例更进一步由图案化金属板10的底侧进行选择性半刻蚀制 程。据此，金属引线13具有阶梯状外围边缘，且每一金属引线13具有一水 平延伸部136及一垂直凸出部137。该垂直凸出部137是朝向下方向，由水 平延伸部136的下表面凸出。

图4、图5及图6分别为形成树脂化合物30的剖面示意图、顶部立体示 意图及底部立体示意图。该树脂化合物30可通过将树脂材料涂布于金属架 11内的剩余空间中而形成，其中树脂材料可通过胶浆印刷(paste printing)、 压模成形(compressive molding)、转注成形(transfer molding)、液态射 出成形(liquid injection molding)、旋转涂布(spin coating)或其他适合 方式涂布而成。接着，进行热处理(或热硬化制程)，使树脂材料硬化， 以将树脂材料转化成固态模制化合物。据此，树脂化合物30覆盖水平延伸 部136的下表面、垂直凸出部137的侧壁及金属块15的侧壁。由于金属引线 13具有阶梯状的横截面轮廓，故树脂化合物30可稳固地与金属引线13相互 接合，以避免金属引线13沿垂直方向脱离树脂化合物30，并可避免于界面 处沿垂直方向形成裂纹。于本图示中，通过平坦化步骤，树脂化合物30的 顶面301会与金属引线13及金属块15的顶侧101呈实质上共平面，而树脂化 合物30的底面303则与金属引线13及金属块15的底侧103呈实质上共平面。

树脂化合物30通常包括黏结树脂、填充材、硬化剂、稀释剂及添加剂。 本发明所使用的黏结树脂并无特殊限制。例如，黏结树脂可选自由环氧树 脂、酚树脂、聚酰亚胺(polyimide)树脂、聚胺酯(polyurethane)树脂、 硅树脂、聚酯树脂、丙烯酸(acrylate)树脂、双马来酰亚胺(bismaleimide， BMI)树脂及其相等物所组群组中的至少一者。黏结树脂可于附着材与填 充材间提供紧密的黏结力。黏结树脂亦可通过填充材的链状连结，以提供导热度。此外，黏结树脂亦可改善模制化合物的物理及化学稳定性。

此外，本发明所使用的填充材并无特殊限制。例如，可使用导热填充 材，其选自由氧化铝、氮化铝、碳化硅、碳化钨、碳化硼、二氧化硅及其 相等物所组成的群组。更具体地说，若有适当的填充材分散其中，则树脂 化合物30便可变成导热或具有低热膨胀系数(CTE)。举例说明，氮化铝 (AlN)或碳化硅(SiC)具有相对高的导热率、相对高的电阻及相对低的 热膨胀系数。据此，当树脂化合物30中使用该类材料作为填充材时，则树 脂化合物30便可展现较佳的散热效能、电绝缘效能，且其低CTE特性可避 免电路或界面出现剥离或裂纹。导热填充材的最大粒径可为25μm或小于 25μm。填充材的含量可于10至90重量百分比的范围内。若导热填充材的 含量低于10重量百分比，则可能导致导热度不足且黏度过低。低黏度表示， 在涂布或模制过程中，树脂过于容易从工具流出，使得制程不易操作及控 制。另一方面，若填充材的含量高于90重量百分比，则可能导致模制材料 的黏着强度下降，且黏度过高。高黏度的模制材料会因为涂布或模制过程 中，树脂无法由工具流出，因而导致可操作性不佳。此外，树脂化合物30 可包括多于一种的填充材。例如，可使用聚四氟乙烯(PTFE)做为第二填 充材，以进一步改善树脂化合物30的电绝缘特性。总之，树脂化合物30优 选是具有大于1.0GPa的弹性模数及约5x 10^-6K^-1至15x 10^-6K^-1范围内的线 性热膨胀系数。

图7、图8及图9分别为选择性移除金属块15后的剖面示意图、顶部立 体示意图及底部立体示意图。可通过各种技术，以选择性地移除金属块15， 如湿刻蚀、电化学刻蚀或激光，藉此得以形成凹穴305，其中凹穴305的入 口位于树脂化合物30的顶面301处。金属块15的剩余部分则由一金属垫156 及一金属膜158所构成。该金属垫156的顶面152为凹穴305的底部，而金属 垫156的底面153则与树脂化合物30的底面303及金属引线13的底侧101呈 实质上共平面。金属膜158位于树脂化合物30的内侧表面上，并与金属垫 156构成一体，且侧向环绕凹穴305。据此，此阶段已制作完成未裁切的线 路基板100，其包括金属架11、金属引线13、金属垫156、金属膜158、联 结杆16及树脂化合物30。

图10及11分别为半导体元件61电性耦接至线路基板100的剖面示意图 及顶部立体示意图。半导体元件61(绘示成芯片)是面朝上地设置于凹穴 305中，并贴附于金属垫156上，且通过接合线71电性耦接至金属引线13及 金属膜158。据此，半导体元件61可与金属垫156热性导通，并通过接合线 71而电性耦接至金属引线13，以构成信号路由，同时更通过接合线71而电 性耦接至金属膜158，以构成接地连接，其中接合线71通常可通过金或铜 球形接合(ball bonding)或金或铝楔型接合(wedge bonding)方式，将半 导体元件61电性连接至金属引线13及金属膜158。

图12及13分别为提供模封材81的剖面示意图及顶部立体示意图。可选 择性地提供模封材81，以从上方覆盖并封埋半导体元件61及接合线71，且 模封材81更延伸进入半导体元件61与凹穴305内侧壁间的间隙。

图14、图15及图16分别为移除金属架11后的半导体组体110剖面示意 图、顶部立体示意图及底部立体示意图。可通过各种方法，包括化学刻蚀、 机械裁切/切割或锯切，以将金属架11从金属引线13的外端131分离。据此， 金属引线13的外端131便位于裁切后线路基板100的外围边缘处，且金属引 线13的外端131侧面是与树脂化合物30的外围边缘齐平。

图17及18分别为三维叠层式半导体封装体的剖面示意图及顶部立体 示意图，其具有两个如图14所示的半导体组体110，且半导体组体110间是 通过焊球85相互电性连接。上方半导体组体110通过焊球85，叠层并电性 耦皆于下方半导体组体110上，其中焊球85是接触上方半导体组体110的金 属引线13垂直凸出部137以及下方半导体组体110的金属导线13水平延伸 部136。

图19为另一半导体组体120的剖面示意图，其半导体元件90电性耦接 至图7所示的线路基板100。半导体元件90包括一路由电路91、一加强层93、 一第一芯片94及一第二芯片95。路由电路91是绘示成多层增层电路，其包 括一介电层911及一线路层913。介电层911的厚度通常为0.5微米，且可由 环氧树脂、玻璃环氧树脂、聚酰亚胺、或其类似物所制成。线路层913通 常是由铜所制成，且侧向延伸于介电层911上，并包括延伸穿过介电层911 的导电盲孔914。于此图中，路由电路91可于顶面901处提供第一导电垫915 及端子垫917，并于底面903处提供第二导电垫919。端子垫917的垫尺寸及 垫间距大于第一导电垫915的垫尺寸及垫间距，而第二导电垫919从加强层 93(位于路由电路91底面903上)的开口935显露。加强层93可由树脂、陶 瓷、金属、金属复合物或具有足够机械强度的单层或多层电路结构制成， 以提供路由电路91机械支撑。第一芯片94电性耦接至路由电路91的顶面 901，而第二芯片95则设置于路由电路91底面903与加强层93开口935内侧 壁905所形成的凹穴907中，并电性耦接至路由电路91底面903。于此实施 形态中，第一芯片94是通过第一导电凸块943，电性耦接至路由电路91的 第一导电垫915，而第二芯片95则通过第二导电凸块953，电性耦接至路由 电路91的第二导电垫919，并贴附至金属垫156。路由电路91是通过接合线71，电性连接至线路基板100，其中接合线71接至路由电路91的端子垫917 及线路基板100的金属引线13。据此，第一芯片94与第二芯片95可通过路 由电路91，相互电性连接，并通过接合线71，进一步电性连接至线路基板 100。

图20及21分别为本发明第一实施例中未裁切线路基板的另一形态剖 面示意图及顶部立体示意图。该未裁切线路基板130与图7-9所示结构类似， 差异在于，其树脂化合物30的内侧壁表面上不具有金属膜。因此，该凹穴305是由金属垫156顶面与树脂化合物30内侧壁表面所形成。

图22及23分别为半导体元件61电性耦接至线路基板130的剖面示意图 及顶部立体示意图。半导体元件61是面朝上地设置于凹穴305中，并贴附 于金属垫156上，且通过接合线71电性耦接至金属引线13。

图24及25分别为提供模封材81的剖面示意图及顶部立体示意图。可选 择性地提供模封材81，以从上方覆盖并封埋半导体元件61及接合线71，且 模封材81更延伸进入半导体元件61与凹穴305内侧壁间的间隙。

图26、图27及图28分别为移除金属架11后的半导体组体140剖面示意 图、顶部立体示意图及顶部立体示意图。可通过各种方法，包括化学刻蚀、 机械裁切/切割或锯切，以将金属架11从金属引线13的外端131分离。通过 分离金属架11，便可切断金属引线13外端131间的连接。据此，该线路基 板130包含有金属引线13、金属垫156、联结杆16及树脂化合物30。

图29及30分别为三维叠层式半导体封装体的剖面示意图及顶部立体 示意图，其具有两个如图26-28所示的半导体组体140，且半导体组体140 间是通过焊球85相互电性连接。上方半导体组体140通过焊球85，叠层并 电性耦皆于下方半导体组体140上。

图31为另一半导体组体150的剖面示意图，其半导体元件90电性耦接 至图20所示的线路基板130。半导体元件90包括一路由电路91、一加强层 93、一第一芯片94及一第二芯片95。路由电路91是绘示成多层增层电路， 其包括交替轮流形成的介电层911及线路层913。第一芯片94是从路由电路 91的顶面901电性耦接至路由电路91，而第二芯片95则从路由电路91的底 面903电性耦接至路由电路91。于此实施形态中，第一芯片94是通过第一 导电凸块943，电性耦接至路由电路91的第一导电垫915，而第二芯片95则 通过第二导电凸块953，电性耦接至路由电路91的第二导电垫919，并贴附 至金属垫156。路由电路91是通过接合线71，电性连接至线路基板130，其 中接合线71接至路由电路91的端子垫917及线路基板130的金属引线13。加 强层93覆盖路由电路91的底面903，并环绕、同形披覆且包围第二芯片95。 或者，可省去加强层93。

图32及33分别为本发明第一实施例中裁切后线路基板的再一形态剖 面示意图及顶部立体示意图。此形态的线路基板160包括多条金属引线13、 一金属垫156、一金属膜158、多根联结杆16、一树脂化合物30及一顶部重 布层51。该金属垫156厚度小于金属引线13厚度及树脂化合物30厚度。金 属膜158与金属垫156一体成型，并由相同材料制成，且金属膜158与联结 杆16连接。金属垫156顶面与金属膜158侧面围成一凹穴305。树脂化合物30于金属引线13间提供稳固的机械接合力，并与金属垫156及金属膜158接 合，且提供用以沉积顶部重布层51的介电平台。顶部重布层51是通过如下 所述的金属图案化沉积法，形成于树脂化合物30的顶面301上，并电性耦 接至金属引线13。

首先，于形成凹穴305前，可通过各种技术(如电镀、无电电镀、蒸 镀、溅镀或其组合)，对结构顶面进行金属化，以形成单层或多层的导电 层(通常为铜层)。该导电层可由Cu、Ni、Ti、Au、Ag、Al、其组合或其 他合适的导电材料制成。一般而言，会于电镀导电层至所需厚度前先于结 构的最顶面形成晶种层，其中晶种层可由一扩散阻层及一电镀载层(plating bus layer)所构成。该扩散阻层是用于抵消导电层(如铜)的氧化或侵蚀。 于大多数的实例中，扩散阻层可做为下层材料的黏着加强层，并可通过物 理气相沉积法(PVD)形成，例如，可溅镀形成厚度约0.01μm至0.1μm 的Ti或TiW层。然而，扩散阻层亦可由其他材料制成，如TaN或其他适用 的材料，其厚度并不限于上述范围。电镀载层通常是由相同于导电层的材 料制成，其厚度范围约为0.1μm至1μm。举例说明，若导电层为铜时，电 镀载层优选为物理气相沉积法或无电电镀法所制成的铜薄膜。然而，电镀 载层亦可由其他适用的材料制成，如银、金、铬、镍、钨或其组合，其厚 度并不限于上述范围。

于沉积晶种层后，于晶种层上形成光刻胶层(图未示)。该光刻胶层 可通过湿式制程(如旋涂制程)或干式制程(如压合干膜)而形成。于形 成光刻胶层后，再对光刻胶层进行图案化，以形成开孔，随后于开孔中填 满披覆金属(如铜)，进而形成顶部重布层51。该披覆金属层的厚度范围 通常约为10μm至100μm。镀上金属后，再通过刻蚀制程，以移除显露的晶种层，进而形成彼此电隔离的导线。于此图示中，顶部重布层51为具有 均一厚度的顶部图案化金属层515，其侧向延伸于树脂化合物30的顶面301 及金属引线13的顶侧101。

图34及35分别为半导体组体170的剖面示意图及顶部立体示意图，其 中半导体元件61及被动元件65是电性连接至图32及33所示的线路基板 160。半导体元件61是贴附于金属垫156上，并通过接合线71，电性耦接至 金属膜158及顶部重布层51。被动元件65则接置于树脂化合物30上，并电 性耦接至顶部重布层51。可选择性地提供模封材81，以由上方覆盖并封埋 半导体元件61及接合线71。

图36为三维叠层式半导体封装体的剖面示意图，其具有两个如图34所 示的半导体组体170，且半导体组体170间是通过焊球85相互电性连接。上 方半导体组体170通过焊球85，叠层并电性耦皆于下方半导体组体170上， 其中焊球85是接触上方半导体组体170的金属引线13以及下方半导体组体 170的顶部重布层51。

图37为本发明第一实施例中未裁切线路基板的再一形态剖面示意图。 该未裁切线路基板180与图32所示结构类似，差异在于，其还包括封埋于 树脂化合物30中的一电性元件20，且金属架11尚未与金属引线13分离。在 此，该电性元件20是于提供树脂化合物30前，设置于金属架11内。于此实 施例中，该电性元件20厚度小于金属引线13厚度及树脂化合物30厚度，且 电性元件20的顶侧201与金属引线13顶侧101及树脂化合物30顶面301呈实质上共平面。电性元件20可为电阻器、电容器、电感器、或任何其他被动 或主动元件。顶部重布层51侧向延伸于树脂化合物30顶面301、金属引线 13顶侧101及电性元件20顶侧201上。据此，顶部重布层51可将电性元件20 电性耦接至金属引线13。

[实施例2]

图38-45为本发明第二实施例中具有顶部增层电路的线路基板制作方 法图。

为了简要说明的目的，上述实施例1中任何可作相同应用的叙述皆并 于此，且无须再重复相同叙述。

图38及图39分别为图4结构移除金属架11后的剖面示意图及底部立体 示意图。可通过各种方法，包括化学刻蚀、机械裁切/切割或锯切，以移除 金属架11。通过分离金属架11，便可切断金属引线13间的连接。据此，该 图案化金属板10包括金属引线13、金属块15及联结杆16。

图40及图41分别为图案化金属板10及树脂化合物30上形成介电层531 且介电层531中形成第一盲孔533及第二盲孔534的剖面示意图及底部立体 示意图。介电层531通常是通过压合或涂布方式形成，其接触图案化金属 板10及树脂化合物30，并由下方覆盖并侧向延伸于图案化金属板10及树脂 化合物30上。形成介电层531后，再通过各种技术，以形成第一盲孔533及 第二盲孔534，如激光钻孔、等离子体刻蚀、及光刻技术。第一盲孔533及 第二盲孔534通常具有50微米直径，且延伸穿过介电层531。可使用脉冲激 光提高激光钻孔效能。或者，可使用扫描激光束，并搭配金属掩模。第一 盲孔533对准金属引线13的选定部位，而第二盲孔534则对准金属块15的选 定部位。

图42及图43分别为通过金属沉积及金属图案化制程于介电层531上形 成底部图案化金属层535的剖面示意图及底部立体示意图。该底部图案化 金属层535自金属引线13及金属块15朝向下方向延伸，并填满第一盲孔533 及第二盲孔534，以形成分别直接接触金属引线13及金属块15的第一金属 化盲孔537及第二金属化盲孔538，同时侧向延伸于介电层531上。因此， 底部图案化金属层535可提供X及Y方向的水平信号路由以及穿过第一盲孔533及第二盲孔534的垂直路由。

于此阶段，便完成底部增层电路53的制作。于此图中，该底部增层电 路53包括介电层531及底部图案化金属层535。

图44及图45分别为选择性移除金属块15后的剖面示意图及顶部立体 示意图。通过选择性移除金属块15，以形成凹穴305。在此，金属块15的 剩余部分包括一金属垫156及一金属膜158。金属垫156位于凹穴305底部， 并通过作为散热管的第二金属化盲孔538，热性导通至底部增层电路53。 金属垫156亦可通过底部增层电路53，电性连接至金属引线13，以达到接 地目的。金属膜158与金属垫156一体成形，且金属膜158侧向环绕该凹穴 305。据此，完成的线路基板200包含有金属引线13、金属垫156、金属膜 158、联结杆16、树脂化合物30及底部增层电路53。

图46及47分别为半导体元件61电性耦接至线路基板200并用模封材81 封装后的半导体组体210的剖面示意图及顶部立体示意图。半导体元件61 贴附于金属垫156上，并通过接合线71，电性耦接至金属引线13及金属膜158。据此，半导体元件61可与金属垫156热性导通，并通过金属引线13， 电性耦接至底部增层电路53。选择性地，可进一步提供模封材81，以从上 方覆盖并封埋半导体元件61及接合线71。

图48为三维叠层式半导体封装体的剖面示意图，其中如图14所示的半 导体组体110通过焊球85，叠层于图46所示的半导体组体210上。上方半导 体组体110通过焊球85，叠层并电性耦皆于下方半导体组210上。此外，可 于下方半导体组体210的底部增层电路53上选择性进一步接置额外的焊球 87。

图49为另一半导体组体220的剖面示意图，其半导体元件90电性耦接 至图44所示的线路基板200。该半导体元件90类似于图31所示结构，差异 在于，其还包括一被动元件97及一金属柱98。被动元件97及金属柱98从路 由电路91的底面903，电性耦接至路由电路91。于此图中，第二芯片95热 性导通至金属垫156，以进行散热，而金属柱98电性连接至金属垫156，以 构成接地连接。路由电路91通过接合线71，电性连接至线路基板200，其 中接合线71足接至半导体元件90的路由电路91及线路基板200的金属引线 13。加强层93亦环绕、同形披覆且包围被动元件97及金属柱98。

[实施例3]

图50-61为本发明第三实施例中半导体元件贴附于树脂垫上的半导体 组体制作方法图。

为了简要说明的目的，上述实施例中任何可作相同应用的叙述皆并于 此，且无须再重复相同叙述。

图50为图案化金属板10的剖面示意图。该图案化金属板10类似于图1-3 所示结构，差异在于，其不具有联结杆，且金属块15的厚度小于金属架11 厚度及金属引线13厚度。

图51及图52分别为形成树脂化合物30及树脂垫40的剖面示意图及底 部立体示意图。树脂化合物30覆盖水平延伸部136下表面、垂直凸出部137 侧壁及金属块15侧壁。树脂垫40从下方覆盖金属块15底侧153，并与树脂 化合物30一体成型。树脂化合物30与树脂垫40可通过于金属架11内的剩余 空间涂布树脂材料而一体形成。通过平坦化步骤，树脂垫40的底面403可 与树脂化合物30底面303、金属架11底侧103及金属引线13底侧103呈实质 上共平面。

图53及图54分别为移除金属块15后的剖面示意图及顶部立体示意图。 在此，金属块15是整个被移除，以形成凹穴305，并从凹穴305显露树脂垫 40顶面401。此阶段完成的未裁切线路基板300包含有金属架11、金属引线 13、树脂化合物30及树脂垫40。

图55及56分别为半导体元件61电性耦接至线路基板300的剖面示意图 及顶部立体示意图。半导体元件61是面朝上地设置于凹穴305中，并贴附 于树脂垫40上，且通过接合线71电性耦接至金属引线13。

图57及58分别为提供模封材81的剖面示意图及顶部立体示意图。可选 择性地提供模封材81，以从上方覆盖并封埋半导体元件61及接合线71。

图59、图60及图61分别为移除金属架11后的半导体组体310剖面示意 图、顶部立体示意图及底部立体示意图。可通过各种方法，包括化学刻蚀、 机械裁切/切割或锯切，以移除金属架11。通过分离金属架11，便可切断金 属引线13间的连接。据此，该线路基板300包括金属引线13、树脂化合物 30及树脂垫40。

图62及63分别为三维叠层式半导体封装体的剖面示意图及顶部立体 示意图，其具有两个如图59所示的半导体组体310，且半导体组体310间是 通过焊球85相互电性连接。上方半导体组体310通过焊球85，叠层并电性 耦皆于下方半导体组体310上。

图64为另一半导体组体320的剖面示意图，其半导体元件90通过接合 线71，电性耦接至图53所示的线路基板300。该半导体元件90类似于图49 中的半导体元件结构，差异在于，(i)第一芯片94是通过接合线945，电性 连接至路由电路91，(ii)更具有第三芯片96，其通过第三导电凸块963， 电性耦接至路由电路91，(iii)加强层93中未封埋金属柱98。据此，第一芯 片94、第二芯片95及第三芯片96可通过路由电路91及接至路由电路91及金 属引线13的接合线71，电性连接至线路基板300。

图65为本发明第三实施例中线路基板的另一形态剖面示意图。本形态 的线路基板330包含有多条金属引线13、一树脂化合物30、一树脂垫40及 一顶部重布层51。该树脂垫40顶面与树脂化合物30内侧壁表面围成一凹穴 305。该顶部重布层51形成于树脂化合物30的顶面301，并电性耦接至金属 引线13。于此图中，该顶部重布层51为一顶部图案化金属层。

图66为本发明第三实施例中线路基板的再一形态剖面示意图。本形态 的线路基板340类似于图65所示结构，差异在于，其还包括一金属层46于 树脂垫40顶面上。于此形态中，该金属层46是通过选择性移除图51中的金 属块15而形成，以保留金属块15剩余部分于树脂垫40上。

图67为本发明第三实施例中线路基板的又一形态剖面示意图。本形态 的线路基板350类似于图66所示结构，差异在于，其还包括一金属膜48于 树脂化合物30的内侧壁表面上，并还包括一底部增层电路53于树脂化合物 30底面303及树脂垫40底面403上，其中底部增层电路53电性耦接至金属引 线13。金属层46与金属膜48是通过选择性移除图51中的金属块15而一体成 型，以于金属垫40顶面及树脂化合物内侧壁表面上保留金属块15的剩余部 分。于此图中，底部增层电路53包含有交替轮流形成的一介电层531及一 底部图案化金属层535。介电层531接触金属引线13、树脂化合物30及树脂 垫40，并从下方覆盖且侧向延伸于金属引线13、树脂化合物30及树脂垫40 上。底部图案化金属层535侧向延伸于介电层531上，并包含接触金属引线 13的第一金属化盲孔537。

图68为半导体组体360的剖面示意图，其中半导体元件61及被动元件 65是电性连接至图67所示的线路基板350。半导体元件61是贴附于金属层 46上，并通过接合线71，电性耦接至顶部重布层51。据此，半导体元件61 可通过接合线71、顶部重布层51及金属引线13，连接至底部增层电路53， 被动元件65则接置于树脂化合物30上，并电性耦接至顶部重布层51。此外， 可选择性地提供模封材81，以由上方覆盖并封埋半导体元件61、被动元件 65及接合线71。

如上述实施形态所示，本发明建构出一种独特的线路基板，其具有被 金属引线环绕的凹穴。本发明的线路基板包括：多条金属引线，每一金属 引线具有一内端及一外端，其中该内端是朝向一预定区域，而该外端比该 内端更远离该预定区域；一树脂化合物，其填充所述金属引线间的空间， 并侧向延伸超过所述金属引线的该内端，进而延伸进入该预定区域，以环 绕该预定区域处的一凹穴，其中该树脂化合物的顶面与所述金属引线的顶 侧呈实质上共平面；以及一垫层，其邻接该凹穴的一底部，其中该垫层的 厚度小于该树脂化合物及所述金属引线的厚度，且该垫层的底面与该树脂 化合物的底面呈实质上共平面。于一优选实施例中，所述金属引线是分离 自金属架，并可提供水平及垂直的信号传导路径，或者提供能量传递及返 回的接地/电源面；该树脂化合物环绕该凹穴，并与金属引线接合，且树脂 化合物的内侧壁表面延伸超过垫层的顶面；该凹穴是通过选择性移除金属 块或移除整个金属块而形成；该垫层可为金属垫或树脂垫，并覆盖凹穴底 部，且被树脂化合物所环绕。

每一金属引线优选为一体成型的引线，且可于提供树脂化合物后与金 属架分离。分离自金属架的金属引线可具有未被化合物层覆盖的顶侧、底 侧及垂直于顶侧及底侧的外部侧表面。于一优选实施例中，金属引线的厚 度范围约为0.15mm至1.0mm，且金属引线的周界优选是至少侧向延伸至 与树脂化合外围边缘一致。为使金属引线与树脂化合物间稳固接合，金属 引线可具有与树脂化合物接合的阶梯状外围边缘。因此，树脂化合物于接 触金属引线处亦具有阶梯状横截面轮廓，以避免金属引线沿垂直方向脱离 树脂化合物，并可避免于界面处沿垂直方向形成裂纹。

该树脂化合物可通过胶浆印刷(paste printing)、压模成形(compressivemolding)、转注成形(transfer molding)、液态射出成形(liquid injection molding)、旋转涂布(spin coating)或其他合适方法形成，以与金属引线 接合。优选为，该树脂化合物的顶面与金属引线的顶侧呈实质上共平面， 而树脂化合物的底面与金属引线的底侧程实质上共平面。此外，树脂化合 物可具有大于1.0GPa的高弹性模数及范围约为5x 10^-6K^-1至15x10^-6K^-1的 线性热膨胀系数。再者，为具有足够的导热度及适当的黏度，该树脂化合 物可包括10至90重量百分比的导热填充材。例如，导热填充材可由氮化铝 (AlN)、氧化铝、碳化硅(SiC)、碳化钨、碳化硼、二氧化硅或其类似物 制成，且优选具有相对高导热度、相对高电阻率及相对低热膨胀系数。据 此，该树脂化合物可展现较佳的散热效能、电绝缘效能，且其低CTE特性 可避免沉积于上的顶部重布层或界面出现剥离或裂纹。此外，导热填充材 的最大粒径可为25μm或小于25μm。

该垫层可由金属材料或树脂材料制成。例如，于散热增益型的实例中， 可于提供树脂化合物后，选择性移除金属架内的金属块，以保留金属块的 剩余部位做为金属垫。在此，该金属垫的材料与金属引线的材料相同，且 金属垫的外围边缘会与树脂化合物接合，且金属垫的底面与树脂化合物底 面及金属引线底面呈实质上共平面。据此，凹穴便具有金属化底部，以作 为半导体元件的散热平台或/及垂直电磁屏蔽层，如此一来，半导体元件所产生的热便可通过金属性的垫层传导散出，并且/或者降低垂直电磁干扰。 选择性移除金属块的步骤中更可包括：于树脂化合物的内侧壁表面上保留 该金属块的另一额外剩余部位。因此，该树脂化合物的内侧壁表面可被一 金属膜完全覆盖，其中该金属膜是与金属垫一体成型，而该凹穴便可具有 金属化侧壁，以对设置于凹穴中的半导体元件提供水平电磁屏蔽。或者， 该金属块的厚度可小于金属引线的厚度及树脂化合物的厚度，而提供树脂 化合物的步骤中更可包括：于金属块的底侧上提供一树脂垫，以作为该垫 层。于一优选实施例中，该树脂垫是与树脂化合物一体成型，且树脂垫的 材料相同于树脂化合物的材料，同时树脂垫的底面与树脂化合物底面及金 属引线底面呈实质上共平面。在此，树脂垫与树脂化合物可通过如树脂材 料的模制(molding)步骤而一体成型。树脂垫的顶面可选择性地被金属块 的一剩余部位所覆盖，且树脂垫与金属块剩余部位的厚度相加是小于树脂 化合物的厚度。据此，金属块的剩余部位可作为半导体元件的散热平台， 及/或对半导体元件提供垂直电磁屏蔽作用。同样地，树脂化合物的内侧壁 表面也可进一步被金属块的另一额外剩余部位所覆盖，以对设置于凹穴中 的半导体元件提供水平电磁屏蔽作用。

可选择性地于树脂化合物顶面上更形成一顶部重布层，其电性耦接至 金属引线，藉此可提高线路基板的布线灵活度。该顶部重布层可为通过光 刻制程金属沉积而成的一顶部图案化金属层，其具有小于金属引线厚度的 均一厚度。于一优选实施例中，该顶部图案化金属层是通过溅镀接着进行 电镀制程而形成，其接触树脂化合物顶面，并侧向延伸于树脂化合物顶面 上，且更进一步侧向延伸于金属引线顶侧上。因此，该顶部重布层可于树脂化合物上提供垫性接点，以供元件连接。

可选择性地进一步提供电性元件，其封埋于树脂化合物中，并通过顶 部重布层，电性连接至金属引线。于一优选实施例中，该电性元件的厚度 小于金属引线厚度，且电性元件的顶侧电性耦接至顶部重布层，而电性元 件的底侧则被树脂化合物所覆盖。在此，该电性元件可为电阻器、电容器、 电感器、或任何其他被动或主动元件。

可选择性地于树脂化合物底面上更形成一底部增层电路，其可通过金 属引线，电性连接至顶部重布层。藉此，树脂化合物两侧上的双路由电路 可提高线路基板的布线灵活度。于一优选实施例中，该底部增层电路可包 括至少一介电层及至少一底部图案化金属层，该底部图案化金属层延伸穿 过介电层，并侧向延伸于介电层上。介电层与底部图案化金属层可连续交 替轮流形成，且需要的话可重复形成。据此，该底部增层电路可通过介电层中的金属化盲孔，电性耦接金属引线，并与金属垫层热性导通。

本发明亦提供一种半导体组体，其中半导体元件是电性连接至上述线 路基板。更具体地说，该半导体元件可面朝上地设置于垫层的顶面上，并 通过接至金属引线或顶部重布层的接合线，电性连接至金属引线。于散热 增益型实例中，该半导体元件可贴附于金属块的剩余部位，并可通过至少 一接合线，进一步电性耦接至位于树脂化合物内侧壁表面上的金属块另一 额外剩余部位，以构成接地连接。

该组体可为第一级或第二级单晶或多晶装置。例如，该组体可为包含 单一芯片或多枚芯片的第一级封装体。或者，该组体可为包含单一封装体 或多个封装体的第二级模块，其中每一封装体可包含单一或多枚芯片。

该半导体元件可为封装芯片或未封装芯片。例如，该半导体元件可为 裸芯片，或是晶圆级封装晶粒等。或者，该半导体元件可包括一路由电路、 一第一芯片及一第二芯片。在此，第一芯片可利用现有覆晶接合制程，以 主动面朝向路由电路的方式，通过导电凸块电性耦接至路由电路的顶面， 且未有金属化盲孔接触第一芯片；或者第一芯片可利用打线制程，以主动 面背向路由电路的方式，通过接合线电性耦接至路由电路的顶面。同样地，第二芯片也可利用现有覆晶接合制程，以主动面朝向路由电路的方式，通 过导电凸块电性耦接至路由电路的底面，且未有金属化盲孔接触第二芯 片。该半导体元件可选择性地还包括一加强层，且该加强层接合至路由电 路并侧向环绕第二芯片。

路由电路可为不具核心层的增层电路，以提供初步扇出路由/互连，以 及第一芯片及第二芯片间的最短互连距离。优选为，该路由电路为多层增 层电路，其可包括至少一介电层及至少一线路层，该线路层侧向延伸于介 电层上，并具有位于介电层中的导电盲孔。介电层与线路层是连续轮流形 成，且需要的话可重复形成。据此，路由电路于其顶面处形成有第一导电 垫及选择性端子垫，并于底面处形成有第二导电垫。第一导电垫及端子垫可通过导电盲孔，电性连接至第二导电垫。此外，端子垫则电性连接至线 路基板的金属引线或顶部重布层。于一优选实施例中，用于连接接合线的 端子垫的垫尺寸及垫间距大于第一导电垫、第二导电垫及第一及第二芯片 I/O垫的垫尺寸及垫间距。该选择性加强层侧向延伸至路由电路的外围边 缘，以提供路由电路机械支撑。该加强层可同形披覆并包围第二芯片，或 者该加强层可具有对准第二导电垫的开口，以显露路由电路的第二导电 垫。据此，路由电路的底面与加强层开口的内侧壁表面可形成位于加强层 开口内的一凹穴，而第二芯片可设置于凹穴中，其中第二芯片的外围边缘 与加强层开口的内侧壁表面保持距离，且第二芯片电性耦接至第二导电 垫。于一优选实施例中，该加强层的厚度实质上相等于第二芯片与第二导 电垫相加厚度。

“覆盖”一词意指于垂直及/或侧面方向上不完全以及完全覆盖。例如， 树脂化合物可覆盖金属引线侧壁，不论另一元件是否位于金属引线与树脂 化合物之间。

“贴附于”及“接置于”语意包含与单一或多个元件间的接触与非接 触。例如，于一优选实施例中，半导体元件可贴附于树脂垫上，不论此半 导体元件是否与该树脂垫以金属层相隔。

“电性连接”以及“电性耦接”的词意指直接或间接电性连接。例如， 于一优选实施例中，该半导体元件可通过接合线，电性连接至金属引线， 但半导体元件并未接触金属引线。

本发明的线路基板具有许多优点。举例来说，该金属垫可提供一散热 途径，以将半导体元件所产生的热散逸出。该树脂化合物可于金属引线间 提供牢固的机械性连结，并可提供介电平台，以供顶部重布层及/或底部增 层电路沉积于上。金属引线可提供初步的水平及垂直路由，而顶部重布层 及底部增层电路则可提供进一步的路由，以提高线路基板的布线灵活度。 通过此方法制备成的线路基板为可靠度高、价格低廉、且非常适合大量制造生产。

本发明的制作方法具有高度适用性，且是以独特、进步的方式结合运 用各种成熟的电性及机械性连接技术。此外，本发明的制作方法不需昂贵 工具即可实施。因此，相较于传统技术，此制作方法可大幅提升产量、良 率、效能与成本效益。

在此所述的实施例仅为例示之用，其中所述实施例可能会简化或省略 本技术领域已熟知的元件或步骤，以免模糊本发明的特点。同样地，为使 附图清晰，附图亦可能省略重复或非必要的元件及元件符号。

Claims (23)

1.一种线路基板的制作方法，其包括下述步骤：

提供一金属架、一金属块及多条金属引线，其中该金属块位于该金属架内，而所述金属引线一体连接至该金属架，且每一所述金属引线具有一内端，该内端是朝内背向该金属架，并朝向该金属块；

提供一树脂化合物，其填充该金属架内的剩余空间，且该树脂化合物的顶面与所述金属引线及该金属块的顶侧呈共平面；以及

移除该金属块的至少一选定部位，以形成一凹穴，其中该凹穴的入口位于该树脂化合物的该顶面处。

2.如权利要求1所述的制作方法，其还包括一步骤：将该金属架从所述金属引线分离。

3.如权利要求2所述的制作方法，其中，分离该金属架的该步骤包括化学刻蚀或机械裁切或切割。

4.如权利要求1所述的制作方法，其中，移除该金属块的至少一选定部位的该步骤包括保留该金属块的一剩余部位，以作为一金属垫，且该金属垫邻接于该凹穴的底部。

5.如权利要求4所述的制作方法，其中，该金属垫的底面与该树脂化合物的底面及所述金属引线的底侧呈共平面。

6.如权利要求4所述的制作方法，其中，移除该金属块的至少一选定部位的该步骤还包括保留该金属块的一额外剩余部位，且该额外剩余部位是位于该树脂化合物的内侧壁表面上。

7.如权利要求1所述的制作方法，其还包括一步骤：形成一顶部重布层于该树脂化合物的该顶面上，且该顶部重布层电性耦接至所述些金属引线。

8.如权利要求7所述的制作方法，还包括一步骤：于提供该树脂化合物前，设置一电性元件于该金属架内，其中该顶部重布层更电性耦接该电性元件至所述金属引线中的至少之一。

9.如权利要求1所述的制作方法，还包括一步骤：形成一底部增层电路于该树脂化合物的底面，且该底部增层电路电性耦接至所述金属引线。

10.如权利要求9所述的制作方法，其中，移除该金属块的至少一选定部位的该步骤包括保留该金属块的一剩余部位，以作为一金属垫，且该金属垫邻接于该凹穴的底部，而该底部增层电路电性耦接并热性导通至该金属垫。

11.如权利要求1所述的制作方法，其中，该金属块的厚度小于所述金属引线的厚度，且提供该树脂化合物的该步骤包括提供一树脂垫于该金属块的底侧上，且该树脂垫与该树脂化合物一体成型。

12.一种叠层式半导体组体的制作方法，其包括下述步骤：

通过如权利要求1至3及7至9中任一项所述的制作方法制成一线路基板；以及

设置一半导体元件于该线路基板的该凹穴中，并通过接合线，将该半导体元件电性耦接至该线路基板。

13.如权利要求12所述的制作方法，其中，移除该金属块的至少一选定部位的该步骤包括：保留该金属块的一剩余部位，以作为一金属垫，且该金属垫邻接于该凹穴的底部，以及保留该金属块的一额外剩余部位，且该额外剩余部位是位于该树脂化合物的内侧壁表面上，而将该半导体元件电性耦接至该线路板的该步骤包括：通过至少一所述接合线，将该半导体元件电性耦接至该金属块的该额外剩余部位。

14.如权利要求12所述的制作方法，其中(i)该半导体元件包括一路由电路、一第一芯片及一第二芯片，(ii)该第一芯片电性耦接至该路由电路的顶面，(iii)该第二芯片电性耦接至该路由电路的底面，且(iv)所述接合线电性耦接该路由电路至该线路基板。

15.一种线路基板，其包括：

多条金属引线，每一所述金属引线具有一内端及一外端，其中该内端是朝向一预定区域，而该外端则比该内端更远离该预定区域；

一树脂化合物，其填充所述金属引线间的空间，并侧向延伸超过所述金属引线的该内端，进而延伸进入该预定区域，以环绕该预定区域处的一凹穴，其中该树脂化合物的顶面与所述金属引线的顶侧呈共平面；以及

一垫层，其覆盖该凹穴的一底部，其中该垫层的厚度小于该树脂化合物的厚度及所述金属引线的厚度，且该垫层的底面与该树脂化合物的底面呈共平面。

16.如权利要求15所述的线路基板，其中，该垫层为一金属垫或一树脂垫。

17.如权利要求15所述的线路基板，还包括：一顶部重布层，其设置于该树脂化合物的该顶面上，并电性耦接至所述金属引线。

18.如权利要求17所述的线路基板，还包括：一电性元件，其封埋于该树脂化合物中，其中该电性元件的顶侧是与所述金属引线的所述顶侧呈共平面，且该顶部重布层更电性耦接该电性元件至所述金属引线的至少一者。

19.如权利要求15所述的线路基板，还包括：一底部增层电路，其设置于该树脂化合物的底面，并电性耦接至所述金属引线。

20.如权利要求19所述的线路基板，其中，该垫层为一金属垫，且该底部增层电路电性耦接并热性导通至该金属垫。

21.如权利要求15所述的线路基板，还包括：一金属膜，其设于该树脂化合物的内侧壁表面上，其中该垫层为一金属垫，并与该金属膜连接。

22.一种叠层式半导体组体，其包括：

如权利要求15至19中任一项所述的该线路基板；以及

一半导体元件，其设置于该线路基板的该凹穴中，并通过接合线，将该半导体元件电性耦接至该线路基板。

23.如权利要求22所述的叠层式半导体组体，其中，该垫层为一金属垫，且该线路基板还包括一金属膜，其设于该树脂化合物的内侧壁表面上，并与该金属垫连接，而将该半导体元件通过所述接合线，电性耦接至该金属膜及所述金属引线。