KR20120031140A - 마이크로스프링 접점을 갖는 인터포저 및 그 제조 및 사용 방법 - Google Patents

마이크로스프링 접점을 갖는 인터포저 및 그 제조 및 사용 방법 Download PDF

Info

Publication number
KR20120031140A
KR20120031140A KR1020110095001A KR20110095001A KR20120031140A KR 20120031140 A KR20120031140 A KR 20120031140A KR 1020110095001 A KR1020110095001 A KR 1020110095001A KR 20110095001 A KR20110095001 A KR 20110095001A KR 20120031140 A KR20120031140 A KR 20120031140A
Authority
KR
South Korea
Prior art keywords
microspring
interposer
dielectric body
microsprings
substrate
Prior art date
Application number
KR1020110095001A
Other languages
English (en)
Other versions
KR101750713B1 (ko
Inventor
유진 엠. 차우
Original Assignee
팔로 알토 리서치 센터 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 팔로 알토 리서치 센터 인코포레이티드 filed Critical 팔로 알토 리서치 센터 인코포레이티드
Publication of KR20120031140A publication Critical patent/KR20120031140A/ko
Application granted granted Critical
Publication of KR101750713B1 publication Critical patent/KR101750713B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G01R1/06727—Cantilever beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1355—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13564—Only on the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01093—Neptunium [Np]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Measuring Leads Or Probes (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 개량된 인터포저 디자인, 상기 인터포저가 배치되는 시스템 및 이러한 개량된 인터포저를 제조하기 위한 방법에 관한 것이다. 고비용의 비아 에칭 및 충전이 회피된다. 선택적으로 광학적으로 투명한 기판 상의 높은 상호 접속 밀도를 갖는 적층된 디바이스들 사이의 신뢰적인 유연한 접속이 제공된다.
본 발명에 따르면, 제1 표면 및 제2 표면을 갖는 유전성 본체로서, 상기 제1 및 제2 표면은 대략 평행하고 상기 유전성 본체의 대향 측면들 상에 있는 유전성 본체와, 서로 물리적 및 전기적으로 통신하는 고정부 및 자유부를 포함하는 마이크로스프링을 포함하고, 상기 자유부는 비평면형 프로파일을 갖고, 그에 인가된 외력의 결여시에 상기 자유부는 상기 유전성 본체의 상기 제1 표면에 대해 자유롭게 이동하고, 상기 고정부는 상기 유전성 본체에 고정되고 상기 제2 표면에서 그에 대한 전기 접속을 위해 배치되고, 상기 고정부와 상기 자유부 사이의 상기 마이크로스프링의 적어도 일부는 상기 유전성 본체 내에 배치되는 인터포저 구조체가 제공된다.

Description

마이크로스프링 접점을 갖는 인터포저 및 그 제조 및 사용 방법{INTERPOSER WITH MICROSPRING CONTACTS AND METHODS OF MAKING AND USING SAME}
본 발명은 일반적으로 인터포저(interposer)라 칭하는 인쇄 회로 기판과 같은 디바이스와 집적 회로 사이의 전기 접촉을 용이하게 하는 구조체에 관한 것으로서, 더 구체적으로는 전기 접점으로서 마이크로스프링을 이용하는 인터포저에 관한 것이다.
휴대형 컴퓨터, 휴대폰 등과 같은 전자 장치는 세대간에 크기가 감소되고 있다. 이 크기의 감소는 논리 프로세서, 그래픽 프로세서 등과 같은 더욱 더 소형의 개별 디바이스(discrete device)를 초래하고 있다. 그러나, 이들 디바이스의 크기가 감소함에 따라, 접촉 패드의 크기 및 간격(피치)도 감소한다. 이는 예를 들어 인쇄 회로 기판(PCB)으로의 접속을 위해 큰 피치까지 개별 디바이스 접촉 패드의 작은 피치를 스케일링하는 디바이스를 필요로 하고 있다. 이러한 디바이스는 인터포저라 칭하고, 당 기술 분야에 공지되어 있다.
게다가, 이 크기 감소는 메모리, 논리 프로세서, 그래픽 프로세서 등과 같은 다수의 개별 디바이스를 감소된 체적으로 팩킹하기 위한 적당한 요구를 유도한다. 개별 디바이스가 팩킹되는 체적을 감소시키기 위한 일 공지의 기술은 인쇄 회로 기판에 이들을 측방향으로 배치하는 것과 대조하여, 하나의 디바이스를 다른 디바이스의 상부에 수직으로 적층하는 것이다. 이러한 적층을 용이하게 하기 위해 인터포저를 사용하는 것이 또한 공지되어 있다.
도 27에 도시된 것과 같은 일 통상적인 공지된 실시예에서, 다이(150)(논리 디바이스와 같은)가 제1 측면(152)(예를 들어, 전방 측면)에서 인터포저(154)에 접속된다. 접합 와이어(156)가 다이(150)의 접촉 패드를 인터포저(154)의 제1 측면 상의 접촉 패드에 전기적으로 접속한다. 인터포저(154) 상의 접촉 패드의 피치는 다이(150)의 피치보다 크다. 인터포저(154) 내의 관통 비아(158)는 이어서 인터포저(154) 상의 접촉 패드의 큰 피치에서 제1 표면(152) 상의 접촉 패드로부터 예를 들어 인터포저(154)의 땜납 볼(160) 제2 측면(예를 들어, 이면)(162)으로 전기 접속을 전달한다. 구조체는 선택적으로 접합 와이어와 전기 부품을 보호하기 위해 적절한 절연성 재료(162) 내에 캡슐화될 수 있다. 땜납 볼(160)은 이어서 더 적절한 또는 원하는 피치로 PCB, 소켓 등에 접속될 수 있다. 예를 들어, 발명의 명칭이 "적층된 볼 어레이 구조체의 패키지를 접속하는 방법(Method of Connecting Packages of a Stacked Ball Array Structure)"인 미국 특허 제5,783,870호를 참조하라.
공지의 인터포저를 사용할 때 다수의 결점 또는 과제가 존재한다. 먼저, 전술된 유형의 인터포저는 관통 비아를 형성하고 이들 비아를 전도성 재료로 충전하는 것을 필요로 한다. 실리콘 기판에 대해, 이 에칭은 통상적으로 고밀도 플라즈마 에칭에 의해 수행된다. 이는 주로 충전된 비아의 요구되는 높은 밀도에 기인하여 고비용의 프로세스이다. 다른 기판이 저비용의 프로세스에 이용될 수 있지만, 결과는 일반적으로 원하는 밀도 미만이다. 저밀도 실리콘 공급 홈통이 습식 에칭에 이용 가능하다. 글래스 기반 인터포저가 비드 블래스팅 및 전도성 페이스트를 사용하여 제조될 수 있지만, 재차 저밀도에 있고 원하는 실리콘 기판 상에 있지 않다. 일반적으로, 비용과 원하는 밀도 사이의 절충, 뿐만 아니라 인터포저를 위한 기판으로서 사용될 수 있는 재료의 유형의 제한이 존재한다.
게다가, 통상의 인터포저는 이들이 적층된 디바이스들 사이의 상대 운동을 수용할 수 없는 점에서 가요성 또는 유연성이 아니다. 이는 전기 상호 접속부 또는 적층된 구조체의 구조적 완전성의 응력 기반 파괴를 초래한다. 더욱이, 볼 그리드 어레이(BGA) 상호 접속부는 평면외 접속에 대해 비교적 비가요성이다. 땜납 볼 중 하나 이상이 치수 오설정되거나 오배치되거나 또는 디바이스가 평면외에 있는 경우에, 이들은 전기 상호 접속부를 형성할 수 없거나 다른 땜납 볼들이 인터포저와 PCB, 소켓 등 사이의 전기 상호 접속부를 형성하는 것을 방해한다.
또한, 선택적으로, 전기 피드스루를 갖는 투명한 인터포저는 단지 부분적으로 인터포저 기판에 이용 가능한 재료 및 이들의 제조 방법에 대한 제한에 기인하여 저밀도에서만 이용 가능하다.
마지막으로, 일단 인터포저로의 전기 접속부가 통상적으로 납땜 또는 BGA에 의해 형성되면, 이는 일반적으로 재가공이 가능하지 않다. 접속이 부적절하면, 인터포저 및 다이는 분리되거나 재접속될 수 없다. 오히려, 2개의 부품은 통상적으로 폐기되거나 재생된다.
따라서, 특히 고비용의 비아 에칭 및 충전을 회피하고, 적층된 디바이스들 사이의 신뢰적인 유연성 접속을 제공하고, 고밀도의 접속부를 제공하고, 선택적으로 투명한 기판의 옵션을 제공하는 개량된 인터포저에 대한 요구가 당 기술 분야에 존재한다.
따라서, 본 발명은 개량된 인터포저 디자인, 상기 인터포저가 배치되는 시스템 및 이러한 개량된 인터포저를 제조하기 위한 방법에 관한 것이다. 고비용의 비아 에칭 및 충전이 회피된다. 선택적으로 광학적으로 투명한 기판 상의 높은 상호 접속 밀도를 갖는 적층된 디바이스들 사이의 신뢰적인 유연한 접속이 제공된다.
본 발명의 일 양태에 따르면, 인터포저는 그 위에 도포된 라미네이트된 층을 갖는 응력 가공된 금속 시스템에 기초한다. 미국 특허 제5,914,218호에 개시되고 설명된 것과 같은 응력 가공된 금속 시스템은 포토리소그래피 패터닝된 스프링 디바이스(본 명세서에서 "마이크로스프링"이라 칭함)를 제조하는데 이용된다. 최종 마이크로스프링은 일반적으로 기판에 직접적으로 또는 간접적으로 부착된 고정부로부터 상향으로 만곡하는 자유부를 갖는 마이크로미터 스케일 세장형 금속 구조체이다.
응력 가공된 마이크로스프링을 형성하는 프로세스는 디바이스가 초기에 형성되는 평면 외의 접촉점(말단부)을 갖는 디바이스의 어레이의 형성을 용이하게 하고, 인터포저의 일 측면에 접점을 형성할 수 있다. 노출된 고정부(근접 단부) 또는 관통 비아는 인터포저의 일 측면에서 마이크로스프링을 인터포저의 제2 대향하는 측면의 접촉 패드에 접속할 수 있다. 대안적으로, 다층 경로 재설정이 인터포저의 제1 측면의 마이크로스프링과 인터포저의 제2 측면의 접촉 패드 사이의 접속을 행하기 위해 인터포저의 제조 중에 이용될 수 있다.
라미네이트 구조체는 이어서 마이크로스프링 위에 배치되거나 형성될 수 있다. 라미네이트 구조체는 디바이스 스택 내의 다른 구성 요소로의 마이크로스프링의 전기적 단락을 방지할 수 있고, 마이크로스프링에 대한 기계적 보호를 제공하고, 스프링 스페이서층으로서 작용하고, 스프링과 기판 사이에 고정부의 강도를 증가시키고, 스프링 편향 중에 간극 정지부를 제공하고, 수분 및 오염으로부터 매립된 소자들을 보호할 수 있다. 라미네이트 구조체는 예비 형성될 수 있고, 마이크로스프링 팁이 마이크로스프링 구조체 위에 배치될 때 이를 통해 관통하고, 또는 라미네이트 구조체는 마이크로스프링 구조체 위에 형성되어 단단해지거나 경화될 수 있다.
라미네이트 구조체는 균질한 본체일 수 있거나 2개 이상의 층으로 형성될 수 있다. 라미네이트 구조체가 다수의 층으로 형성되는 경우에, 구조체의 취급 및/또는 처리 후와 같이 층들 중 하나 이상이 제거될 수 있어, 이에 의해 적어도 접촉을 위해 마이크로스프링의 팁을 노출시킨다.
라미네이트 구조체는 마스크를 형성할 수 있어, 마이크로스프링 팁 영역 위에 땜납과 같은 재료의 선택적인 도금 또는 침착을 가능하게 한다. 대안적으로, 라미네이트 구조체는 마이크로스프링의 팁부의 에칭, 세척 또는 다른 처리를 위한 마스크를 형성할 수 있다.
따라서, 본 발명의 일 양태에 따르면, 제1 표면 및 제2 표면을 갖는 유전성 본체로서, 각각의 상기 표면은 대략 평행하고 상기 유전성 본체의 대향 측면들 상에 있는 유전성 본체와, 서로 물리적 및 전기적으로 통신하는 고정부 및 자유부를 포함하는 마이크로스프링을 포함하고, 상기 자유부는 비평면형 프로파일을 갖고, 그에 인가된 외력의 결여시에 상기 자유부는 상기 유전성 본체의 상기 제1 표면에 대해 자유롭게 이동하고, 상기 고정부는 상기 유전성 본체에 고정되고 상기 제2 표면에서 그에 대한 전기 접속을 위해 배치되고, 상기 고정부와 상기 자유부 사이의 상기 마이크로스프링의 적어도 일부는 상기 유전성 본체 내에 배치되는 인터포저 구조체가 제공된다.
따라서, 본 발명은 훨씬 더 간단하고 더 신뢰적인 상호 접속 방법, 뿐만 아니라 이러한 인터포저의 훨씬 더 간단한 제조를 위한 방법을 제공한다. 어떠한 와이어 접합부도 요구되지 않는다. 어떠한 깊은 기판 에칭 또는 충전이 요구되지 않는다. 고밀도 인터포저 접속이 광학적으로 투명한 기판으로부터 가능하다. 매우 얇고 가요성의 인터포저가 또한 제공될 수 있다. 또한, 디바이스와 인터포저 사이의 접속부의 재가공이 가능하고, 최종 시스템 조립 전에 통합 시스템 테스트가 가능하다.
상기 내용은 본 발명의 다수의 고유의 양태, 특징 및 장점의 요약이다. 그러나, 이 요약은 배제적인 것은 아니다. 따라서, 본 발명의 이들 및 다른 양태, 특징 및 장점은 본 명세서에 제공된 청구범위에 비추어 고려될 때 이하의 상세한 설명 및 첨부 도면으로부터 더 명백해질 것이다.
본 명세서에 첨부된 도면에서, 유사한 도면 부호는 다양한 도면들 사이의 유사한 요소를 나타낸다. 예시적이지만, 도면은 실제 축적대로 도시된 것은 아니다.
도 1은 본 발명의 일 실시예에 따라 마이크로스프링에 의해 전기적으로 상호 접속된 제1 전자 구조체(인터포저 아래에 도시됨) 및 제2 전자 구조체(인터포저 위에 도시됨)를 갖는 단일층 인터포저의 측면도.
도 2는 본 발명의 실시예를 형성할 수 있는 유형의 기판에 의해 지지된 유전층 위에 형성된 마이크로스프링을 포함하는 마이크로스프링 구조체의 측면도.
도 3은 본 발명의 일 실시예에 따라 그에 적용되는 프로세스에서 얇은 라미네이트 구조체를 갖는 마이크로스프링의 측면도.
도 4는 본 발명의 일 실시예에 따라 그에 적용되는 라미네이트 구조체를 갖는 마이크로스프링 구조체의 측면도.
도 5는 팁 높이가 라미네이트 구조체 내에 매립되기 전과 비교할 때 라미네이트 구조체 내에 매립된 후와 대략적으로 동일한 것을 도시하는, 좌측에는 라미네이트 구조체가 없고 우측에는 라미네이트 구조체 내에 매립된 2개의 마이크로스프링의 현미경 사진.
도 6은 본 발명의 프로세스가 실질적으로 균일한 결과를 갖는 마이크로스프링의 어레이에 적용 가능한 것을 증명하는, 2개의 팁이 대략적으로 동일한 양만큼 구조체를 통해 돌출하는 것을 도시하는 라미네이트 구조체 내에 각각 매립되어 있는 2개의 마이크로스프링의 현미경 사진.
도 7은 본 발명의 실시예에 따른 마이크로스프링의 고정부로의 전기 접점의 부분을 노출시키기 위해 처리되는(예를 들어, 박형화됨) 기판 및 그에 적용된 라미네이트 구조체를 갖는 마이크로스프링 구조체의 측면도.
도 8은 본 발명에 따른 마이크로스프링의 형성 상태의 어레이 내의 팁 위치의 차이를 수용하기 위한 측방향 팁 편향의 정도를 도시하는 비편향된 및 편향된 상태의 마이크로스프링의 팁의 직교 변위의 그래프.
도 9a 및 도 9b는 각각 본 발명에 따른 단일 다이를 가로지르는 및 단일부 상에 형성된 다중 다이를 가로지르는 상승-높이 편차의 그래프.
도 10은 본 발명의 다른 실시예를 형성할 수 있는 유형의 기판에 의해 지지되는 유전층 위에 형성된 마이크로스프링을 포함하는 마이크로스프링 구조체의 측면도.
도 11은 본 발명의 일 실시예에 따라 그에 적용된 얇은 라미네이트 구조체를 갖는 마이크로스프링 구조체의 측면도.
도 12는 본 발명의 일 실시예에 따라 마이크로스프링의 고정부의 부분을 노출시키기 위해 제공된 기판과 그에 적용된 라미네이트 구조체를 갖는 마이크로스프링 구조체의 측면도.
도 13은 본 발명의 일 실시예에 따라 그에 적용되는 프로세스에서 두꺼운 라미네이트 구조체를 갖는 마이크로스프링의 측면도.
도 14는 마이크로스프링이 라미네이트 구조체 내에 완전히 매립되어 있는 본 발명의 일 실시예에 따라 그에 적용된 두꺼운 라미네이트 구조체를 갖는 마이크로스프링 구조체의 측면도.
도 15는 이들의 높이가 대략 동일하고 실리콘 라미네이트 구조체의 제거가 현저하게 마이크로스프링을 손상시키지 않는 것을 2개의 팁의 이미지의 상대적인 첨예도의 유사성에 의해 도시하는, 라미네이트 구조체를 적용하고, 이어서 라미네이트 구조체를 제거하는 단계 후의 2개의 마이크로스프링의 현미경 사진.
도 16은 본 발명의 일 실시예에 따라 그에 적용된 프로세스에서 두꺼운 다층 라미네이트 구조체를 갖는 마이크로스프링 구조체의 측면도.
도 17은 마이크로스프링이 라미네이트 구조체 내에 완전히 매립되어 있는 본 발명의 일 실시예에 따라 그에 적용된 두꺼운 다층 라미네이트 구조체를 갖는 마이크로스프링 구조체의 측면도.
도 18은 마이크로스프링의 팁부가 본 발명의 일 실시예에 따라 접촉을 위해 노출되어 있는 두꺼운 다층 라미네이트 구조체의 일 층의 제거 후의 도 17의 마이크로스프링 구조체의 측면도.
도 19는 캐비티를 형성하는 그 위에 배치된 몰드 구조체를 갖고 마이크로스프링의 팁부가 매립되어 있어, 라미네이트 구조체 재료가 본 발명의 일 실시예에 따라 캐비티 내에 도입될 수 있도록 하는 마이크로스프링 구조체의 측면도.
도 20은 본 발명의 일 실시예에 따라 캐비티 내로의 재료의 도입 및 재료의 경화 후의 도 19의 마이크로스프링 구조체의 측면도.
도 21은 본 발명의 일 실시예에 따른 몰드 구조체의 제거 후의 도 19 및 도 20의 마이크로스프링 구조체의 측면도.
도 22는 본 발명의 실시예에 따른 다층 경로 재설정에 의해 이루어지는 기판 통과 접속을 갖는 다층 인터포저의 측면도.
도 23은 본 발명의 실시예에 따른 다층 경로 재설정에 의해 이루어지는 기판 통과 접속을 갖고 중간 디바이스 접속부를 수용하기 위한 비아를 추가로 포함하는 다층 인터포저의 측면도.
도 24는 본 발명의 일 실시예에 따라 마이크로스프링에 의해 전자적으로 상호 접속된 제1 전자 구조체(인터포저 아래에 도시됨) 및 제2 전자 구조체(인터포저 위에 도시됨)를 갖는 다층 인터포저의 측면도.
도 25는 본 발명의 다른 실시예를 형성할 수 있는 유형의 라미네이트층의 상부면을 갖고 동일 평면에 있도록 형성되는 마이크로스프링을 갖는 기판에 의해 지지된 유전층 위에 형성된 마이크로스프링을 포함하는 마이크로스프링 구조체의 측면도.
도 26은 본 발명의 또 다른 실시예를 형성할 수 있는 유형의 기판의 대향 측면 상에 각각 형성된 2개의 마이크로스프링을 포함하는 구조체의 측면도.
도 27은 당 기술 분야에 공지된 유형의 인터포저의 절결 측면도.
본 출원인은 공지의 개시 재료, 처리 기술, 구성 요소, 장비 및 다른 공지의 상세의 설명이 단지 요약되거나 본 발명의 상세를 불필요하게 불명료하게 하지 않게 하기 위해 생략된다는 것을 초기에 지적하였다. 따라서, 상세가 다른 방식으로 공지되는 경우에, 본 출원인은 이들 상세에 관한 선택을 제안하거나 지시하기 위해 본 발명의 용례에 이를 남겨둔다.
도 1을 먼저 참조하면, 본 발명의 실시예에 따라 집적 회로(IC)(3)와 인쇄 회로 기판(PCB)(4) 사이에 배치된 인터포저(2)의 단면도가 도시되어 있다. 인터포저(2)의 역할은 IC(3) 상의 접촉 패드를 PCB(4) 상의 접촉 패드에 전기적으로 접속하는 것이다. 접속은 이하에 더 설명되는 바와 같이 인터포저(2)를 통해 연장되는 하나 이상의 마이크로스프링(5)에 의해 이루어진다.
마이크로스프링(5)과 IC(3)의 접촉 패드 사이의 접촉점은 통상적으로 마이크로스프링(5)의 팁과 접촉 패드 사이의 압력 접촉이고, 땜납 조인트와 같은 더 영구적인 접속일 수 있거나 아닐 수 있다. 이 이유로, 인터포저(2)와 IC(3) 사이의 전기 상호 접속은 디바이스 테스트를 위해서와 같이 일시적일 수 있거나 IC(3)가 디바이스 테스트를 통과하고 최종 디바이스가 조립되는 것과 같이 영구적일 수 있다. 또한, IC(3)는 예를 들어 스페이서(6)를 경유하여 인터포저(2)로부터 이격될 수 있고, 또는 마이크로스프링(5)의 팁이 리세스(7) 내로 압축되는 것이 허용되는 상태로 인터포저(2)와 접촉할 수 있다.
그러나, 땜납 또는 유사한 전도성 부착 수단이 PCB(4)의 표면에서 접촉 패드와 인터포저(2)의 이면에서 접촉 패드[예를 들어, 층상 경로 재설정 접점 등의 노출부를 경유하여 충전된 비아를 통해 마이크로스프링(5)의 부분으로부터 형성됨]를 접속할 수 있다.
도 2는 상부 및 저부면 접점을 제공하는 마이크로스프링 구조체(10)의 부분 내에 포함된 인터포저(8)의 일 실시예의 부분을 측면도로 도시한다. 본 명세서에 개시된 바와 같은 인터포저를 제조하기 위해 이용될 수 있는 다수의 상이한 마이크로스프링 구조체가 존재한다. 마이크로스프링 디자인, 재료, 물리적 특성 등의 선택은 다수의 팩터에 의해 결정될 수 있고, 본 명세서에 개시된 마이크로스프링 기반 인터포저 디자인의 보편성을 제한하지 않는다. 적층된 마이크로스프링의 다수의 층이 또한 전술된 미국 특허 제7,550,855호에 개시된 바와 같이 형성될 수 있다. 그러나, 중요하게는, 인터포저(8)의 상부면에서 또는 그 위의 뿐만 아니라 인터포저(8)의 저부면에서 마이크로스프링의 팁부 사이의 전기적 접속부가 존재해야 한다. 인터포저(8)는 통상적으로 복수의 마이크로스프링을 포함할 수 있지만, 단지 하나의 이러한 마이크로스프링(12)이 설명의 용이를 위해 도시되어 있다.
마이크로스프링(12)은 자유부(14)와, 기판(18)(예를 들어, 글래스, 실리콘, 석영 등)에 고정된 고정부(16)를 포함한다. 마이크로스프링(12)의 형성에 앞서, 유전층(20)이 기판(18)의 표면 위에 형성될 수 있고, 개구(22)가 그 내부에 형성된다. 마이크로스프링(12)은 예를 들어 관통 개구(22)와 같이 기판(18) 내의 비아(26) 내에 형성된 접점(24)에 전기적으로 접속되도록 형성된다. 마이크로스프링(12)과 접점(24) 사이의 접속은 이들 사이의 전기적인 상호 접속 뿐만 아니라 기판(18)에 마이크로스프링(12)을 더 고정하는 물리적 접속을 제공할 수 있다. 더욱이, 마이크로스프링(12)은 단지 접점(24)에서만 기판(18)에 접속될 수 있다. 또 다른 실시예에서, 마이크로스프링(12)은 개별 전기 접점을 갖거나 갖지 않고 그 자체로 기판(18)에 부착되어 있는 개별 고정부(미도시) 위에 형성되고 그에 부착된다.
마이크로스프링(12)은 몰리브덴-크롬(MoCr) 합금, 니켈-지르코늄(NiZr) 합금 또는 Mo, MoCr, W, Ni, NiZr, Cu, 다이아몬드 또는 다른 합금, 비금속, 산화물, 니트라이드 또는 유기 재료와 같은 마이크로스프링의 생성을 위해 적합한 다양한 금속 또는 합금 중 임의의 것과 같은 탄성 변형 가능한 재료로 제조된다. 바람직하게는, 마이크로스프링(12)이 형성되는 재료는 전기 전도성이지만, 이는 비전도성 또는 반전도성 재료로 형성될 수 있다. 비전도성 또는 반전도성 재료로 형성되면, 마이크로스프링(12)은 전기 전도성 접점을 제공하기 위해 도시되지 않은 전기 전도성 재료로 코팅되거나 도금될 수 있다.
양호하게 이해되는 바와 같이, 마이크로스프링(12)은 기판(18)의 표면의 평면에 대략 평행한 평면에 응력 가공된 금속 시스템으로부터 초기에 형성된다. 형성은 당 기술 분야에 잘 알려진 포토리소그래피 기술에 의해 통상적으로 이루어진다. 응력 가공된 금속 필름(즉, 그 하부 부분이 그 상부 부분보다 높은 내부 압축 응력을 갖도록 응력차를 갖도록 제조된 금속 필름)은 통상적으로 마이크로스프링(12)을 형성하기 위해 포토리소그래피에 의해 패터닝된다. 일 기술에 따르면, 상이한 재료가 예를 들어 압축층 위에 형성된 인장층과 같은 원하는 응력 특징을 각각 갖는 층 내에 침착된다. 다른 기술에 따르면, 단일층은 층이 침착될 때 제조 파라미터를 변경함으로써 고유 응력차를 구비한다.
에치 언더컷팅(etch undercutting)과 같은 다양한 기술 중 하나가 팁(28)을 포함하는 마이크로스프링(12)의 자유부(14)를 해제하기 위해 이용되고, 마이크로스프링(12) 내의 내부 응력은 팁(28)이 평면 외로 당겨지게 하여, 예를 들어 도 1에 도시된 바와 같은 오목형 마이크로스프링을 생성한다(다수의 상이한 최종 마이크로스프링 프로파일이 공지되어 있고 본 명세서에 개시된 인터포저에 이용될 수 있음).
통상의 실시예에서, 팁(28)은 10 내지 250 ㎛의 정도의 층(20)의 표면 위의 높이(H)로 상승한다. 마이크로스프링(12)의 폭은 통상적으로 5 내지 100 ㎛의 범위이다. 팁(28)은 당 기술 분야의 숙련자에 의해 이해될 수 있는 바와 같이, 뾰족형, 라운드형, 편평형 또는 다른 형상일 수 있다.
도 3 및 도 4를 참조하면, 일단 자유부(14)가 해제되면, 얇은 라미네이트 구조체(30)가 구조체(10)의 상부면 위에 도포된다. 얇은 라미네이트 구조체(30)는 구조체(10) 상에 영구적으로 도포되도록 의도되는 다양한 상이한 재료로 형성될 수 있다. 실리콘은 일 예시적인 재료이다. 실리콘은 비교적 연성이고 유연성인데, 이는 이하의 설명으로부터 이해될 수 있는 바와 같이 유리하다. 다른 후보 재료는 델폰 인더스트리즈, 엘엘씨(Delphon Industries, LLC)의 자회사인 겔-팩(Gel-Pak)으로부터 입수 가능한 상표명 겔-필름(Gel-Film)으로서 알려져 있다(예를 들어, www.gelpak.com/products/index.cfm?fuseaction=gel-film 참조). 명료화를 위해, 이 실시예에서, 구조체(30)는 디바이스를 형성하는 프로세스에서 미리 형성된 마이크로스프링 및 기판 구조체 위에 도포되거나 또는 라미네이트되기 때문에 "라미네이트" 구조체라 칭한다. 라미네이트 구조체(30)는 단일 재료로 구성될 수 있거나 또는 다수의 재료층의 라미네이트일 수 있다. 특정 실시예에서, 라미네이트 구조체(30)는 캐리어 시트(미도시)를 거쳐 취급될 수 있고, 도포 중에 상기 시트로부터 전달될 수 있다. 라미네이트 구조체(30)는 두께(T)를 갖는다. 이 실시예에서, 라미네이트 두께(T)는 마이크로스프링(12)의 높이(H)보다 작을 수 있지만, 특정 실시예에서 이는 적어도 초기에는 해당하지 않을 수도 있다. 이하에 설명된 바와 같은 다른 실시예에서, T는 H를 초과할 수 있다.
얇은 라미네이트 구조체(30)는 그 백킹으로부터 제거되고, 구조체(10)의 상부면 위에 도포되어 마이크로스프링(12)의 팁(28)이 라미네이트 구조체(30)를 통해 관통되게 된다. 마이크로스프링(12)은 팁(28)이 매우 소형이고 비교적 첨예하고 라미네이트는 비교적 연성인 사실에 기인하여 손상되지 않는다. 적절한 압력이 구조체(30)의 상부면(32)에 인가되어 구조체(30)가 일반적으로 구조체(10)의 상부면의 형태에 합치하고 그 위에 양호하게 안착되게 된다. 구조체(10)의 상부면[예를 들어, 마이크로스프링(12) 및 유전층(20)의 상부면의 부분]에 접촉하는 라미네이트 구조체(30)의 상부면 상의 선택적 접착층(34)은 라미네이트 구조체(30)를 적소에 보유할 수 있다. 일 실시예에서, 구조체(30)에 대해 연성의 유연성 재료를 이용하여, 마이크로스프링(12)이 구조체(30)의 관통 프로세스에서 손상되지 않게 되고 또한 구조체(30)가 구조체(10)의 비평면형 상부면의 대부분에 접촉할 수 있게 되는 것이 유리하다.
마이크로스프링(12)의 팁(28)은 이어서 H-T와 대략 동일한 거리만큼 구조체(30)의 상부면(32) 위로 연장한다. 노출된 팁(28)은 이어서 인터포저 구조체(8)의 제1 또는 상부측에서 전기 접점으로서 사용될 수 있다.
팁(28)이 라미네이트 구조체(30)의 표면(32) 위로 연장하는 양(H-T)은 전기 전도성 압력 접점으로서 사용을 위해 마이크로스프링(12)의 기계적 특성을 제어하기 위해 중요하다는 것이 여기서 주목되어야 한다. 표면(32) 위로 연장하는 마이크로스프링(12)의 그 부분이 기판(18)의 평면에 수직이 되도록 접근하면(즉, 높은 각도에서), 마이크로스프링(12)은 "감기거나" 원활하게 편향하는 것이 충분히 가능하지 않을 수 있고, 따라서 적은 유연성을 나타낸다. 그러나, 라미네이트 구조체(30)는 이것이 형성되는 재료, 높이(H-T), 접촉면에 대한 팁(28)의 실제각 등에 따라 소정의 유연성을 제공할 수 있다. 예를 들어, 대략 100 ㎛ 두께의 실리콘으로 형성된 라미네이트 구조체(30) 및 팁(28)이 5 내지 10 ㎛의 범위로 표면(32) 위로 연장하는 양(H-T)에 의해, 10 ㎛ 초과의 유연성이 제공될 수 있다.
특정 실시예에서, 예를 들어 구조체(10)의 표면 위에 더 순응성 덮개를 제공하고 이것이 구조체(30) 등을 관통할 때 마이크로스프링(12)으로의 손상의 가능성을 더 감소시키기 위해 도포에 앞서 구조체(30)를 연화하는 것이 바람직할 수 있다. 구조체(30)의 연화는 가열에 의해, 화학적 연화에 의해, 또는 당 기술 분야에 공지될 수 있는 바와 같은 다른 방법에 의해 성취될 수 있다. 더욱이, 구조체(30)는 광 경화 가능한 에폭시 또는 폴리머와 같은 경화성 재료로 구성될 수 있다. 초기에, 구조체(30)는 부분 경화된 상태로 적용되어 그 물리적 구조를 유지하게 될 수 있지만, 마이크로스프링(12)이 관통하는 것이 비교적 용이한 순응성이 되도록 충분히 연성이다. 일단 적용되면, 구조체(30)의 경화가 완료될 수 있고, 이에 의해 마이크로스프링(12)이 매립되는 더 강성의 본체를 제공한다. 또한, 예를 들어 마이크로스프링(12)을 보호하기 위해 구조체(10) 위에 배치될 때 이들이 더 강성이 되도록 구조체(10) 위의 도포 후에 연화될 수 있는 재료가 사용될 수 있지만, 이는 구조체(10) 및 마이크로스프링(12)으로부터 제거를 용이하게 하기 위해 열, 화학적 처리에 의해 연화될 수 있다.
마이크로스프링(12)의 적어도 일부 및 구체적으로는 자유부(14)의 부분은 라미네이트 구조체(30) "내에" 배치된다. 마이크로스프링(12)을 물리적으로 지지하는 것이 라미네이트 구조체(30)의 일 기능이다. 이 지지는 웨이퍼 지지 마이크로스프링(12)이 취급될 때 모든 방향에서의 강도, 마이크로스프링(12)이 그 위의 디바이스와 스프링 접촉할 때 편향의 방향에서 강도 등일 수 있다. 따라서, 라미네이트 구조체(30)는 실질적으로 이들 사이에 몇몇 간극을 갖고 마이크로스프링(12)의 표면에 실질적으로 접촉되어야 한다. 라미네이트 구조체(30)는 마이크로스프링(12)에 전체의 추가의 강도를 여전히 제공하면서 마이크로스프링(12)의 편향을 위한 소정의 "탄력성" 또는 공차를 가져야 한다.
라미네이트 구조체(30)는 또한 스페이서로서 작용할 수 있어, 기판(18)[또는 유전층(20)]의 상부면과 팁(28)에 접촉하는 구조체[도 1의 IC(3)]의 하부면 사이에 최소 간격을 형성한다. 또한, 라미네이트 구조체(30)는 부분적으로는 큰 표면 접촉 영역 및 접착성, 뿐만 아니라 접착층(34)에 의해 제공되는 접착성에 기인하여 마이크로스프링(12)과 기판(18) 사이의 고정부에 추가의 강도를 제공할 수 있다. 구조체(30)는 스프링 편향 중에 간극 정지부를 또한 제공한다. 구조체(30)는 소정의 탄력성을 허용하기 때문에, 재료가 마이크로스프링(12)의 추가의 편향에 저항하는 한계에 도달한다. 이 지점에서, 구조체(10)와 그와 접촉하는 디바이스 사이의 최소 간극이 이에 의해 규정된다. 더욱이, 구조체(30)는 추가적으로 수분 및 오염물 배리어를 제공하여, 마이크로스프링(12), 유전층(20), 접점(24) 등의 부분을 환경적인 오염 및 손상으로부터 보호한다. 또한, 라미네이트 구조체(30) 내에 매립된 마이크로스프링(12)의 부분은 본 발명의 특정 용례에서 요구될 수 있는 도금 및 납땜과 같은 화학적 처리 단계로부터 보호된다.
도 5는 팁(28a, 28b)을 갖는 2개의 마이크로스프링(12a, 12b)의 현미경 사진이다. 마이크로스프링(12a)은 기판(18) 위에서 자립하고, 마이크로스프링(12b)은 실리콘 라미네이트 구조체(30) 내에 매립된다. 팁(28a, 28b)의 이미지의 상대적인 첨예도의 유사성은 이들이 높이가 대략적으로 동일한 것을 확인한다. 이는 이 실시예에서, 팁(28)이 그를 통해 관통하도록 라미네이트 구조체(30)를 도포하는 것이 마이크로스프링(12)이 형성되는 표면 위에 H의 팁 높이를 생성하고, 두께(T)의 라미네이트 구조체 위의 팁(28)의 간격은 실질적으로 H-T와 동일하다는 것을 확인한다. 더욱이, 도 6은 각각 실리콘 라미네이트 구조체(30)를 통해 돌출하는 팁(28c, 28d)을 각각 갖는 2개의 마이크로스프링(12c, 12d)의 현미경 사진이다. 팁(28c, 28d)의 이미지의 상대적인 첨예도의 유사성은 이들이 대략적으로 동일한 양만큼 실리콘 라미네이트 구조체(30)를 통해 돌출되는 것을 확인한다. 따라서, 그를 통해 팁(28)을 관통함으로써 라미네이트 구조체(30)를 도포하는 프로세스는 실질적으로 균일한 결과를 갖는 마이크로스프링의 어레이에 적용 가능하다.
도 7을 참조하면, 구조체는 이어서 기판(18)의 부분을 제거하도록 처리되어 이에 의해 기판(18)의 이면[마이크로스프링(12)이 형성되는 측면에 대향하는] 상에 접점(24)을 노출시킨다. 전기 접속이 기판(18)을 통해 노출된 접점(24)과 팁(28) 사이에 수립된다. 이 방식으로, 기능성 인터포저가 제공된다. 기판(18) 및 라미네이트 구조체(30)의 각각은 개별적으로 유전성 본체이다. 이들은 함께 마이크로스프링(12)의 부분이 매립되는 유전성 본체를 또한 형성한다. 팁(28)과 접점(24) 사이의 간격(S)은 인터포저(8) 위의 일 디바이스[예를 들어, 도 1의 IC(3)]로부터 인터포저(8) 아래의 다른 디바이스[예를 들어, 도 1의 PCB(4)]로의 접촉 패드 피치의 변화를 적절하게 수용하도록 설계된다. [거리(S)는 또한 2개의 디바이스(3, 4) 사이에 위치된 인터포저(2)와 관련하여 도 1에 도시되어 있다.]
전술된 프로세스는 그 내부에 형성되고 마이크로스프링(12)의 형성 전에 전도성 재료로 충전된 비아를 갖는 기판으로 시작하지만, 프로세스는 반전될 수 있다는 것이 이해될 수 있을 것이다. 즉, 마이크로스프링(12)은 기판(18) 위에 형성될 수 있고, 그 후에 비아(26) 및 접점(24)이 형성된다. 이 프로세스는 얇은 기판(18)의 필요성을 제거할 수 있다.
팁(28)의 X-Y 배치 정확도는 패키지 조립 정렬을 위해 중요하다. 본 발명의 일 이득은 팁(28)의 수직 변위가 또한 수평 변위라는 것이다. 모델링은 5 ㎛ 정도만큼 사양으로부터 벗어나는 스프링 팁의 X-Y 위치가 마이크로스프링의 상승 높이(H)에 의해 수용될 수 있는 것을 지시한다. 예를 들어, 50 ㎛에서의 편향되지 않은 상승 높이 및 40 ㎛에서 편향된 광 높이를 갖는 마이크로스프링의 프로파일인 도 8을 참조하면, Y-방향에서의 팁의 10 ㎛ 편향은 X-방향에서의 팁의 대략 8 ㎛ 편향을 생성한다는 것을 알 수 있다. 10 ㎛ 미만의 상승 높이 편차를 갖는 마이크로스프링의 어레이를 제공하는 것은 도 9a의 단일 다이를 가로질러 그리고 도 9b의 단일 100 mm 직경 웨이퍼 상에 형성된 다중 다이를 가로질러 도시되어 있다(측정 에러는 +/- 5 ㎛이어서, 상승 높이의 폭이 도시된 것보다 실제로 좁을 수 있다는 것을 주목하라).
도 10은 본 발명에 따른 상부 및 저부면 접점을 제공하는 마이크로스프링 구조체의 다른 실시예의 도면이다. 기판(74) 위에 마이크로스프링(72)을 형성하는 것은 인터포저(70)를 형성한다. 선택적으로, 희생층(76)이 마이크로스프링(72)과 기판(74) 사이에 배치될 수 있다. 전술된 바와 같이, 마이크로스프링(72)의 자유부는 예를 들어 가공된 내부 응력에 의해 이것이 형성되는 평면으로부터 해제되어 팁(78)이 기판(74)의 상부면 위로 상승되게 된다. 도 11을 참조하면, 라미네이트 구조체(80)는 이어서 마이크로스프링(72) 및 기판(74) 위에 도포되거나 침착되어, 팁(78)이 예를 들어 전술된 바와 같이 라미네이트 구조체(80)의 표면 위로 돌출되게 된다. 도 12를 참조하면, 기판(74)은 예를 들어 희생층(76)을 경유하여 또는 당 기술 분야에 공지된 다른 방법에 의해 제거되어 마이크로스프링(72)의 고정부(82)를 노출시킨다. 마이크로스프링(72)이 전기 전도성 재료로 형성되거나 전기 전도성 재료 내에 코팅되면, 전기 접속이 이 실시예에서 기판(74)을 통한 비아를 형성할 필요 없이 마이크로스프링(72)의 노출된 고정부(82)와 팁(78) 사이에 수립된다.
도 10 내지 도 12에 도시된 실시예에서, 기판(74)이 없을 때 마이크로스프링의 어레이에 구조적 강성을 제공하는 요구가 존재한다. 이 이유로, 잠재적으로 다른 이유로, 라미네이트 구조체(80)는 더 가요성의 전술된 실리콘과는 대조적으로 강성 재료(예를 들어, 폴리이미드)로 형성될 수 있다.
전술된 실시예의 변형예에서 도 2를 참조하면, 비아(22)는 유전층(20) 내에 형성될 수 있지만 어떠한 접점(24) 또는 비아(26)도 형성되지 않는다는 것이 이해될 수 있을 것이다. 오히려, 처리 후에, 기판(18)은 도 12를 참조하여 설명된 바와 같이 완전히 제거되어, 인터포저(8)의 이면에서 접촉을 위해 개구(22) 내로 연장하는 마이크로스프링(12)의 부분을 노출시킨다. 구조적 강성은 도 10 내지 도 12를 참조하여 설명된 것과 유사한 방식으로 라미네이트 구조체(30)(도 4)에 의해 제공될 수 있다.
본 명세서에 개시된 다른 실시예에 따르면, 라미네이트 구조체는 마이크로스프링 구조체 위에 배치될 수 있고 마이크로스프링을 완전히 덮어 웨이퍼가 스프링 팁이 보호된 상태로 취급되고, 처리될 수 있게 된다. 취급, 추가의 처리 등의 후의 시점에, 라미네이트 구조체는 전체적으로 또는 부분적으로 제거될 수 있어 마이크로스프링 또는 그 부분을 노출시킨다. 이하에는 이들 개념을 더 상세히 설명한다.
도 13을 참조하면, 두꺼운 보호 라미네이트 구조체(42)를 갖는 마이크로스프링(12)의 커버에서 제1 단계가 도시되어 있다. 전술된 바와 같이, 일단 자유부(14)가 해제되면, 보호 라미네이트 구조체(42)는 구조체(10)의 상부면 위에 도포된다. 마이크로스프링(12)은 높이(H)에서 유전층(20)의 표면으로부터 상향으로 연장된다. 이 실시예에서, 보호 라미네이트 구조체(42)는 두께(X)를 갖고, 여기서 X>H이어서, 마이크로스프링(12)은 도포될 때 그 내부에 완전히 매립된다.
보호 라미네이트 구조체(42)는 다양한 재료로 제조될 수 있지만, 팁(28)이 보호 라미네이트 구조체(42)의 표면을 관통하여 이에 의해 마이크로스프링(12)을 손상시키지 않고 그 내부에 마이크로스프링(12)의 부분을 매립하게 하기 위해 비교적 연성이어야 한다. 보호 라미네이트 구조체(42)가 형성되는 재료는 또한 일단 마이크로스프링(12)의 부분이 그 내부에 매립되면 구조체(42)가 마이크로스프링(12)을 위한 물리적 및 환경적 보호를 제공하기에 충분히 강하고 충분히 강성이어야 한다. 재차, 실리콘은 이들 다소 상충하는 요건에 부합할 수 있는 재료의 일 예이다.
도 14를 참조하면, 그 위의 적소에 보호 라미네이트 구조체(42)를 갖는 구조체(10)가 도시된다. 마이크로스프링(12)의 전체는 보호 라미네이트 구조체(42) 내에 매립된다. 구조체는 이제 마이크로스프링(12)을 감소시키는 감소된 위험을 갖고 취급될 수 있다. 예를 들어, 이면으로부터 가공하여, 기판(18)은 이제 연삭, 화학적 에칭 등에 의해 박형화될 수 있거나 심지어 완전히 제거될 수 있고, 마이크로스프링(12)은 보호 라미네이트 구조체(42) 내에 보호된다.
라미네이트 구조체의 도포는 이것이 마이크로스프링(12)을 손상시키지 않고 제거될 수 있는 점에서 가역적일 수 있다. 예를 들어, 보호 라미네이트 구조체(42)를 위한 재료(예를 들어, 실리콘)를 적절하게 선택함으로써, 그 구조체는 임의의 형성 후 취급 및 처리 후에 제거될 수 있어, 접촉을 위해 마이크로스프링(12)을 노출시켜 남겨둔다. 게다가, 열 및/또는 광학 해제 기술이 구조체(10)로부터의 그 해제를 용이하게 하는 보호 라미네이트 구조체(42)의 상대 접착성을 제어하는데 사용될 수 있다. 기판의 박형화(예를 들어, 도 7) 또는 완전한 제거(예를 들어, 도 12)와 같은 기판을 처리하는 동안의 보호가 이에 의해 제공될 수 있다. 도 15는 실리콘 라미네이트 구조체(미도시)를 도포하고 이어서 라미네이트 구조체를 제거하는 단계 후에 각각 팁(28a, 28b)을 갖는 2개의 스프링(12a, 12b)의 현미경 사진이다. 팁(28a, 28b)의 이미지의 상대적인 첨예도의 유사성은 이들이 대략적으로 높이가 동일한 것을 확인한다. 이는 이 실시예에서 실리콘 라미네이트 구조체의 제거가 마이크로스프링을 현저하게 손상시키지 않고 또는 이들의 상대적인 상승 높이(마이크로스프링 팁이 그가 형성되어 있는 평면으로부터 자체 상승하는 높이)를 변경하지 않는 것을 확인한다.
마이크로스프링(12)은 형성 후 취급 및 처리 중에 라미네이트 구조체(42) 내에 완전히 매립되어 유지될 수 있다. 그 후에, 라미네이트 구조체(42)의 부분은 접촉을 위해 팁(28)에 근접한 부분을 노출시키기 위해 에칭되거나 다른 방식으로 선택적으로 제거될 수 있어, 고정부(16) 위에 적소에 라미네이트 층(42)의 나머지를 남겨둔다.
본 발명의 또 다른 실시예에 따르면, 마이크로스프링이 그 내부에 완전히 매립되도록 하는 두께를 갖는 보호 라미네이트 구조체는 적어도 2개의 층으로 구성될 수 있다. 층들 중 하나는 마이크로스프링 구조체에 부착되어 유지되도록 의도되고, 다른 층은 그 동안에 보호 라미네이트 구조체가 마이크로스프링을 보호하는 취급, 추가의 처리 등 후에 제거되도록 의도된다. 도 16은 이러한 실시예의 예이다. 전술된 바와 같이, 일단 자유부(14)가 해제되면, 비교적 두꺼운 보호 라미네이트 구조체(44)가 구조체(10)의 상부면 위에 도포된다. 도 16에 도시된 보호 라미네이트 구조체(44)는 2개의 층-인터포저 기판층(46) 및 취급층(48)으로 구성된다. 다른 실시예에서, 추가의 층이 이용될 수 있다. 층들은 각각 본 발명의 용례에 따라 동일한 재료로 구성될 수 있고, 또는 상이한 재료로 구성될 수 있다.
마이크로스프링(12)은 유전층(20)의 표면으로부터 높이(H)로 상향으로 연장한다. 보호 라미네이트 구조체(44)의 두께는 층(46, 48)의 두께(Y1, Y2) 각각의 합이다. 구조체(44)의 전체 두께는 마이크로스프링(12)이 그 내부에 완전히 매립되도록, 즉 Y1+Y2>H가 되도록 이루어질 것이다. 층(46, 48)은 팁(28)에 의한 관통 및 전술된 원하는 보호의 레벨을 고려하여 다양한 재료로 제조될 수 있다.
일 실시예에서, 각각의 층(46, 48)은 실리콘이고, 개별적으로 형성되므로 구조체(10)로의 도포 그리고 임의의 요구되는 취급 및 처리 후에 이들의 분리를 용이하게 하는 2개의 층 사이의 표면 에너지 경계가 존재한다. 다른 실시예에서, 해제층(47)이 층(46, 48) 사이에 배치되고, 이는 도포될 때 층(46, 48)을 함께 고착할 뿐만 아니라 이들의 후속의 분리를 보조하는 충분히 접착성이다. 또 다른 실시예에서, 열 활성화 또는 광 활성화층(미도시)이 초기에 층(46, 48)을 함께 접착하고, 열 또는 광의 적용에 의해 층은 요구시에 층(46, 48)의 분리를 용이하게 한다.
도 17을 참조하면, 인터포저 구조체(8)가 적소에 보호 라미네이트 구조체(44)를 갖고 도시되어 있다. 마이크로스프링(12)의 전체는 보호 라미네이트 구조체(44) 내에 매립된다. 구조체는 이제 마이크로스프링(12)을 손상시키는 감소된 위험을 갖고 취급될 수 있다. 예를 들어, 이면으로부터 가공하여, 기판(18)은 이제 예를 들어 연삭, 화학적 에칭 등에 의해 박형화될 수 있고, 마이크로스프링(12)은 보호 라미네이트 구조체(44) 내에 보호된다. 임의의 취급 및 처리 후에, 취급층(48)은 이어서 도 18에 도시된 바와 같이 층(46, 48)의 분리를 보조하기 위해 열 또는 광을 사용하여 구조체로부터 제거될 수 있다. 인터포저 기판층(46) 및 취급층(48)을 위한 재료를 적절하게 선택함으로써, 취급층(48)은 임의의 형성 후 취급 및 처리 후에 제거될 수 있어, 마이크로스프링(12)의 부분을 인터포저 기판층(46) 내에 매립되어 남겨두고 마이크로스프링(12)의 나머지를 접촉을 위해 노출시킨다.
본 발명의 또 다른 실시예에 따르면, 주입 캐비티가 마이크로스프링 구조체 위에 형성될 수 있고, 적절한 재료가 마이크로스프링의 부분을 둘러싸도록 캐비티 내에 주입될 수 있다. 주입 캐비티는 마이크로스프링이 형성되는 유전층의 상부면과 유전성 표면으로부터 이격되어 있는 마이크로스프링 팁이 매립될 수 있는 재료의 몰드 구조체 사이에 형성될 수 있다. 이 실시예는 도 19에 도시된다. 일단 자유부(14)가 해제되면, 몰드 구조체(54)는 예를 들어 스페이서(56) 상에 놓이거나 다른 적절한 방법에 의해 기판(74) 위에 배치된다. 캐비티(58)는 이에 의해 기판(74)과 몰드 구조체(54) 사이에 형성된다. 경화 가능한 폴리머와 같은 적절한 재료가 이어서 액체 형태로 캐비티(58) 내에 주입된다. 마이크로스프링(72)의 부분은 몰드 구조체(54) 내에 매립되기 때문에, 마이크로스프링(72)의 이 부분은 주입된 재료 내에 매립되는 것이 방지된다. 주입된 재료는 이어서 경화되고, 몰드 구조체(54)가 그 후에 제거된다.
완전히 매립된 마이크로스프링 구조체가 도 20에 도시되고, 완성된 구조체가 도 21에 도시되고, 여기서 마이크로스프링(72)의 부분은 경화된 폴리머(60) 내에 매립되고, 팁부(78)는 경화된 폴리머(60) 위에 접촉을 위해 노출되고, 고정부(82)는 경화된 폴리머(60) 아래의 접촉을 위해 노출되고, 마이크로스프링(72)의 중앙부는 폴리머(60) 내에 매립된다. 경화 가능한 폴리머는 마이크로스프링(12)의 부분을 매립하기 위해 이 실시예에서 이용될 수 있는 재료의 단지 일 예이다. 더욱이, 이는 현존하는 플립-칩 패키징 프로세스 및 장치를 지레 작용하여, 본 발명의 이 양태를 지원하기 위해 특정 고정구, 프로세스, 재료 등을 개발하는 필요성을 감소시킨다. 마지막으로, 이 실시예는 도 1에 도시된 것과 같이 기판 비아를 이용하는 마이크로스프링 실시예에 동등하게 적용될 수 있다.
상기 실시예의 변형예에 따르면, 액체 라미네이트 재료는 몰드 구조체(54)의 사용 없이 마이크로스프링(72) 위에 도포되어 이를 포위할 수 있다. 오히려, 액체 라미네이트는 라미네이트 재료의 유동 및 궁극적으로 두께를 제어하기 위해 그 점도 또는 측벽(미도시)에 의존하여 간단하게 도포될 수 있다. 일단 도포되면, 액체 라미네이트 재료는 경화되거나 다른 방식으로 적소에서 단단해질 수 있다. 라미네이트 층의 균일성은 평탄하게 하기 위해 액체의 유동에 의해 제공된다. 이 접근법은 스프링 상에서 적당하고 광범위한 스프링 디자인을 허용한다. 마이크로스프링(72)은 이와 같이 도포된 라미네이트 층 내에 완전히 매립될 수 있고, 또는 접촉을 위해 노출된 팁(78)에 근접한 부분을 남겨두고 부분적으로 매립된다. 마이크로스프링(72)이 초기에 완전히 라미네이트 층 내에 매립되는 경우에, 라미네이트 층의 부분은 에칭될 수 있고, 또는 다른 방식으로 본 명세서에 설명된 바와 같이 제거되어 접촉을 위해 노출된 팁(78)에 근접한 부분을 노출시킨다.
라미네이트 구조체의 도포 전에 단층 디바이스로서 본질적으로 형성되는 것으로서 전술되어 있지만, 다층 경로 재설정, 비아, 또는 다른 기술에 의해 관통 기판 접속이 이루어지는 상태로 다층 기판의 부분으로서 마이크로스프링을 형성하는 것이 가능하다. 예를 들어, 도 22를 참조하면, 다층 인터포저(84)가 도시된다. 84a, 84b, 84c, 84d, 84e 등과 같은 다양한 층이 마이크로스프링(86)을 형성하기 위해 응력 가공된 층을 침착하기 전 또는 후에 형성될 수 있다. 각각의 층은 일련의 전도성 라인 및 충전된 비아가 마이크로스프링(86)의 팁부(88)를 이면 접점(9)에 접속하도록 패터닝되고, 에칭되고, 침착될 수 있다. 예를 들어, 에칭, 금속 침착 및 패터닝에 의한 전통적인 폴리이미드 축적은 복잡한 칩에 종종 요구되는 경로 설정을 제공할 수 있다. 금 스터드 범핑 또는 땜납 접속과 같은 상호 접속을 보조하기 위한 금속화가 포함될 수 있다.
다층 인터포저(84)는 또한 디바이스 제조 중에 사실상 임의의 지점에서 패터닝될 수 있다. 예를 들어, 캐비티는 다양한 목적으로 인터포저의 일 또는 양 측면에 형성될 수 있다. 다수의 이러한 캐비티가 2차 디바이스(94) 위에 장착된 인터포저(84)를 도시하는 도 23에 도시되어 있다. 2차 디바이스(94)는 자체로 다층 인터포저로서 도시되어 특정 용례에서 본 명세서에 개시된 인터포저가 적층될 수 있는 것을 제안하고 있지만, 본 발명은 2차 디바이스(94)가 표준 인쇄 회로 기판 등과 같은 단층 디바이스인 경우에 동등하게 적용 가능하다. 캐비티(97)와 같은 이러한 캐비티에 의해 수행되는 일 기능은 IC(96)과 같은 능동 또는 수동 중간 부품을 위한 공간을 제공하는 것이다. 캐비티(98)에 의해 수행될 수 있는 것과 같은 다른 기능은 냉각을 제공하기 위한 열 유체를 위한 경로, 내부 접속부로의 환경적인 보호를 제공하기 위해 밀봉 가스켓 재료를 수용하기 위한 영역을 제공하는 것 등이다. 냉각제는 또한 스프링 주위의 층들 사이에 유동하고, 밀봉제가 도포될 수 있다(능동측 냉각)
도 24를 참조하면, 단일층 인터포저 디자인(예를 들어, 도 1)을 참조하여 전술된 바와 같이, 다층 인터포저(84)의 역할은 PCB(98) 상의 접촉 패드에 IC(96) 상의 접촉 패드를 전기적으로 접속하는 것이다. 접속은 인터포저(84)를 통해 연장되는 마이크로스프링(86)에 의해 이루어지고, 이 실시예에서 다층 경로 재설정을 경유하여 이 실시예에서 이면 접점(90)과 접속한다.
상기 설명에서, 마이크로스프링의 팁은 기판 또는 라미네이트 구조체의 상부면 위로 돌출되는 것으로 가정되어 있지만, 본 발명에 의해 고려되는 일 변형예는 예를 들어 에칭, 연마, 정밀한 라미네이트 두께 제어 등에 의해 마이크로스프링의 팁을 기판 또는 라미네이트 구조체의 상부면과 동일 높이가 되게 하는 것이다. 이러한 실시예의 예는 도 25에 도시되어 있다. 실시예는 이어서 이러한 최종 표면 접점이 요구되는 경우에 수용될 수 있다.
마찬가지로, 마이크로스프링의 팁은 땜납 또는 다른 전도성 상호 접속 재료로 도금되거나 제공될 수 있는 것이 고려된다. 이러한 경우에, 라미네이트 구조체는 미국 특허 출원 제12/887,775호에 더 완전히 설명된 바와 같이 도금 또는 땜납 마스크로서 작용할 수 있다.
전술된 실시예는 기판의 단일 표면 상에 형성된 마이크로스프링에 집중되었지만, 마이크로스프링 접점이 도 26에 도시된 바와 같이 기판의 2개의 대향하는 측면 상에 형성될 수 있는 것이 본 발명의 범주 내에 있다. 도시된 바와 같이 대향하는 방향으로 연장하는 마이크로스프링에서, 기판(18)의 정면 및 이면에서 디바이스로의 일시적인 접속이 용이해진다. 이러한 실시예의 일 용례는 집적 테스트 및 패키징을 위한 인터포저이다. 도 26의 실시예는 기판(18)의 제1 측면에 마이크로스프링(12A)을 형성하고, 전술된 바와 같이 두꺼운 라미네이트 층으로 마이크로스프링을 보호하고, 디바이스를 반전하고, 마이크로스프링(12B)을 형성함으로써 형성될 수 있다. 대안적으로, 마이크로스프링(12A)은 제1 기판(18) 상에 형성될 수 있고, 마이크로스프링(12B)은 제2 기판(미도시) 및 연속적으로 연결된 제1 및 제2 기판 상에 형성될 수 있고, 또는 제2 기판은 전술된 바와 같이 제거될 수 있고, 나머지 구조체는 제1 기판에 연결된다.
2: 인터포저 3: 집적 회로(IC)
4: 인쇄 회로 기판(PCB) 5: 마이크로스프링
6: 스페이서 7: 리세스
8: 인터포저 12: 마이크로스프링
14: 자유부 16: 고정부
18: 기판 20: 유전층
24: 접점 26: 비아
30: 라미네이트 구조체 34: 접착층
72: 마이크로스프링 74: 기판
76: 희생층 78: 팁

Claims (10)

  1. 제1 표면 및 제2 표면을 갖는 유전성 본체로서, 상기 제1 및 제2 표면은 대략 평행하고 상기 유전성 본체의 대향 측면들 상에 있는 상기 유전성 본체와,
    서로 물리적 및 전기적으로 통신하는 고정부 및 자유부를 포함하는 마이크로스프링을 포함하고,
    상기 자유부는 비평면형 프로파일을 갖고, 그에 인가된 외력의 결여시에 상기 자유부는 상기 유전성 본체의 상기 제1 표면에 대해 자유롭게 이동하고,
    상기 고정부는 상기 유전성 본체에 고정되고 상기 제2 표면에서 그에 대한 전기 접속을 위해 배치되고,
    상기 고정부와 상기 자유부 사이의 상기 마이크로스프링의 적어도 일부는 상기 유전성 본체 내에 배치되는 인터포저 구조체.
  2. 제1 항에 있어서, 상기 고정부의 부분은 그에 대한 물리적 및 전기적 접촉을 위해 상기 제2 표면에서 노출되는 인터포저 구조체.
  3. 제1 항에 있어서,
    상기 고정부는 상기 유전성 본체 내에 배치되고,
    상기 유전성 본체는 상기 고정부와 상기 제2 표면 사이로 연장하는 비아가 그 내부에 형성되어 있고, 상기 비아는 그 내부에 배치된 전도성 재료를 갖고,
    상기 고정부는 상기 비아로 배치된 상기 전도성 재료를 경유하여 상기 제2 표면에서 전기적 접속을 위해 배치되는 인터포저 구조체.
  4. 제1 항에 있어서,
    상기 고정부는 상기 유전성 본체 내에 배치되고,
    상기 유전성 본체는 복수의 패터닝된 층들을 포함하고, 각각의 층의 상기 패터닝은 각각의 상기 층 및 전도성 재료를 통해 연장하는 적어도 하나의 비아를 포함하고 상기 복수의 층들의 비아들을 접속하고, 상기 전도성 재료는 상기 고정부와 상기 제2 표면 사이로 연장하고,
    상기 고정부는 상기 전도성 재료를 경유하여 상기 제2 표면에서 전기적 접속을 위해 배치되는 인터포저 구조체.
  5. 제1 항에 있어서, 상기 유전성 본체는 상기 마이크로스프링이 형성되는 기판 위에 도포된 실질적으로 균질한 라미네이트 구조체를 포함하는 인터포저 구조체.
  6. 제5 항에 있어서, 상기 마이크로스프링이 형성되는 상기 기판은 상기 인터포저로부터 완전히 제거되는 인터포저 구조체.
  7. 제6 항에 있어서, 상기 유전성 본체는 실리콘의 적어도 일부로 구성되는 인터포저 구조체.
  8. 제5 항에 있어서, 상기 마이크로스프링이 형성되는 상기 기판은 그 내부에 형성되어 전도성 재료로 충전된 비아가 상기 제2 표면에서 상기 고정부에 전기 접촉을 제공하기 위해 노출되도록 처리되는 인터포저 구조체.
  9. 제1 항에 있어서, 상기 자유부의 상기 적어도 일부는 그에 도포된 땜납의 영역을 갖는 인터포저 구조체.
  10. 그 제1 표면 상에 제1 피치로 배치된 접합 패드들을 갖는 제1 전자 구조체를 그 제1 표면 상에 제2 피치로 배치된 접합 패드들을 갖는 제2 전자 구조체에 접속하기 위한 인터포저로서, 상기 제1 및 제2 전자 구조체 및 상기 인터포저는 적층 배열로 배치되는 상기 인터포저에 있어서,
    상기 인터포저는 상기 제1 전자 구조체 위에 배치되고, 상기 인터포저는
    제1 표면 및 제2 표면을 갖는 유전성 본체 및 복수의 마이크로스프링들을 포함하고, 각각의 마이크로스프링은,
    서로 물리적 및 전기적 통신하는 고정부 및 자유부를 포함하고,
    상기 자유부는 비평면형 프로파일을 갖고, 그에 인가된 외력의 결여시에, 상기 자유부는 상기 유전성 본체의 상기 제1 표면에 대해 자유롭게 이동하고,
    상기 고정부는 상기 유전성 본체에 고정되고 상기 유전성 본체의 상기 제2 표면에서 그에 대한 전기 접속을 위해 배치되고,
    그 고정부와 그 자유부 사이의 상기 마이크로스프링의 적어도 일부는 상기 유전성 본체 내에 배치되고,
    상기 제1 전자 구조체의 상기 접합 패드들과 상기 유전성 본체의 상기 제2 표면에서 상기 마이크로스프링들의 상기 고정부들 사이의 전기 상호 접속부를 포함하고,
    상기 제2 전자 구조체는 상기 제2 전자 구조체의 상기 접합 패드들이 상기 마이크로스프링들의 상기 자유부들에 물리적 및 전자적으로 접속되도록 상기 유전성 본체의 상기 제1 표면 위에 배치되고,
    이에 의해 상기 제1 전자 구조체의 상기 접합 패드들 중 선택된 몇몇은 상기 마이크로스프링들을 경유하여 상기 제2 전자 구조체의 상기 접합 패드들 중 선택된 것들에 고유하게 전자적으로 접속되는 인터포저.
KR1020110095001A 2010-09-22 2011-09-21 마이크로스프링 접점을 갖는 인터포저 및 그 제조 및 사용 방법 KR101750713B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/887,814 US8441808B2 (en) 2010-09-22 2010-09-22 Interposer with microspring contacts
US12/887,814 2010-09-22

Publications (2)

Publication Number Publication Date
KR20120031140A true KR20120031140A (ko) 2012-03-30
KR101750713B1 KR101750713B1 (ko) 2017-06-27

Family

ID=45816712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110095001A KR101750713B1 (ko) 2010-09-22 2011-09-21 마이크로스프링 접점을 갖는 인터포저 및 그 제조 및 사용 방법

Country Status (4)

Country Link
US (2) US8441808B2 (ko)
JP (1) JP5706794B2 (ko)
KR (1) KR101750713B1 (ko)
TW (1) TWI556377B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5077324B2 (ja) * 2009-10-26 2012-11-21 株式会社デンソー 配線基板
US8441808B2 (en) * 2010-09-22 2013-05-14 Palo Alto Research Center Incorporated Interposer with microspring contacts
WO2013165352A1 (en) * 2012-04-30 2013-11-07 Hewlett-Packard Development Company, L.P. Socket with routed contacts
US8686552B1 (en) 2013-03-14 2014-04-01 Palo Alto Research Center Incorporated Multilevel IC package using interconnect springs
US9386693B2 (en) 2014-05-05 2016-07-05 Lockheed Martin Corporation Board integrated interconnect
US20160229689A1 (en) * 2015-02-11 2016-08-11 Analog Devices, Inc. Packaged Microchip with Patterned Interposer
WO2017054868A1 (en) * 2015-09-30 2017-04-06 Tdk Corporation Resiliently mounted sensor system with damping
US11289443B2 (en) 2017-04-20 2022-03-29 Palo Alto Research Center Incorporated Microspring structure for hardware trusted platform module
US11171103B2 (en) 2020-01-06 2021-11-09 International Business Machines Corporation Solder ball dimension management
US11054593B1 (en) 2020-03-11 2021-07-06 Palo Alto Research Center Incorporated Chip-scale optoelectronic transceiver with microspringed interposer
US11527420B2 (en) * 2021-03-22 2022-12-13 Palo Alto Research Center Incorporated Micro-fabricated, stress-engineered members formed on passivation layer of integrated circuit
US11908782B2 (en) 2021-03-22 2024-02-20 Xerox Corporation Spacers formed on a substrate with etched micro-springs

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741085B1 (en) * 1993-11-16 2004-05-25 Formfactor, Inc. Contact carriers (tiles) for populating larger substrates with spring contacts
US5783870A (en) 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
US5613861A (en) 1995-06-07 1997-03-25 Xerox Corporation Photolithographically patterned spring contact
US5944537A (en) 1997-12-15 1999-08-31 Xerox Corporation Photolithographically patterned spring contact and apparatus and methods for electrically contacting devices
US5979892A (en) 1998-05-15 1999-11-09 Xerox Corporation Controlled cilia for object manipulation
US6672875B1 (en) 1998-12-02 2004-01-06 Formfactor, Inc. Spring interconnect structures
WO2000073905A2 (en) * 1999-05-27 2000-12-07 Nanonexus, Inc. Test interface for electronic circuits
US6791171B2 (en) 2000-06-20 2004-09-14 Nanonexus, Inc. Systems for testing and packaging integrated circuits
AU6509500A (en) * 1999-07-28 2001-02-19 Nanonexus, Inc. Construction structures and manufacturing processes for integrated circuit waferprobe card assemblies
US6352454B1 (en) 1999-10-20 2002-03-05 Xerox Corporation Wear-resistant spring contacts
US6267605B1 (en) 1999-11-15 2001-07-31 Xerox Corporation Self positioning, passive MEMS mirror structures
US6213789B1 (en) 1999-12-15 2001-04-10 Xerox Corporation Method and apparatus for interconnecting devices using an adhesive
US6794725B2 (en) 1999-12-21 2004-09-21 Xerox Corporation Amorphous silicon sensor with micro-spring interconnects for achieving high uniformity in integrated light-emitting sources
US6827584B2 (en) 1999-12-28 2004-12-07 Formfactor, Inc. Interconnect for microelectronic structures with enhanced spring characteristics
KR100835027B1 (ko) * 2000-04-12 2008-06-03 폼팩터, 인크. 성형 스프링을 제조하는 방법
US6396677B1 (en) 2000-05-17 2002-05-28 Xerox Corporation Photolithographically-patterned variable capacitor structures and method of making
US6856225B1 (en) 2000-05-17 2005-02-15 Xerox Corporation Photolithographically-patterned out-of-plane coil structures and method of making
US6392524B1 (en) 2000-06-09 2002-05-21 Xerox Corporation Photolithographically-patterned out-of-plane coil structures and method of making
US6290510B1 (en) 2000-07-27 2001-09-18 Xerox Corporation Spring structure with self-aligned release material
US6521970B1 (en) * 2000-09-01 2003-02-18 National Semiconductor Corporation Chip scale package with compliant leads
US6504643B1 (en) 2000-09-28 2003-01-07 Xerox Corporation Structure for an optical switch on a substrate
US6632373B1 (en) 2000-09-28 2003-10-14 Xerox Corporation Method for an optical switch on a substrate
US6743982B2 (en) 2000-11-29 2004-06-01 Xerox Corporation Stretchable interconnects using stress gradient films
US6655964B2 (en) 2001-02-09 2003-12-02 Xerox Corporation Low cost integrated out-of-plane micro-device structures and method of making
US6595787B2 (en) 2001-02-09 2003-07-22 Xerox Corporation Low cost integrated out-of-plane micro-device structures and method of making
US6534249B2 (en) 2001-02-09 2003-03-18 Xerox Corporation Method of making low cost integrated out-of-plane micro-device structures
JP3724432B2 (ja) 2001-04-19 2005-12-07 株式会社ニコン 薄膜弾性構造体及びその製造方法並びにこれを用いたミラーデバイス及び光スイッチ
US6528350B2 (en) * 2001-05-21 2003-03-04 Xerox Corporation Method for fabricating a metal plated spring structure
US6560861B2 (en) 2001-07-11 2003-05-13 Xerox Corporation Microspring with conductive coating deposited on tip after release
DE10149688B4 (de) 2001-10-09 2004-09-09 Infineon Technologies Ag Verfahren zum Herstellen einer Mikrokontaktfeder auf einem Substrat
US6794737B2 (en) * 2001-10-12 2004-09-21 Xerox Corporation Spring structure with stress-balancing layer
US6777963B2 (en) 2001-11-08 2004-08-17 Koninklijke Philips Electronics N.V. Chip-mounted contact springs
US6684499B2 (en) 2002-01-07 2004-02-03 Xerox Corporation Method for fabricating a spring structure
CN1643741A (zh) 2002-03-18 2005-07-20 纳米纳克斯公司 一种微型接触弹簧
US6668628B2 (en) 2002-03-29 2003-12-30 Xerox Corporation Scanning probe system with spring probe
US7011530B2 (en) 2002-05-24 2006-03-14 Sitaraman Suresh K Multi-axis compliance spring
US6621141B1 (en) 2002-07-22 2003-09-16 Palo Alto Research Center Incorporated Out-of-plane microcoil with ground-plane structure
JP2004259530A (ja) 2003-02-25 2004-09-16 Shinko Electric Ind Co Ltd 外部接触端子を有する半導体装置及びその使用方法
CA2536896A1 (en) 2003-07-08 2005-01-20 Qunano Ab Probe structures incorporating nanowhiskers, production methods thereof, and methods of forming nanowhiskers
US7015584B2 (en) 2003-07-08 2006-03-21 Xerox Corporation High force metal plated spring structure
US6998703B2 (en) 2003-12-04 2006-02-14 Palo Alto Research Center Inc. Thin package for stacking integrated circuits
US7400041B2 (en) * 2004-04-26 2008-07-15 Sriram Muthukumar Compliant multi-composition interconnects
US7649145B2 (en) 2004-06-18 2010-01-19 Micron Technology, Inc. Compliant spring contact structures
US20060030179A1 (en) * 2004-08-05 2006-02-09 Palo Alto Research Center, Incorporated Transmission-line spring structure
US7456092B2 (en) 2004-10-07 2008-11-25 Palo Alto Research Center Incorporated Self-releasing spring structures and methods
US7230440B2 (en) 2004-10-21 2007-06-12 Palo Alto Research Center Incorporated Curved spring structure with elongated section located under cantilevered section
US7166326B1 (en) 2004-12-14 2007-01-23 Palo Alto Research Center (Parc) Method of electroplating stressed metal springs
US7550855B2 (en) * 2005-12-02 2009-06-23 Palo Alto Research Center Incorporated Vertically spaced plural microsprings
US7344906B2 (en) 2005-12-15 2008-03-18 Palo Alto Research Center Incorporated Structure and method for releasing stressy metal films
US7426117B2 (en) 2005-12-21 2008-09-16 Xerox Corporation Chip on a board
US7982290B2 (en) 2006-01-12 2011-07-19 Palo Alto Research Center, Inc. Contact spring application to semiconductor devices
US7927905B2 (en) * 2007-12-21 2011-04-19 Palo Alto Research Center Incorporated Method of producing microsprings having nanowire tip structures
US8519534B2 (en) * 2010-09-22 2013-08-27 Palo Alto Research Center Incorporated Microsprings partially embedded in a laminate structure and methods for producing same
US8441808B2 (en) * 2010-09-22 2013-05-14 Palo Alto Research Center Incorporated Interposer with microspring contacts

Also Published As

Publication number Publication date
US9967982B2 (en) 2018-05-08
TWI556377B (zh) 2016-11-01
JP5706794B2 (ja) 2015-04-22
TW201222745A (en) 2012-06-01
KR101750713B1 (ko) 2017-06-27
US20130232782A1 (en) 2013-09-12
US20160128206A9 (en) 2016-05-05
US20120067637A1 (en) 2012-03-22
US8441808B2 (en) 2013-05-14
JP2012069952A (ja) 2012-04-05

Similar Documents

Publication Publication Date Title
KR101750713B1 (ko) 마이크로스프링 접점을 갖는 인터포저 및 그 제조 및 사용 방법
TWI763666B (zh) 連接電子組件至基板
US7816782B2 (en) Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
US9312151B2 (en) Method of manufacturing semiconductor device and method of manufacturing electronic device including an adhesive layer on a support member
KR20180121893A (ko) 내장형 실리콘 기판의 팬 아웃 3d 패키지 구조
KR20060002954A (ko) 나선형 미세 전자 접속체 및 그의 제조 방법
TW201532235A (zh) 使用重建晶圓與可測試之區域陣列之微小間距的焊孔陣列〈ｂｖａ〉
US8519534B2 (en) Microsprings partially embedded in a laminate structure and methods for producing same
EP3582593A1 (en) Component carrier with a stepped cavity and a stepped component assembly being embedded within the stepped cavity
KR101009123B1 (ko) 반도체 장치의 제조방법
TW201631701A (zh) 以聚合物部件爲主的互連體
CN104037142B (zh) 封装对准结构及其形成方法
KR20120038440A (ko) 재구성된 웨이퍼의 제조 동안 칩들을 포지셔닝하는 방법
KR102530568B1 (ko) 팬-아웃 상호연결부 통합 공정들 및 구조들
KR101147115B1 (ko) 경사진 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품의 제조방법
EP3038150B1 (en) Chip scale package with flexible interconnect
US9997425B2 (en) Layered benzocyclobutene interconnected circuit and method of manufacturing same
US20030030455A1 (en) Test probe having a sheet body
KR101037744B1 (ko) 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법
EP4290569A1 (en) Composite wiring board
KR101221257B1 (ko) 단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체 제조 방법과 전도성 범프 구조체 제조 방법, 이에 의하여 제조된 전도성 범프 수용 구조체 및 이를 이용한 칩간 접속 방법
US10607928B1 (en) Reduction of laminate failure in integrated circuit (IC) device carrier
KR101233486B1 (ko) 칩간 접속을 위하여 내부에 중공 구조가 형성된 전도성 범프 수용 구조체 제조방법, 이에 의하여 제조된 전도성 범프 수용 구조체 및 이를 이용한 칩간 접속방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant