KR100577132B1 - 초소형 전자 요소 접촉 구조물과 그 제조 및 사용 방법 - Google Patents

초소형 전자 요소 접촉 구조물과 그 제조 및 사용 방법 Download PDF

Info

Publication number
KR100577132B1
KR100577132B1 KR1019997010532A KR19997010532A KR100577132B1 KR 100577132 B1 KR100577132 B1 KR 100577132B1 KR 1019997010532 A KR1019997010532 A KR 1019997010532A KR 19997010532 A KR19997010532 A KR 19997010532A KR 100577132 B1 KR100577132 B1 KR 100577132B1
Authority
KR
South Korea
Prior art keywords
delete delete
contact structure
layer
electronic element
masking
Prior art date
Application number
KR1019997010532A
Other languages
English (en)
Other versions
KR20010012575A (ko
Inventor
페더슨데이비드브이.
칸드로스이고르와이.
Original Assignee
폼팩터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/US1997/008634 external-priority patent/WO1997043654A1/en
Application filed by 폼팩터, 인크. filed Critical 폼팩터, 인크.
Publication of KR20010012575A publication Critical patent/KR20010012575A/ko
Application granted granted Critical
Publication of KR100577132B1 publication Critical patent/KR100577132B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1141—Manufacturing methods by blanket deposition of the material of the bump connector in liquid form
    • H01L2224/11426—Chemical solution deposition [CSD], i.e. using a liquid precursor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1143—Manufacturing methods by blanket deposition of the material of the bump connector in solid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/11452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11823—Immersion coating, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/1316—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13173—Rhodium [Rh] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13176—Ruthenium [Ru] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13178—Iridium [Ir] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/1318—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate

Abstract

초소형 전자 요소 접촉 구조물(260, 360, 460)은 전자 요소와 같은 기판(202, 302, 402)의 표면 상에 마스킹 층(220, 320, 420)을 도포하고, 마스킹 층에 개구(222, 322, 422)를 생성하고, 시드 층(250, 350, 450)의 도전성 트레이스를 마스킹 층 상에 그리고 개구 안에 적층하고, 도전성 트레이스 상에 도전성 재료의 덩어리를 형성함으로써 석판 인쇄식으로 형성되고 제조된다. 개구의 측벽들은 경사(테이퍼)질 수 있다. 도전성 트레이스는 재료를 스텐실 또는 섀도우 마스크(240, 340, 440)를 통해 적층시킴으로써 패터닝될 수 있다. 돌기 형상부(230, 430)는 접촉 구조물의 팁 단부(264, 364, 464)가 토포그래피(topography)를 갖도록 마스킹 층 상에 배치될 수 있다. 모든 이러한 요소들은 복수의 정밀 배치된 탄성 접촉 구조물을 형성하도록 그룹으로서 제조될 수 있다.
접촉 구조물, 전자 요소, 마스킹 층, 시드 층, 도전층

Description

초소형 전자 요소 접촉 구조물과 그 제조 및 사용 방법 {MICROELECTRONIC CONTACT STRUCTURE AND THE PRODUCTION AND USE METHOD THEREOF}
본 특허 출원은 본 출원인에게 양도되고 본 명세서에서 참조하게 되는 페더슨(Pedersen) 및 칸드로스(Khandros)의 1998년 2월 4일자 미국 특허 출원 제60/073,679호(발명의 명칭: 초소형 접촉 구조물)의 부분 연속 출원에 대응한다.
또한, 본 출원은 본 출원인에게 양도된 엘드릿지(Eldridge), 칸드로스, 매튜(Mathieu) 및 페더슨의 1997년 5월 6일자 미국 특허 출원 제08/852,152호(계류중) 및 이의 대응 국제 출원인 1997년 5월 15일자 PCT 국제 출원 제US97/08634호(1997년 11월 20일자로 WO97/43654호로 공개)의 부분 연속 출원에 대응하며, 상기 양 출원을 본 명세서에서는 "모출원"이라 하고 그 개시 내용을 본 명세서에서 참조한다.
본 발명은 전자 요소들 사이의 가압 연결 및/또는 유연 연결을 수행하는 데 적합한 탄성(스프링) 접촉(상호 접촉) 요소(구조물)에 관한 것으로, 특히 초소형 접촉 구조물에 관한 것이다.
본 출원과 함께 양도된 계류중인 엘드릿지, 그루베(Grube), 칸드로스 및 매튜에 의해 출원된 미국 특허 출원 제08/452,255호(1995. 5. 26; 계류중) 및 이의 대응 PCT 특허 출원인 PCT/US95/14909호(1995. 1. 13; 1996. 6. 6자로 WO95/14909호로 공개)에는 가요성의 긴 코어 요소(예를 들어 와이어 "스템" 또는 뼈대)의 단부를 전자 요소 상의 단자에 장착하고, 가요성 코어 요소 및 단자의 인접 표면을 소정의 복합 두께를 갖고 완성된 스프링 접촉의 힘 대 편향을 소정치로 보장하는 항복 강도 및 탄성 계수를 갖는 하나 이상의 재료로 된 "쉘"로 코팅하는 단계를 포함하는 초소형 전자 요소에 사용하기 위한 용도의 탄성 상호 접촉 요소를 만드는 방법이 개시되어 있다. 상기 코어 요소의 예시적인 재료로는 금이 있다. 코팅의 예시적인 재료로는 니켈 및 그 합금이 있다. 완성된 스프링 접촉 요소는 두개 이상의 전자 요소들 사이, 특히 반도체 장치를 포함하는 초소형 전자 요소들 사이에서의 가압 또는 탈거, 연결에 사용될 수 있다.
상기 모출원은 적어도 하나의 금속 재료 층을 액티브 반도체 장치 등의 전자 요소로 되는 기판의 표면 상에 적층된 다중 마스킹 층에 형성된 개구에 적층시킴으로써 스프링 접촉을 제조하는 것을 개시하고 있다. 각각의 스프링 접촉 요소는 기부 단부와, 접촉 단부 및 중심 본체부을 갖는다. 여기에 개시된 실시예에서, 접촉 단부는 z축에서 오프셋되고 (상이한 높이를 취함), 기부 단부로부터 x 및 y 방향중 적어도 하나의 방향으로 오프셋된다. 이 방식에서, 복수의 스프링 접촉 요소는 기판 상에서 서로에 대하여 예정된 공간 관계로 제조된다. 스프링 접촉 요소들은 이들 사이의 전기 접촉을 수행하도록 또 다른 전자 요소의 단자들과의 일시적(즉, 가압식) 또는 영구적(즉, 도전성 접착제를 사용하여 연납땜하거나 경납땜 함) 연결부를 만든다. 예시적인 용도에서, 스프링 접촉 요소들은 일시적인 연결이 반도체 장치에서 만들어질 수 있도록 반도체 웨이퍼 상의 반도체 장치에 적층되어서 반도체 장치를 이들이 반도체 웨이퍼로부터 단일화되기 전에 사전 동작 시험 및/또는 시험하도록 한다.
모출원에 개시된 것처럼, 본 발명은 미세 피치로 적층된 이들의 단자(결합 패드)를 갖는 현재의 초소형 전자 장치에 상호 접촉부를 만드는 데 특히 적합하다. 여기에 사용된 것처럼, "미세 피치"는 2.5 mil 또는 65 ㎛ 등의 5 mil 미만의 간격으로 적층된 단자들을 갖는 초소형 전자 장치라 일컫는다. 다음의 설명으로부터 명확하게 알 수 있는 것처럼, 이는 접촉 요소를 만드는 기계 기술보다는 석판 인쇄술을 사용함으로써 용이하게 실시할 수 있는 정밀 공차의 장점을 취함으로써 양호하게 얻어진다.
본 출원인에게 함께 양도되고 본 명세서에서 참조하게 되는 엘드릿지 등의 1997년 10월 20일자 미국 특허 출원 제08/955,001호(계류중)에도 이러한 내용이 개시되어 있으며, 상기 출원은 미세 피치로 적층된 단자(결합 패드)들을 갖는 현재의 초소형 전자 장치에 상호 접촉부를 만드는 데 특히 적합하다. 여기에 개시된 것처럼, 스프링 접촉 요소는, 이들이 전기적으로 연결되게 되는 단자로부터 멀리 위치한 전자 요소 상의 영역에 제조되어 전자 요소들의 단자로부터 단자들로부터 이격되는 위치로 연장되는 도전성 라인을 거쳐 단자에 전기적으로 연결된다. 이 방식에서, 복수의 실질적으로 동일한 스프링 접촉 요소들은 이들의 자유단이 부품 상의 단자의 패턴으로부터 공간적으로 이동된 위치에 소정의 패턴으로 배치되도록 전자 요소에 장착될 수 있다. 스프링 접촉 요소는 복합 상호 접촉 요소 및 도금 구조를 포함하지만 이에 제한되지는 않는다. 전자 요소는 반도체 장치, 메모리 칩, 반도체 웨이퍼의 일부분, 스페이스 트랜스포머, 탐침 카드, 칩 캐리어 및 소켓을 포함하지만 이에 제한되지는 않는다.
본 발명의 목적은 스프링 접촉 요소를 제조하는 개선된 기술을 제공하는 것이다.
본 발명의 다른 목적은 초소형 전자 장치 분야에서 미세 피치, 정밀 공차에 본질적으로 적합한 공정을 사용하는 스프링 접촉 요소를 제조하는 기술을 마련하는 것이다.
본 발명의 또 다른 목적은 반도체 장치를 손상시키지 않고 반도체 장치 등의 액티브 전자 요소 상에 초소형 스프링 접촉 요소를 직접 제조하는 기술을 마련하는 것이다. 이 기술은 반도체 장치가 반도체 웨이퍼로부터 개별화되기 전에 반도체 장치 상에 잔류하는 반도체 장치 상에 초소형 스프링 접촉 요소를 제조하는 것을 포함한다.
본 발명의 또 다른 목적은 상기 장치 상에서의 번인(burn-in)을 수행하기 위하여 반도체 장치와 같은 전자 요소에 해제가능하게 연결되는 한가지 형태를 소켓 결합하는 데 적합한 스프링 접촉 요소를 제조하는 기술을 마련하는 것이다.
본 발명의 따르면, 초소형 전자 요소 접촉 구조물은, 전자 요소의 표면 상에 마스킹 층을 도포하고, 마스킹 층에 개구를 형성하고, 마스킹 층 상에 그리고 개구 안에 도전성 트레이스를 적층하고, 도전성 트레이스 상에 도전성 물질의 질량부를 형성함으로써 제조된다. 도전성 재료의 덩어리 각각은 개구를 통해서 상방 연장되는 기부 단부와, (도전성 트레이스 상의) 마스킹 층에 걸쳐 연장되는 본체부과, 팁 단부를 갖는 접촉 구조물을 나타낸다.
본 발명의 일 실시예에 따르면, 마스킹 층의 개구 측벽들은 바람직하게 테이퍼(경사)질 수 있다. 테이퍼진(경사진) 개구를 형성하는 기술은 본 명세서에 개시되어 있다.
본 발명의 다른 실시예에 따르면, 도전성 트레이스는 스텐실(섀도우 마스크)을 사용하여 마스킹 층 상에 적층된다.
본 발명의 또 다른 실시예에 따르면, 접촉 구조물들 중 선택된 하나의 기부 단부를 형성하는 마스킹 층의 개구는 전자 요소의 접촉 패드에 걸쳐 위치할 수 있다. 이와 달리, 접촉 구조물들 중 선택된 하나의 기부 단부를 형성하는 마스킹 층의 개구는 접촉 패드로부터 멀리 위치할 수 있고, 마스킹 층 아래에 놓인 패터닝된 도전층에 의해 접촉 패드에 연결될 수 있다.
본 발명의 또 다른 실시예에 따르면, 접촉 구조물의 팁 단부들이 접촉 구조물의 본체부으로부터 오프셋되도록 돌기 형상부가 마스킹 층 상에 적층될 수도 있다.
전자 요소는 액티브 반도체 장치, 메모리 칩, 반도체 장치의 일부분, 스페이스 트랜스포머, 탐침 카드, 칩 캐리어 및 소켓을 포함하지만 이에 제한되지는 않는다. 다시 말해서, 전자 요소는 하나 이상의 전자 접촉부를 지지하는 패시브 장치로 될 수 있다. 본 발명의 초소형 접촉 구조물은 액티브 반도체 장치, 특히 실리콘 반도체 장치에 부가하는 것이 바람직하다.
본 발명의 접촉 구조물은 인쇄회로기판(PCB) 상호 접촉 기판 등의 또 다른 전자 요소의 단자들에 일시적인 또는 영구적인 전기 접촉부를 만드는 데 적합하다.
일시적인 연결을 얻기 위해서, 접촉 구조물이 제조되게 되는 부품은 다른 전자 요소와 함께 이동되어서 접촉 구조물의 팁 단부들이 다른 전자 요소의 단자들과의 가압 연결부를 만들게 한다. 접촉 구조물은 두개의 부품들 사이의 접촉 압력 및 전기 접촉을 유지하도록 탄성적으로(탄성 변형 모드) 반응한다.
영구 접촉부를 만들기 위하여, 접촉 구조물이 제조되게 되는 부품은 다른 전자 요소와 함께 이동되고 접촉 구조물의 팁 단부들은 연납땜 또는 경납땜에 의해 또는 도전성 접착제를 사용하여 다른 전자 요소의 단자에 결합된다. 접촉 구조물은 유연하고 두개의 전자 요소들 사이에서의 상이한 열 팽창을 수용한다.
본 발명의 접촉 구조물은 반도체 장치의 표면 상에 또는 반도체 웨이퍼 상에 잔류하는 복수의 반도체 장치의 표면 상에 직접 제조될 수 있다. 이 방식에서, 반도체 웨이퍼 상에 잔류하는 복수의 반도체 장치는 반도체 웨이퍼로부터 개별화되기 전에 사전 동작 시험 및/또는 시험을 위해 준비될 수 있다.
본 발명의 일 실시예에 따르면, 마스킹 층의 테이퍼진(경사진) 개구는 이들 자체가 시드 층(seed layer)의 테이퍼진(경사진) 구역 및 시드 층 상에 형성된 접촉 구조물의 테이퍼진(경사진) 구역인 것을 보여준다.
본 발명의 다른 목적, 특징 및 장점은 첨부 도면을 참조한 하기의 상세한 설명으로부터 명확하게 이해할 수 있다.
간단히 말해서, 본 발명은 하나 이상의 초소형 접촉 구조물의 제조에 관한 것이다. 이러한 구조물은 전자 요소의 표면 상에 마스킹 층을 도포하고, 마스킹 층에 개구를 생성하고, 시드 층(바람직하게는 도전성 트레이스)을 마스킹 층 상에 그리고 개구 안에 적층하고, 도전성 트레이스 상에 도전성 재료의 덩어리를 형성함으로써 제조된다. 개구의 측벽들은 테이퍼질 수 있다. 개구의 측벽들을 테이퍼지게 하는 기술은 개시되어 있다. 도전성 트레이스는 스텐실(섀도우 마스크)을 통해서 적층될 수 있어서 추가의 마스킹 층을 필요로 하지 않게 해준다. 절연 재료의 도트 형태로 된 돌기 형상부는 형성된 접촉 구조물의 팁 단부가 토폴로지(topology)를 갖도록 마스킹 층 상에 적층될 수 있다. 도전성 재료의 덩어리는 시드 층 상에 생성될 때 대체로 반구형인 측단면 형상을 취한다. 접촉 구조물의 기부 단부를 형성하는 마스킹 층의 개구는 전자 요소의 접촉 패드 위에 위치하거나, 또는 도전성 트레이스에 의해 접촉 패드로부터 멀리 위치하거나 이에 연결될 수도 있다.
본 발명의 기술과 모출원에 개시된 기술 사이의 중요한 차이는 다음과 같은 것이 있으나 이에 제한되지는 않는다.
a) 모출원에서, 접촉 구조물은 다단 마스킹 층의 다단 홈에 생성된다. 이러한 다단 홈을 생성하는 것은 마스킹 층(220), 특히 단일 단계로 패터닝될 수 있는 단일 마스킹 층에 개구(222)를 형성하는 것을 포함하는 본 발명의 상대적으로 직선형인 기술에 비해서 복잡하다.
b) 본 발명의 기술은 접촉 구조물의 하나의 높이(즉, 기부)로부터 접촉 구조 물의 다른 높이(즉, 본체부)까지 매끄러운 전이를 제공하는 테이퍼진 측벽(222; 즉 개구)의 형성을 용이하게 해준다.
c) "제3 높이", 즉 접촉 구조물의 팁 단부는 또 다른 마스킹 층의 또 다른 홈에 대향하는 비교적 직선형인 돌기 형성부(230)에 의해 형성된다.
d) 접촉 구조물의 전체 형상(외형)은 홈보다는 도전성 트레이스(250)에 의해 결정되어 그 위에 생성된다. 일반적인 제안으로서, 신뢰성 있고 제어가능하게 대상물 상에 (즉, 도전성 트레이스) 도금하는 것은 대상물 안에 (즉, 홈) 도금하는 것보다 다소 용이하다. (직선형에 비해서) 만곡된 접촉 구조물에 있어서 이는 패턴 형성을 매우 간단하게 해준다.
e) (전자 요소가 xy 평면에 있는 표면을 갖는 경우에) x 및 y 치수를 갖는 접촉 구조물의 전체 형상은 스텐실 또는 섀도우 마스크에 의해 주로 형성된다. 이와 달리, 모출원에서의 x 및 y 형상은 마스킹 재료의 여러 층들을 패터닝함으로써 주로 형성된다.
본 발명의 양호한 실시예에 대하여 첨부 도면을 참조하여 상세하게 설명한다. 도면들은 예시적인 것이지 본 발명을 제한하려는 것이 아니다. 본 발명을 몇몇 양호한 실시예에 대하여 설명하지만, 이러한 설명 내용은 본 발명의 기술 사상 및 범위를 상기 특정 실시예에 제한하려는 것이 아니다. 도면중 일부에서 몇몇 부재들은 명확한 도시를 위해 축적되지 않은 상태로 도시했다. 때때로, 도면 전체를 통해서 유사한 부재에는 유사한 도면 부호를 사용하여 도시했다. 예를 들어, 부재 199는 다른 도면에서 부재 299와 많은 부분에서 유사하다. 또한, 유사한 부재를 하나의 도면에서 유사한 부호들로 도시하기도 했다. 예를 들어, 복수의 접촉 요소 199를 199a, 199b, 199c 등으로 도시했다.
도1a는 모출원에 개시된 스프링 접촉 요소를 만드는 기술을 도시한 측단면도.
도1b는 모출원에 개시된 도1의 스프링 접촉 요소의 측단면도.
도1c는 모출원에 개시된 도1b의 스프링 접촉 요소의 사시도.
도2a는 본 발명에 따라 접촉 구조물을 만드는 공정의 제1 실시예에서의 일 단계를 도시한 측단면도.
도2b는 본 발명에 따라 접촉 구조물을 만드는 공정의 제1 실시예에서의 또 다른 단계를 도시한 측단면도.
도2c는 본 발명에 따라 접촉 구조물을 만드는 공정의 제1 실시예에 따른 도2b에 도시된 단계에서 형성된 중간 제품의 상부 평면도.
도2d는 본 발명에 따라 접촉 구조물을 만드는 공정의 제1 실시예에서의 또 다른 단계를 도시한 측단면도.
도2e는 본 발명에 따라 접촉 구조물을 만드는 공정의 제1 실시예에서의 또 다른 단계를 도시한 측단면도.
도2f는 본 발명에 따라 접촉 구조물을 만드는 공정의 제1 실시예에 따른 도2e에 도시된 단계에서 형성된 중간 제품의 상부 평면도.
도2g는 본 발명에 따라 접촉 구조물을 만드는 공정의 제1 실시예에서의 또 다른 단계를 도시한 측단면도.
도2h는 본 발명에 따라 접촉 구조물을 만드는 공정의 제1 실시예에 따른 도2g에 도시된 단계에서 형성된 중간 제품의 단부 단면도.
도2i 및 도2j는 본 발명의 접촉 구조물의 여러 가능한 형상중 두개를 도시한 것으로 깔때기형 기부 단부를 명확하게 도시한 사시도이며, 도2i는 도2e 및 도2g에 전체적으로 도시된 개구의 측벽들을 부분적으로 코팅한 구조를 도시하고, 도2j는 도4e 및 도4g에 도시된 개구의 측벽들을 완전히 코팅한 구조물을 도시한다.
도2k는 본 발명에 따라 접촉 구조물을 만드는 공정의 제1 실시예에 따른 도2g에 도시된 단계에서 형성된 중간 제품의 상부 평면도.
도2l 및 도2m은 본 발명에 따른 접촉 구조물을 만드는 공정의 제1 실시예에 따라 전자 요소 상에 형성된 각각의 완성된 접촉 구조물을 도시한 측단면도 및 사시도.
도2n은 본 발명에 따라 전자 요소의 접촉 패드에 접촉을 만드는 팁 단부를 갖춘 도2l 및 도2m의 접촉 구조물의 측단면도.
도2o는 본 발명에 따라 전자 요소의 접촉 패드에 연납땜된 팁 단부를 갖춘 도2l 및 도2m의 접촉 구조물의 측단면도.
도3a는 본 발명에 따라 접촉 구조물을 만드는 공정의 일부의 제2 실시예에서 도2d에 도시된 단계에 비교되는 단계를 도시한 측단면도.
도3b는 본 발명에 따라 접촉 구조물을 만드는 공정의 일부의 제2 실시예에서 도2e에 도시된 단계에 비교되는 또 다른 단계를 도시한 측단면도.
도3c는 본 발명에 따라 접촉 구조물을 만드는 공정의 일부의 제2 실시예에서 도2k에 도시된 단계에 비교되는 또 다른 단계를 도시한 측단면도.
도3d는 팁 및 포스트 구조물을 도3c의 구조물에 부가하는 선택적인 보강된 구조물의 측단면도.
도4a는 본 발명에 따라 접촉 구조물을 만드는 공정의 제3 실시예에서 도2a에 도시된 단계에 비교되는 단계의 측단면도.
도4b는 본 발명에 따라 접촉 구조물을 만드는 공정의 제3 실시예에서 도2b에 도시된 단계에 비교되는 또 다른 단계의 측단면도.
도4c는 본 발명에 따라 접촉 구조물을 만드는 공정의 제3 실시예에서 따른 도4b에 도시된 단계에서 형성된 중간 제품의 상부 평면도.
도4d는 본 발명에 따라 접촉 구조물을 만드는 공정의 제3 실시예에서 도2d에 도시된 단계에 비교되는 또 다른 단계의 측단면도.
도4e는 본 발명에 따라 접촉 구조물을 만드는 공정의 제3 실시예에서 도2e에 도시된 단계에 비교되는 또 다른 단계의 측단면도.
도4f는 본 발명에 따라 접촉 구조물을 만드는 공정의 제3 실시예에 따른 도4e에 도시된 단계에서 형성된 중간 제품의 상부 평면도.
도4g는 본 발명에 따라 접촉 구조물을 만드는 공정의 제3 실시예에서 도2g에 도시된 단계에 비교되는 또 다른 단계의 측단면도.
도5a는 종래 기술에 따라 기판 상의 마스킹 층에 개구를 형성하는 기술을 도시한 측단면도.
도5b는 종래 기술에 따라 기판 상의 마스킹 층에 형성된 개구의 측단면도.
도5c는 종래 기술에 따라 기판 상의 마스킹 층에 개구를 형성하는 또 다른 기술을 도시한 측단면도.
도5d는 본 발명에 따라 기판 상의 마스킹 층에 테이퍼진 개구를 형성하는 기술을 도시한 측단면도.
도5e는 본 발명에 따라 기판 상의 마스킹 층에 테이퍼진 개구를 형성하는 또 다른 기술을 도시한 측단면도.
도5f는 본 발명에 따라 기판 상의 마스킹 층에 테이퍼진 개구를 형성하는 또 다른 기술을 도시한 측단면도.
도6a는 본 발명에 따른 접촉 구조물의 팁 단부의 일 실시예를 도시한 상부 평면도.
도6b는 본 발명에 따른 접촉 구조물의 팁 단부의 일 실시예를 도시한 상부 평면도.
도7은 본 발명에 따른 스프링 형상의 양호한 실시예를 도시한 상부 평면도.
도8은 본 발명에 따른 돌기 형상부를 형성 및 변형시키는 스텐실을 도시한 개략도.
본 발명의 기술 및 그에 의한 초소형 전자 요소 접촉 구조물을 설명하기 전에, 모 출원에서 기술된 기술을 살펴보는 것이 유익할 것이다. 본 출원과 모출원은 스프링 접촉 요소일 수 있는 초소형 전자 요소 접촉 구조물에 대한 것이며 본 출원과 모출원에서 사용된 재료 및 프로세스 사이에 약간의 공통점이 있지만, 이하의 설명으로부터 큰 차이점이 있음을 알 수 있을 것이다.
도1a 내지 도1c는 상술된 모출원에서 개시된 바와 같이, 액티브 반도체 장치와 같은 전자 요소일 수도 있는 기판의 한 표면 상에 적층된 다중 마스킹층 내에 형성된 개구 내로 적어도 하나의 금속 재료층을 적층시킴으로써, 스프링 접촉 요소인 초소형 전자 요소 접촉 구조물을 제조하는 기술을 도시한다. 일반적으로, 내부에 개구가 형성된 복수의 절연층이 정렬되며 도전성 재료의 층으로 "시드(seed)"된다. 도전성 재료의 질량부는, 예를 들어 전기도금(electroplating)(또는, CVD, 스퍼터링, 비전기 도금(electroless plating, etc.) 등에 의해 시드된 개구 내에 형성(또는 적층)될 수 있다. 절연층이 제거된 후, 질량부들은 요소의 면 위로 수직으로 연장될 뿐만 아니라 질량부가 장착되는 위치로부터 측방향으로도 연장된 프리스탠딩 탄성 접촉 구조물로서 기능할 수도 있다. 이러한 방식으로, 접촉 구조물은 (요소의 표면에 평행한) x-y 평면뿐만 아니라 Z축으로 모두에서 추종성(compliance)가 있도록 이미 엔지니어링되었다. 도1a, 도1b 및 도1c에서, "위"는 도면에서 3차원 관계로 변환되어 이해되어야 하며, 본 발명의 설명 내에서 유지되어야 한다.
도1a는 기판(102) 상에 복수의 프리스탠딩 탄성 (스프링) 접촉 요소(120) 중 하나를 제조하기 위한 예시적인 기술을 도시한다. 예를 들어, 기판(102)은, 반도체 웨이퍼 상에 있는 반도체 장치를 포함하는, 액티브 전자 요소일 수도 있다.
기판(102)은 스프링 접촉 소자가 제조될 면 상에 복수(그 중 하나가 도시됨)의 영역(112)을 갖는다. 기판(102)이 (반도체 장치와 같은) 전자 요소인 경우, 이들 영역(112)은 양호하게는 전자 요소의 (결합 패드와 같은) 단자일 것이다.
일반적으로, 상기 기술은 기판의 면 상에 개구를 갖는 복수(세 개가 도시된)의 패터닝된 마스킹층(104, 106, 108)을 도포하는 것을 포함한다. 마스킹층은 (도시된 바와 같이) 영역(112)과 정렬된 개구를 갖도록 패터닝되며, 개구는 하나의 층(예를 들어, 108, 106)에서의 개구가 하부 층(예를 들어, 각각 106, 104)에서의 개구보다 영역(112)로부터 멀리 연장되도록 크기 및 형상 결정된다. 즉, 제1 층(104)은 하나의 개구를 가지며, 이는 영역(112) 위에 있을 수 있다. 제2 층(106) 내의 개구의 일부는 제1 층(104) 내의 개구의 적어도 일부 위로 정렬되며, 역으로 제1 층(104)의 일부는 제2 층(106) 내의 개구의 일부 아래에 연장된다. 마찬가지로, 제3 층(108) 내의 개구의 일부는 제2 층(106) 내의 개구의 적어도 일부 위에 정렬되며, 역으로 제2 층(106)의 일부는 제3 층(108) 내의 개구의 일부 아래에 연장된다. 소정의 전체 개구의 바닥부는 소정의 영역(112) 위에 있으며, 그 상부 부분은 바닥부로부터 상승되어 있다. 이하 보다 상세히 후술되는 바와 같이, 도전성 금속 재료가 개구 내로 적층되고, 마스킹층이 제거되면, 그 결과 프리스탠딩 접촉 구조물의 기부 단부가 영역(112)에서 기판(102)에 고정되며 자유 단부가 기판의 표면 위로 그리고 영역(112)로부터 측방향으로 변위되어 연장되면서 프리스탠딩 접촉 구조물이 기판 상에 직접 제조된다.
전기 도금에서와 같이, 필요시 티타늄-텅스텐(Ti-W)과 같은 도전성 재료의 얇은(예를 들어, 4500Å) 시드 층(114)이 개구 내로 적층될 수도 있다. 그 후, 도전성 금속 재료(예를 들어, 니켈)과 같은 질량부(120)가 전기 도금에 의해 개구 내로 적층될 수 있다.
도1b 및 도1c는 영역(112)에 인접한 기부 단부(122) 및 기판(102)의 표면 위로 z축으로 상승될뿐만 아니라 기부 단부(122)로부터 x축 및 y축으로 측방향으로 오프셋된 자유 단부(팁)(124)을 갖는 스프링 접촉 요소(120)를 도시한다.
도1c에서 가장 잘 도시된 바와 같이, 접촉 요소(120)는 팁 단부(124)에서 z축에서 가해지는 압력에 반작용할 것이며, 화살표(132)에 의해 표시된 바와 같이, 다른 전자 요소(도시되지 않음)의 단자(도시되지 않음)와 임시 압력 전기 접속을 이룰 것이다. z축에서의 추종성에 의해, 접촉력(접촉 압력)이 유지되어 다른 전자 요소(도시되지 않음) 상의 단자들(도시되지 않음) 사이에 (존재할 수 있는) 비-평탄성을 수용하는 것을 보장할 것이다. 이러한 임시 전기 접속은 요소(102)의 번인(burn-in) 및/또는 시험을 수행하기 위한 전자 요소(102)에 대한 임시 접속에 유용하다.
팁 단부(124)는 화살표(136, 134)에 의해 도시된 바와 같이 x 및 y 방향으로 각각 추종적으로 자유로이 이동될 수 있다. 이는, 기판(요소)(102)과 다른 열 팽창 계수를 갖는 다른 전자 요소(도시되지 않음)의 단자(도시되지 않음)에 팁 단부(124)를 (예를 들어 연납땜 또는 경납땜에 의해, 또는 도전성 접착제로) 결합하는 관점에서 중요하다. 이러한 영구 전기 접속은 인쇄 회로 기판(PCB, 도시되지 않음)과 같은 상호접속 기판과 같은 다른 전자 요소에 대한 복수의 메모리 칩(각각 기판(102)에 의해 표시됨)과 같은 전자 요소의 조립을 위해 유용하다.
재료 및 형상의 적절한 선택에 의해, 이들 제조된 질량부(120)는 매우 정밀한 치수로 그리고 서로로부터 매우 정밀하게 이격되어 제조된 프리스탠딩 탄성 접촉 구조물로서 기능할 수 있다. 예를 들어, 수만개의 이러한 스프링 접촉 요소(120)가, 반도체 웨이퍼(도시되지 않음) 상에 있는 반도체 장치 상에 대응하는 수의 단자 상에 용이하게 그리고 정밀하게 제조된다.
스프링 접촉 요소(120)는 원칙적으로, 양호하게는, 전적으로 금속이며, 복층 구조로 형성(제조)될 수 있다. 접촉 구조물의 하나 이상의 층을 위한 적절한 금속은 모출원에서 설명되었다. 이들 재료 중 대표적인 것이 니켈(및 그 합금)이다.
따라서, 모출원은, 기판(102)의 표면 상에 적어도 하나의 마스킹층(104, 106, 108)을 도포하여 기판 상의 영역(112)으로부터 기판의 표면 위로 이격되고 영역(112)으로부터 측방향으로 그리고/또는 횡방향으로 이격된 위치로 연장된 개구를 갖도록 마스킹층을 패터닝하고, 선택적으로 개구를 시딩하고(114), 개구 내로 적어도 한 층의 도전성 금속 재료을 적층하고, 잔류 도전성 금속 재료가 기판의 면으로부터 연장하며 기판의 한 영역에 고정된 기부 단부와 전자 요소의 단자에 전기 접속되는 팁 단부를 갖는 프리스탠딩 접촉 요소를 형성하도록 마스킹 재료을 제거함으로써, 반도체 웨이퍼 상에 있을 수 있는 반도체 장치와 같은 전자 요소와 같은 기판(102) 상에 직접 스프링 접촉 요소(120)를 제조하는 방법을 기술한다. 이하의 설명으로부터 알 수 있는 바와 같이, 본 발명의 기술은 적어도 일 측면에서 초소형 전자 요소 접촉 구조물을 제조하는 방법을 극적으로 단순화시킨다.
도1a 및 도1c를 참조한 상술된 방법은, 패터닝되어 서로에 대해 도포되어 재료(120)는 적층되는 다중 레벨 트렌치로 되는 마스킹 재료의 세 개의 층(104, 106, 108)을 사용한다.
본 발명에 따르면, 비교되는 초소형 전자 요소 접촉 구조물(이하, "접촉 구조물")이 보다 적은 마스킹 재료의 층(예를 들어, 포토레지스트)으로 제조될 수 있다. 도2a 내지 도2l은 본 발명의 기술의 일 실시예를 도시한다.
도2a는 복수의 접촉 구조물이 제조될 수 있는 예시적인 전자 요소(200)를 도시한다. 이하, 양호하게는 모두 동시에 동일한 요소 상에 있는 복수의 접촉 구조물을 제조하는 예로서, 하나의 접촉 구조물(260)의 제조에 대해 설명하기로 한다. 통상, 하나의 요소 상에 제조된 각 접촉 구조물은 대체로 서로 동일(즉, 치수, 형상 등) 하지만, 각 접촉 구조물의 치수 및 형상은 본 발명의 범위 내에 소정의 필요성에 따라 설계자에 의해 개별적으로 제어되고 결정될 수 있다.
이러한 예에서, 전자 요소(200)은 실리콘 기판(202)과, 실리콘 기판(202)의 표면 상에 적층된 패시베이션층(예를 들어 폴리이미드, 4 μm 두께)(204)과, 패시베이션층(204)을 통해 금속 접촉 패드(208)로 연장된 복수(그 중 하나가 도시됨)의 개구(206)를 포함하는 반도체 장치이다. 통상, 전자 요소 상에는 복수의 이러한 접촉 패드가 있다. 최종 조립체에서, 각 접촉 패드는 얇고 외관이 작은 패키지(TSOP, thin small-outline package)와 같은 다른 전자 요소(도시되지 않음) 상의 대응 접촉 패드에 (예를 들어 결합 트레이스으로) 공통으로 (종래 기술에 따라) 접속된다.
도2a에서 도시된 바와 같이, 방법 제1 단계에서, 도전층(210)이 적층된다. 도전층(210)은 예를 들어, 약 3000 내지 6000Å의 두께로 (예를 들어, 약4500Å의 두께로) 스퍼터링에 의해 적층될 수 있는 티타늄-텅스텐(Ti-W)이다. 도전층(210)은 패시베이션층(204)의 표면과 개구(206)의 측벽과 금속 접촉 패드(208)의 노출된 (개구 내의) 표면을 대체로 일치하여 연속 덮는다. 양호하게는, 도전층(210)은 전기 전도성을 가지며, 연속하여 "블랭킷"층으로 적층되면, 전자 요소의 접촉 패드(208) 모두를 서로 전기적으로 단락시킬 것이다. 후술되는 바로부터 알 수 있는 바와 같이, 도전층(210)의 이러한 단락 특징은 전자 요소 상에 접촉 구조물을 제조하기 위한 전해 프로세스(예를 들어 전기 도금)를 위한 적절한 전위를 발생시키기 위해 유용하게 사용될 수 있다.
도전성 층(210)은 연속적이 아니며 패터닝 될 수 있으며 복수의 불연속 구역으로 적층될 수 있는 것은 본 발명의 범위 내에 있다. 양호한 실시예에서, 도전층(210)은 단자(208)의 노출된 표면을 덮는다. 다른 실시예에서, 도전층(210)은 단자(208)의 단지 일부를 덮는다. 또 다른 실시예에서, 도전층(210)은 단자(208)를 전혀 덮지 않고, 시드 층(250)이 도포될 때, 도전층(210)과 접촉하도록 단자(208)의 일반 영역(general area)에 존재한다.
또한, 제2 도전층(412, 후술됨)이 적층되어 도전층(210)에 패터닝될 수 있는 것은 본 발명의 범위 내에 있다(도4a 의 설명에서 후술되는 유사한 도전층(410) 참조). 이는, 예를 들어 접촉 패드(208)로부터 접촉 구조물(260)로의 신호의 리루팅(rerouting) 및 국지적인 상호 접속을 수행하기 위해 사용될 수 있다. 일반적으로, 많은 예에서 이중 층이 양호하다. 적절한 재료의 선정은 본 기술 분야의 기술 내에 있다.
패시베이션층은 반도체 장치 상에 공통으로 존재하지만, 패시베이션층(204)이 없으면서, 접촉 패드(208)가 기판(202) 자체의 표면 상에 또는 내에 (노출되어) 있는 것은 본 발명의 범위 내이다. 도전층(210)을 적층하기 전, 패시베이션층(204)에의 도전층(210)의 접착성을 개선하기 위해 (한 층이 존재하는 경우) 패시베이션층(204)은 선택적으로 우선 "거칠게(rough up)" 될 수 있다. 이는, 패시베이션층 상에 소정의 표면 구조를 얻기 위해 (본 기술 분야에서 숙련된 자에 의해 용이하게 결정될 수 있는) 적절한 인자를 갖는 산소(O2) 플라즈마에 전자 요소(200)를 노출시킴으로써 간단히 달성될 수 있다. 재료의 선택은 패시베이션층에 시드 층의 접착에 영향을 미칠 것이다. 예를 들어, 티타늄-텅스텐(Ti-W) 또는 구리가 폴리이미드에 양호하게 접착되는 것으로 알려졌다.
도2b에서 도시된 바와 같이, 프로세스의 다음 단계에서는, 마스킹 재료 층(220)(예를 들어, 포토레지스트)이 요소(202)의 표면에 (즉, 도전층(210)에) 적층되어, 마스킹 층(220)을 완전히 관통해 연장된 개구(222)를 포함하도록 (예를 들어, 종래의 사진석판술을 사용하여) 패터닝된다. 개구(222)는, (도시된 바와 같이) 패시베이션층(204) 내의 개구(206) 위에 위치되거나, 또는 개구(206)로부터 이격되어 접촉 패드(208)로부터 이격된 (후술되는) 위치에 위치될 수도 있다.
보다 상세히 후술되는 바와 같이, 접촉 패드(208)로부터 이격된 위치에 개구(222)를 위치시킴으로써, 전자 요소의 접촉 패드와는 다른 형상으로 복수의 접촉 구조물이 전자 요소 상에 제조될 수 있다. 하나의 특히 양호한 형상은, 형성된 접촉 구조물이 볼 그리드 배열에 비교되는 영역 배열에 팁을 갖도록 개구(222)를 위치시키는 것이다. 개구는 예를 들어 주연 패드와 같이 배열된 전자 요소 상의 접촉 패드에 접속될 수 있다. 접촉 패드로부터 변위 없이 대체로 동일한 접촉 구조물을 제조하는 것이 유리할 수도 있다. 이러한 예에서, 최종 접촉 구조물의 팁의 배열에 대응하는 영역 배열로 개구(222)를 위치시키는 것이 유용하다.
양호하게는, 각 개구(222)는 접촉 패드(208) 위의 개구(206)의 면적보다 큰 면적을 갖는다. 예를 들어, 100 μm x 100 μm(즉, 4 mil x 4 mil)의 정방형 접촉 패드(208)는 10,000 μm2의 노출된 면적을 가지며, 200 μm x 200 μm의 정방형 개구(222)는 (접촉 패드(208)의 노출된 면적의 네 배인) 40,000 μm2 의 면적을 가질 것이다. 직경 200 μm의 직경을 갖는 원형 개구(222)는 (접촉 패드(208)의 노출된 면적의 약 세 배인) 31,4000 μm2 의 면적을 가질 것이다. 일반적으로, 개구는 약 10,000 내지 40,000 μm2 사이의, 가장 양호하게는 30,000 μm2를 초과하는 단자 및/또는 기판의 면적을 노출하는 것이 좋다. 본 발명의 주요 특징은 아니지만, 일반적으로, 접촉 구조물의 풋프린트(기부 단부 면적)는 전자 요소에 접촉 구조물의 기계적인 고정(부착)을 위한 충분한 면적을 제공하여야 한다.
개구(222)와 관련하여, 개구들은 (도5d 내지 도5f를 참조하여 보다 상세히 후술되는 바와 같이) 테이퍼졌으며, 테이퍼진 개구의 바닥의 치수는 사각 개구에서는 200 μm x 200 μm 정도이며, 원형 개구에서는 200 μm 직경을 갖는다. 공간이 제한되고, 이러한 치수가 가능하지 않을 때, 가용 공간이 사용될 수 있다. 예를 들어, 125 μm 중심 상에 100 μm x 100 μm의 패드를 갖는 전자 요소를 처리할 때, 개구(222)는 105 μm x 105 μm, 110 μm x 110 μm 등의 정도의 치수를 갖는다. 또는, 공간 제한된 예에서, 접촉 구조물의 기부는 전기 접속된 패드로부터 (후술되는 바와 같이) 이격되어 위치되고 (예를 들어 200 μm인) 더 큰 양호한 치수를 가질 수 있다. 개구(222)의 테이퍼진(경사진) 구역은 도2b에서 도면 부호(223)에 의해 표시된다.
양호하게는, 마스킹층(220)은 적어도 약 50 μm, 적어도 약 100 μm, 적어도 약 150 μm, 또는 적어도 약 200 μm의 두께로 적층될 수 있다. 마스킹층(220)은 복층으로 적층될 수 있다. 접촉 구조물의 본체부가 전자 요소의 표면으로부터 이격된 거리를 주로 결정하는 것은 마스킹층(220)의 전체 두께이다. 도2l에 도시된 바와 같이 스프링 접촉 요소(260)의 기부(262)로부터 본체부(266)의 오프셋 거리(d2)를 참조한다. 상술된 모출원의 도3a를 비교한다.
양호하게는, 개구(222)의 측벽(엣지벽)은 테이퍼져서, 개구는 도전층(210)에서보다 마스킹층(220)의 표면에서 크다. 이것을 "양의 테이퍼(positive taper)"라 한다. 테이퍼가 없으면, 90°각도를 갖는 경사 측벽으로 된다. 양호하게는 개구의 측벽은 약 60°내지 70°의 평균 테이퍼 각도를 갖는다. 이는 마스킹층(220)용 재료로 포토레지스트를 사용하며, 포토레지스트를 베이킹하고, 포토레지스트를 재유동시킴으로써 용이하게 달성될 수 있다. 본 발명이 속하는 기술분야에서 숙련된 자들은 본 명세서에서 제시된 설명에 비추어 측벽 테이퍼를 제어하는 방법을 이해할 수 있을 것이다. 테이퍼진 개구가 임의의 적절한 방식으로 형성될 수 있으며, 사실상 거꾸로 단이진 절두 피라미드와 같이 단이질 수도 있는 것은 본 발명의 범위 내에 있다. 이하, 마스킹층(220) 내의 개구(222)의 형상의 제어에 대해 보다 상세히 설명하기로 한다.
도2c는, (은선으로 도시된) 두 개의 접촉 패드(208a, 208b) 중 하나에 각각 연결된 마스킹층(220) 내의 두 개의 개구(222a, 222b)를 도시하는 도2b의 전자 요소(200)의 평면도이다. 개구(222a, 222b)의 테이퍼진 구역은 도2c에서 각각 도면 부호(223a, 223b)로 표시된다.
도2d에서 도시된 바와 같이, 프로세스의 다음 단계에서, 복수의 개구(222) 중 선택된 각 개구에 대해, 돌출부(230)가 개구(222)의 중심으로부터 거리(L)에 중심을 두고 마스킹층(220)의 표면에 적층될 수 있다. 후술되는 바와 같이, 이러한 돌출부(230)는 전자 요소 상에 제조되는 접촉 구조물(260)의 접촉 (팁) 단부(264)를 형성하며, 거리(L)는 전자 요소 상에 제조되는 접촉 구조물(260)의 팁 단부(264)와 기부 단부(262) 사이의 직선 거리를 표시한다. 돌출부(230)는 예를 들어 압축된 반구형을 나타내는 금속의 "점(dot)" 또는 "덩어리(dollop)"일 수도 있으며, 스텐실 인쇄에 의해 또는 종래의 스크린 인쇄 기술을 사용하여 적절히 적용될 수 있는 적은 양의 에폭시, 포토레지스트 등일 수도 있다. 돌출부(230)는 도전성 재료일 수도 있다. 압착된 반구형 도트 형상의 돌출부(230)의 적절한 치수는 직경이 약 125 내지 375 μm(약 5 내지 15 mil)이고 높이가 약 50 μm(2 mil)이다. 돌출부가 (예를 들어, 약 5 mil의 폭 이하의) 스키니어(skinnier)일 수도 있으며, 또는 돌출부가 보다 넓을(예를 들어 약 15 mil의 폭 이상일) 수 있는 것은 본 발명의 범위 내에 있다. 그러나, 양호하게는, 대부분의 예에서, 돌출부의 높이는 약 50 μm 내지 187 μm(2.0 내지 7.5 mil)의 범위 내에 있는 것이 좋다.
보다 상세히 후술되는 바와 같이, 다른 형상의 돌출부, 특히 광범위하게, 피라미드형, 원추형 또는 반구형, 그리고 피라미드형, 원추형, 반구형의 절두 원추형, 그리고 십자형, 링 등을 포함하는 다양한 형상의 접촉 구조물(260)의 팁 단부(264)는 본 발명의 범위 내에 있다.
본 발명이 속하는 기술 분야에서 통상의 지식을 갖는 자는 상술된 설명에 비추어 돌출부(230)의 형상을 가하여 제어하는 방법을 용이하게 이해할 수 있을 것이다. 예를 들어, 돌출부(230)를 형성하도록 포토레지스트 및 스텐실(도시되지 않음)을 사용하여, 스텐실을 위치시키면서, 포토레지스트는 스텐실로부터 돌출부를 해제하도록 소프트-베이킹(soft-baked)되고, 그 후, 스텐실을 제거하고 하드-베이킹(hard-baking)될 수 있다.
초소형 전자 요소 스프링 접촉 구조물의 팁단부(264)와 기부 단부(262) 사이의 거리(L)는, 예를 들어, 약 250 내지 2500 μm(10 내지 1000 mil), 양호하게는 250 내지 740 μm(10 내지 50 mil)의 범위 내에 있다.
도2e에 도시된 바와 같이, 프로세스의 다음 단계에서, 스텐실(섀도우 마스크)(240)은 마스킹층(220)의 표면 위에 배치될 수 있다. 스텐실(240)은 복수(그 중 하나만 도시됨)의 개구(242)를 갖는다. 도시된 바와 같이, 개구(242)는 개구(222)로부터 대응 돌출부(230)로 연장된다. 스텐실(240)은 양호하게는 펀칭되거나 또는 에칭된 개구(242)를 갖는 얇은 (예를 들어, 약 50 μm(2 mil) 두께의) 스테인리스강 포일일 수 있다. 스텐실(240)은, 개구(242)의 형상에 대응하는 도전성 트레이스 패턴으로 시드 층(250)이 마스킹 재료(220) 상에 적층될 수 있는 임의의 적절한 두께를 갖는 임의의 적절한 재료일 수 있다.
스텐실(240)이 마스킹층(220)의 표면 상의 위치하고, 시드 층(250)은 돌출부(230) 및 마스킹층(220)의 노출된 표면 상에 예를 들어 스퍼터링에 의해 적층된다. 시드 층(250)은 개구(222)의 노출된 부분 내에 그리고 개구(222)의 도전층(210)의 표면 상에 적층된다. 시드 층(250)은 시드 층이 마스킹 재료(220) 내의 개구(222)의 경사 구역(223) 상에 적층되는 경사 구역(253)을 갖는다.
시드 층(250)은, 각각이 중첩 스텐실(240) 내의 개구(242)의 패턴의 물리적인 실현인 복수의 트레이스(trace) 패턴으로 적층될 수 있다. 패터닝됨으로서, 시드 층(250)은 전자 요소 상에 제조되는 접촉 구조물에 대한 전구체로서 기능한다. 예를 들어, 전기도금 프로세스에서, 시드 층(250)의 도전성 트레이스는, 접촉 구조물(260)의 물질(질량부)이 제조되는 전자폼으로서 각각 기능한다.
시드 층(250)의 적층을 위한 프로세스 및 마스킹 재료(220)의 선택은 함께 고려될 필요성이 있다. 마스킹 재료는 적층 방법의 환경 하에서 안정되어야 한다. 예를 들어, 통상의 양의 포토레지스트 재료는 약간의 용매를 포함하며 높은 진공 상태에서 개스를 방출할 수 있다. 이러한 예에서 예를 들어 마스킹 재료을 가교 결합(cross-link)시키거나 또는 굳게하기 위해 빛에 노출시키거나 또는 베이킹함으로써 재료을 변형시키는 것이 좋다. 폴리이미드는 유용한 마스킹 재료가며 크게 품질 악화됨이 없이 스퍼터링 환경을 견딜 것이다. 적층은 화학 증착(CVD) 또는 e-비임 프로세스에 의해 수행될 수도 있다. 이는 도즈 스퍼터링(dose sputtering)보다 적은 진공을 요구한다. 이를 위해, 종래의 노볼랙 포토레지스트 수지가 약간 가교 결합되면서 사용될 수도 있다. 다른 고려는 진공하에서 안정하게 하기 위한 마스킹 재료에 대한 임의의 변형이도 공정 중 후에 제거하는 것을 더욱 어렵게 한다는 것이다. 적절한 재료 및 공정은 당업자에 의해 선택될 수 있다. 하나의 특별한 바람직한 공정은 상기한 바와 같이 패너팅된 후 가열에 의해 부분적으로 교차 결합된 노볼랙 포토레지스트를 사용하는 것이다. 시드 층(250)의 적층은 CVD를 사용하여 이루어진다.
도2f는 평면도로 도2e에 기재된 단계들의 결과를 도시한 것이고, 스텐실(240)에서 2개의 개구(242a, 242b)가 도시되고, 각 개구(242a, 242b)는 각각 2개의 접촉 패드(208a, 208b)(대시 선으로 도시됨) 중 결합된 것으로부터 2개의 돌출 형상부(230a, 230b)(대시선으로 도시됨) 중 선택된 것으로 연장한다.
도2f는 스텐실(240)에서 각각 개구(242a, 242b)를 통해 적층된 시드 층의 2개의 패터닝된 트레이스(250a, 250b)을 도시하고 있다. 트레이스(250a, 250b)은 도시의 명확성을 위해 크로스 해칭으로 도시되지만, 이러한 크로스 해칭은 본 도면에서 단면을 표시하지 않는 것을 분명히 알아야 한다.
도2f에서 도시된 각 트레이스(250a, 250b)은 도전성의 트레이스(250a, 250b)상에 형성될 접촉 구조물(260)의 기부 단부(262), 팁 단부(264) 및 본체부(266)에 각각 대응하는 기부 단부(252a, 252b), 팁 단부(254b) 및 중앙 본체부(256a, 256b)를 갖는다. 트레이스(250a, 250b)의 경사 영역(253a, 253b)은 각각 본 도면에서 도시된다.
도2g는 섀도우 마스크(240)가 제거된 다음 단계의 공정을 보여준다. 복수개(복수 중 하나가 도시됨)의 접촉 구조물(260)들이 복수개(복수 중 하나가 도시됨)의 트레이스(230) 상에 도금(즉, 전기 도금)에 의해 도전성 재료의 질량부로 생성된다. 각 접촉 구조물(260)은 기부 단부(262)(본원 케이스의 306과 비교), 팁 단부(264)(본원 케이스의 304와 비교) 및 기부 단부(262)와 팁 단부(264) 사이에 연장한 본체부(본원 케이스의 306과 비교)를 갖는다. 도시된 바와 같이, 접촉 구조물(260)은 기부 단부(262)와 본체부(266)의 사이에 경사 영역(263)을 가지고, 경사 영역(263)은 시드 층(250)의 경사 영역(253)상에 형성되고, 경사 영역(253)은 마스킹 재료(220)의 개구(222)의 경사 영역(223)상에 형성된다.
도2h는 선 2H-2H를 따라 취한 도2h의 전자 요소의 단면도로서, 본 발명의 바람직한 일 실시예에 따라 이루어진 접촉 구조물(260)의 형상(횡단면)을 도시한 것이다. 형상은 거의 반원형 또는 버섯 형태이다. 본체부(266)을 통과하여 취한 이 단면은 전체 길이에 걸친 접촉 구조물의 행상을 나타낸 것이다. 이러한 구조물은 거의 평평한 노출 시드 층 위에 전기 도금의 결과물이다.
도2g(도2m 참조)에 잘 도시된 바와 같이, 최종 접촉 구조물(260)의 전체 높이 "H", 다시 말하면, 기판(202)의 표면으로부터 떨어진 팁 단부(264)의 높이는 바람직하게는 적어도 약 4.0 mm이고, 약 8.0 mm 이상일 수 있다.
도2h에 잘 도시된 바와 같이, 접촉 구조물(260), 다시 말하면, 트레이스(250)상의 접촉 구조물의 대부분의 두께 "t"는 바람직하게는 적어도 약 0.5 mm이고 약 1.5 mm 이상일 수 있다.
도2h에 잘 도시된 바와 같이, 접촉 구조물(260), 다시 말하면, 트레이스(250)상의 접촉 구조물의 대부분의 폭 "w"는 바람직하게는 적어도 약 0.5 mm이고 약 4.0 mm 이상일 수 있다. 폭은 본체부(266)를 따라 일정할 수 있거나, 본체부(266)는 폭에서 예를 들어, 본체부(266)의 기부 단부(264) 부근에서는 넓어지고 팁 단부(266) 부근에서 좁아지면서, 테이퍼질 수 있다.
상술한 바와 같이, 최종 초소형 전자 요소 접촉 구조물(260)의 기부 단부(262)와 팁 단부(264) 간의 길이 "L"은 적절하게 적어도 약 10 mm일 수 있고, 50 mm 이상 정도가 될 수도 있다.
스프링 형상의 설계를 위한 일반적인 요구는 본 업계에서 잘 알려져 있다. 수치, 구부림 모멘트, 다양한 수치로 가요성을 허용하는 형상 등과 같은 세부 사항은 설계자에 의해 선택될 수 있고 본 발명의 설명에 따라 이행될 수 있다. 특히 바람직한 형상은 곡선의 테이퍼진 내측 및 외측 반경을 가지는 원형에 가깝다. 그러한 형상은 도7에 도시되어 있다.
도2i 및 도2j는 명확하게 도시하기 위해 요소(200)와 분리된 도2g의 접촉 구조물(260)에 대한 많은 가능한 구성들 중 2개를 도시한 사시도이다. 이들 도면은 본 발명을 이용하여 선택될 수 있는 2개의 중요한 변경을 도시한 것이다. 도2i에서, 접촉 구조물은 정사각형 기부 단부(262)를 갖는다. 도2j에서, 접촉 구조물은 둥근(원형의) 기부 단부(262)를 갖는다. 이들 양 도면에서, 경사 영역(263)의 기부 단부의 깔때기 형상은 용이하게 이해되고, 상기 형상은 마스킹 층(220)의 개구(222)의 경사 측벽(223)에 의해 기부 단부에 주어진다. 도2j에서, 기부 단부(262)의 경사 영역(263)이 완전히 덮여지고(360°), 작은 "립(lip)"이 전체 기부 단부를 따라 연장되어 있다. 이러한 완전한 깔때기 형상은 모든 측벽과 마스킹 층(420)의 표면의 일부분을 따라 시드 층의 적층을 허용하는 스텐실(440)을 사용하여 용이하게 얻어진다. 이러한 스텐실은 도4e에 도시되어 있고, 최종 구조물은 도4g에 도시되어 있다. 도2i는 시드 층을 개구(222)의 측벽의 부분에만 적층한 결과를 보여준다. 이는 도2e에서 도시한 바와 같이, 개구(222)의 부분을 덮는 스텐실을 이용하여 용이하게 얻어진다. 선택된 마스크 및 적층의 조건에 따라 약간의 측벽이 덮여질 수 있다. 이는 일측벽의 일부분만이나, 도2i에 도시된 바와 같은 전체 측벽, 1개 이상의 측벽 부분들(바람직한 실시예), 또는 완전한 깔때기 형상(특히 바람직한 실시예)을 이루는 도2j에서 도시된 바와 같은 측벽 영역 전체를 포함할 수 있다. 도금 후 최종 구조물은 도2g에서 단면으로 도시되어 있다. 기부가 정사각형이면, 도2g의 사시도는 도2i에 도시된 도면과 유사할 수 있다.
삭제
도시의 편의를 위해, 도2f와 도2k의 상부면도는 도2e, 도2g 및 도2l의 상세한 단면의 부분적인 깔때기의 실시예의 대안으로 완전한 깔때기 실시예를 도시하고 있다. 최종 구조물은 도2j에서 도시한 바와같이 원형 기부를 갖는, 도2i에서 도시 한 바와 같이 부분적인 깔때기 형상과 유사하다.
도2k는 복수 접촉 구조물(260a, 260b) 중 2개를 도시한 도2g의 전자 요소(200)의 상부면도이고, 각 접촉 구조물(260a, 260b)은 (대시선으로 표시된) 2개의 접촉 패드 (208a, 208b) 중 1개와 연관되어 있다. 접촉 구조물(260a, 260b)은 각각 기부 단부(262a, 262b), 팁 단부(264a, 264b) 및 중심 본체부(266a, 266b)를 갖는다. 접촉 구조물(260a, 260b)의 경사 영역(263a, 263b)은 각각 본 도면에 도시되어 있다.
도2k에서 명백히 도시된 바와 같이, 최종 접촉 구조물은 전술한 본원 케이스에 도시되고 기재된 테이퍼진 접촉 구조물과 유사한 방식으로 기부 단부(262a, 262b)에서 넓어지는 것으로부터 그 팁 단부(264a, 264b)에서 좁아지는 것에 이르기 까지 적절하게 (가로로) 테이퍼진다. 접촉 구조물(260a, 260b)은 도시의 명확성을 위해 이중으로 크로스 해칭되어 있으나, 이러한 이중 크로스 해칭은 본 도면에서 단면을 표시하지 않음을 분명히 이해하여야 한다.
도2g에서 명백히 도시된 바와 같이, 기부 단부(262), 즉 전체 접촉 구조물(260)은 시드 층(250)과 도전층(210)을 통해 전자 요소의 접촉 패드(208) 중 연관된 하나에 전기적으로 연결된다. 또한, 명백히 도시된 바와 같이, 상술한 내용으로부터, 전자 요소의 일 그룹의 접촉 패드(208)는 전기도금 공정에 의해 접촉 구조물(260)을 용이하게 조립하기 위해 도전층(210)에 의해 서로 단락될 수 있다.
공정 중 최종 공정 단계에서, 적절한 솔벤트로 세척함으로써 마스킹 층(220)이 제거될 수 있다. 예를 들어, 포토레지스트인 마스킹 층(220)은 전술한 다른 임의의 요소에 악영향을 끼치지 않고 아세톤으로 선택적으로 세척될 수 있다. 최종적으로, 다른 재료에 의해 (즉, 시드 층(250)에 의해) 덮이지 않는 도전층(210)의 모든 부분들은 적절한 화학 작용을 이용하여 선택적으로 에칭될 수 있다.
도2l 및 도2m은 전자 요소에 대해 기부 단부(262)에 부착된 독립식 접촉 구조물(260)의 최종 제품을 도시한 단면도 및 사시도로서, 그 본체부(266)는 전자 요소의 표면에서 이격 위치하고 그 팁 단부(274)는 본체부(266)의 수평 높이로부터 가장 멀리 떨어져 연장된 지형을 갖는다. 최종 접촉 구조물(260)의 기부 단부(262)의 경사 영역(263)은 후술할 도2n 및 도2o 뿐만 아니라 본 도면에서도 명백히 볼 수 있다.
본질적으로, 각 접촉 구조물(260)을 위해, 접촉 재료의 긴 주요부는 기부 단부(262), 기부 단부(262)에 대향하는 팁 단부(264) 및 기부 단부(262) 및 팁 단부(264)의 사이에 있는 본체부(266)를 갖추도록 마스킹 재료상에 적층되고, 여기에서, 본체부(266)는 기판(202)의 표면에 바람직하게는 거의 평행하고 기부 단부(262)에서 (z-축으로) 오프셋된 평면에 있다. 돌출 형상부(230)의 결과로서, 팁 단부(264)는 본체부(266)로부터 더 오프셋되어 있다. 마스킹 재료(220)가 제거될 때, 최종 접촉 구조물(260)은 다른 전자 요소(즉, 272 또는 282로 각각 이하에 후술함)의 단자(즉, 270 또는 280)과 접촉하도록 자유로운 팁 단부(264)를 갖고 기판(202)에 대해 기부 단부(262)에 의해 독립식으로 고정되어 있다.
재료 및 공정
본원 케이스와 비교하여, 본 발명의 접촉 구조물은 원래, 바람직하게는 전체적으로 금속이고, 다층 구조물로서 형성(제작)될 수 있다. 접촉 구조물을 위한 도전 재료의 주요부의 1개 이상의 층들을 위한 적절한 재료는 다음과 같으나 이에 한정되지 않는다.
니켈 및 그 합금,
구리, 코발트 및 그 합금,
양자 모두 우수한 전류 운반 능력 및 양호한 접촉 저항력 특성을 보여주는 금(특히 경성 금) 및 은,
백금계 원소,
귀금속,
준귀금속 및 그 합금, 특히, 팔라듐계 원소 및 그 합금,
텅스텐, 몰리브덴 및 다른 내화성 금속 및 그 합금.
니켈 및 니켈 합금의 사용이 특히 바람직하다.
땜납식 처리가 요구될 경우, 주석, 납, 창연(bismuth), 인듐 및 그 합금들이 사용될 수 있다.
도전층(210), 시드 층(250) 및 접촉 구조물(260)을 위한 재료를 적층하는 적절한 공정은 수용액에서 나온 재료의 적층을 발생시키는 다양한 공정들, 전기 도금, 비전기 도금, 화학적 증착(CVD), 물리적 증착(PVD), 액체 또는 고체 전구체의 유도된 분해를 통해 재료의 적층을 발생시키는 공정들 등이 있으나, 이에 한정되지 않으며, 재료들을 적층하는 모든 기술들은 일반적으로 알려져 있다.
도전층(210)을 위한 적절한 재료들은 4500 Å 의 두께와 같이 3000 내지 6000 Å 의 두께로 스퍼터링(sputtering)함으로써 적층되 수 있는 티타늄-텅스텐(Ti-W)을 포함한다. 도전층(210)에는 바람직하나 선택적인 부가는 2500 내지 4500 Å의 두께, 예를 들어 3500 Å의 두께로 적층될 수 있는 골드층이다. 도전층(210)의 목적은 주로 시드 층상에 최종 접촉 구조물(260)이 될 도전 재료 덩어리를 축적하도록 전기도금 공정을 이용하기 위해 도전 트레이스(250)에 전기적 연결을 제공하는 것이다. 그러나, 도전층(210)이 생략된 것은 본 발명의 범위내에 있다. 비도금과 같은 다른 공정이 최종 접촉 구조물이 될 도전 재료 덩어리를 축적하기 위해 채택될 수 있다.
시드 층(250)은 예를 들어 약 2500 내지 4000 Å의 두께로 스퍼터링함으로써 적층될 수 있는 금일 수 있다. 다른 바람직한 실시예에서, 시드 층은 약 1000 내지 3000 Å의 두께로 스퍼터링함으로써 적층될 수 있는 구리이다. 대안으로, 시드 층(250)은 최종 접촉 구조물(260)의 덩어리가 축적될 수 있는 다른 적절한 재료일 수 있다.
마스킹 재료(220, 320, 420)의 적절한 재료는 다양한 석판 포토레지스트, 노볼랙 수지 및 폴리이미드를 포함한다.
추종성(compliance) 및 탄성
도2n은 접촉 구조물(260)의 팁 단부(264)와 인쇄 회로 기판(PCB)등의 다른 전자 요소(272)의 접촉 패드(270) 간의 가압 접촉 연결을 하도록 요구된 경우를 도시한 것이다. 이러한 경우, 접촉 구조물(260)은 기판(202)의 표면으로부터 직각(90°)인 "z-축"으로 탄성적으로(즉, 소성적으로라기 보다는 탄력적으로) 반작용한다. 이는, 예를 들어, 기판(202)와 전자 요소(272) 간의 소켓 장착식으로, 용이하게 탈거될 수 있는 연결을 하도록 요구된 경우일 것이다.
도2o는 땜납(284)으로 인쇄 회로 기판(PCB)과 같은 다른 전자 요소(282)(272와 비교)의 접촉 패드(280)(270과 비교)에 접촉 구조물(260)의 팁 단부(264)를 보다 영구적으로 결합시키는 것이 바람직한 경우를 도시한 것이다. 본 경우에서, 접촉 구조물(260)은 "x-축" 및/또는 "y-축"에서 순응적으로 반작용하고, 양 축은 기판(202)의 표면에 대해 평행하다. 이는 2개의 전자 요소들 사이의 열 팽창 계수간의 차이를 수용하도록 요구되는 경우일 것이다.
접촉 구조물(260)이 x-축, y-축 및 z-축의 어느 축 또는 모든 축에 탄성적으로 및/또는 순응적으로 편향함으로써 인가된 힘에 반작용한다.
이러한 탄성 접촉 구조물은 부가적인 구조물을 부가함으로써 향상될 수 있다. "초소형 전자 요소 상호 연결 요소를 위한 접촉 팁 구조물 및 그 제조 방법"이란 명칭으로, 계류 중이고 통상 양도된 미국 특허 출원 제08/819,464호와, 이와 대응하는 WO97/43653으로서 1997년 11월 20일에 공개된 PCT 출원 제PCT/US97/08606호는 전기식 기부상에 팁 구조물을 한정하고 전자 요소에 이 구조물을 이전하는 방법을 기재하고 있다. 이러한 팁 구조물은 도2l의 구조물에 대한 출원에 기재된 기술을 이용하여 이전될 수 있다.
다른 예시의 접촉 구조물
본 발명의 접촉 구조물(260)에 유용한 형상은 팁 단부(264)가 본체부(266)로부터 오프셋된 것이다. 이 오프셋은 돌출 형상부(230)의 존재의 결과이다. 도2l에 도시된 스프링 접촉 요소(260)의 본체부(266)로부터 팁 단부(264)의 오프셋 거리 "d1"에 유의할 필요가 있다. 상술한 본원 케이스의 도3a와 비교해보라.
그러나, 특정 적용에서는, 접촉 구조물의 본체부로부터 팁 단부의 그러한 오프셋이 요구되지 않는 것을 고려해야 한다.
본 발명의 실시예에 따르면, 접촉 구조물은 팁 단부가 본체부로부터 오프셋되지 않고 접촉 구조물의 팁 단부로 연장한 본체부를 갖출 수 있다. 예를 들면, 팁 단부는 본체부와 동일 평면상에 있을 수 있다. 그러한 접촉 구조물을 제조하는 과정은 다음의 변경들을 가지고 도2a 내지 도2l에 대해 상술한 방식으로 주로 진행될 것이다.
도3a(도2d와 비교)는 패시베이션(passivation)층(304)(204와 비교)에서 개구(306)(206과 비교)를 통해 노출된 접촉 패드(308)(208과 비교)를 갖는 기부(202와 비교)상에 도전층(310)(210과 비교)이 적용된 개구(322)(222와 비교)를 구비한 마스킹층(320)(220과 비교)을 도시한 것이다. 도2d와 구별되는 바와 같이, 돌출 형상부(230)는 제공되지 않는다. 도2b에 대해 상술한 것과 유사한 방식으로, 개구(322)의 테이퍼진 영역이 본 도면에서 참조부호 323으로 표시된다.
도3b(도2e와 비교)는 마스킹 층(320)상에 배치된 스텐실(섀도우 마스크)(340)(240과 비교)을 도시한 것으로서, 스텐실(340)은 개구(342)(242와 비교)를 갖추고 시드 층(350)(250과 비교)은 마스킹층(320)에 개구(342)를 통해 적층되며 개구들(306) 안으로 그리고 접촉 패드(308)상에 있는 도전층(310)이 포함되어 있다. 돌출 형상부(230)는 본 실시예에 제공되어 있지 않기 때문에, 시드 층(350)은 최종 접촉 구조물의 팁 단부가 될 것을 향해 "융기"하지 않고, 오히려 최종 접촉 구조물의 본체가 될 것과 일직선으로(동일 평면상에) 있다. 시드 층(350)은 마스킹 재료(320)의 개구(322)의 경사 영역(323)에 적층될 경사 영역(353)을 갖는다.
접촉 구조물(360)을 형성할 재료를 적층하는 단계와, 마스킹 층(320)을 제거하는 단계와, 도전층(310)의 노출된(덮이지 않은) 부분을 제거하는 단계를 포함하는 다음 공정 단계는 상기 실시예에 대해 기재된 바와 같이 진행될 것이다. 도3c(도2k와 비교)는 상술한 도금, 마스킹 층(320) 세정 및 도전층(310)의 선택적인 에칭이 발생된 후에, 그러한 공정으로 인한 접촉 구조물(360)(260과 비교)을 도시한 것이다. 최종 접촉 구조물(360)은 기부 단부(362)(262와 비교), 팁 단부(364)(264와 비교) 및 본체부(366)(266과 비교)를 갖는다. 도시된 바와 같이, 접촉 구조물(360)은 기부 단부(362)와 본체부(366)의 사이에서 경사 영역(363)을 갖는다. 경사 영역(363)은 시드 층(350)의 경사 영역(353)상에 있고, 경사 영역(353)은 마스킹 재료(320)의 개구(322)의 경사 영역(323)상에 있다.
이러한 구조물은 더욱 복잡한 구조물을 형성하기 위해 부가적 요소를 부가하여 더욱 처리될 수 있다. "초소형 전자 요소 상호 연결 요소를 위한 접촉 팁 구조물 및 그 제조 방법"이란 명칭으로, 계류 중이고 통상 양도된 미국 특허 출원 제08/819,464호와, 이와 대응하는 WO97/43653호로서 1997년 11월 20일에 공개된 PCT 출원 제PCT/US97/08606호는 희생 기판 상에 팁 구조물을 형성하고 전자 요소에 이 구조물을 이송하는 방법을 기재하고 있다. 이러한 팁 구조물은 도3c의 구조물에 대한 출원에 기재된 기술을 이용하여 이전될 수 있다.
본 구조물의 다른 유용한 향상은 부가된 팁 요소가 본체부(366)로부터 더욱 멀리 돌출하도록 스페이서 요소를 포함하는 것이다. "초소형 전자 요소 접촉 구조물 및 그 제조 방법"이란 명칭으로, 1998년 1월 29일 자로 출원되어, 계류 중이고 통상 양도된 미국 특허 출원 제08/(미지정 상태임)호는 포스트 구조물을 만들고, 팁 구조물을 만들고, 이 두 개를 서로 결합하여 지지 구조물로 만드는 것을 기재하고 있다. 이는 도3c의 탄성 접촉 구조물과 잘 작용할 것이고, 정밀하게 한정된 팁 구조물을 갖는 탄성 접촉 구조물을 제공한다. 바람직한 실시예로서, 계류 중인 출원에서 기재되어 마련된 팁 포스트 결합체는 본체부(366)의 팁 단부에 납땜되고, 팁 포스트 결합체는 계류 중인 상기 출원에 기재된 대로 해제된다. 도3d를 참조하면, 팁 부분(364)은 포스트(382)에 납땜 재료(381)에 의해 고정되고, 이는 팁 본체(384)에 납땜 재료(383)에 의해 고정된다. 팁 본체(384)는 바람직한 팁 지점(385)과 함께 도시되나, 이러한 형상은 선택적이다.
원격으로 위치하는 접촉 구조물
반도체 장치 등의 전자 요소의 접촉 패드(208)의 위치에 직접 그 기부 단부(262)를 갖는 접촉 구조물(260)을 제조하는 기술이 상술되었다. 전자 요소를 위한 특정 적용에 있어서, 접촉 구조물, 특히 그 기부 단부를 연결된 접촉 패드로부터 멀리 떨어지게 위치시키는 것이 바람직할 수 있다. 이러한 방식으로, 접촉 구조물(260)의 팁 단부(264)는 연결된 접촉 패드보다 다른 배치(패턴, 피치 등)를 가질 수 있다.
상기 미국 특허 출원 제08/955,001호는 합체된(전기적으로 연결된) 단자(접촉 패드)로부터 떨어져 있는 전자 요소상의 영역에 스프링 접촉 요소를 제조하는 것을 개시한다. 일반적으로, 스프링 접촉 요소는 전자 요소의 단자(접촉 패드)로부터 단자에서 이격된 위치로 연장하는 도전 라인에 장착될 수 있다. 이러한 방식으로, 복수개의 동일한 스프링 접촉 요소가 전자 요소에 장착될 수 있어, 그 자유 (말단) 단부는 전자 요소 상의 단자의 패턴에 의존하지 않는 패턴 내의 위치에서 배치된다. 특히 유용한 실시예에서, 스프링 접촉 단자의 자유 단부는 전기적으로 연결된 단자로부터 공간 이동할 수 있다.
전자 요소의 단자로부터 이격되어 스프링 접촉 요소를 위치시키는 개념은 본 발명의 초소형 전자 요소 접촉 구조물이 합체된(전기적으로 연결된) 단자로부터 이격된 위치에서 제조될 수 있도록 본 발명의 기술에 참조될 수 있다.
도4a는 도2a에 비교될 수 있고, 복수개의 접촉 구조물이 제조될 수 있는 예시적 전자 요소(400)(200과 비교)를 도시한 것이다. 단일 접촉 구조물(460)(260과 비교)의 제조는 복수개의 접촉 구조물을 제조하는 예시로서, 바람직하게는 동일 요소상에 동일 시간으로, 기재될 것이다. 통상적으로, 단일 요소 상에 제조된 접촉 구조물의 각각은 서로에 대하여(즉, 치수, 형상 등) 실질적으로 동일하지만, 각각의 접촉 구조물의 치수 및 형상은 소정의 적용 요건에 대하여 설계자에 의해 개별적으로 제어되고 결정될 수 있다.
전술한 예에서와 같이, 이 예에서, 전자 요소(400)는 실리콘 기판(402, 도면 부호 202에 비교됨), 실리콘 기판(402)의 표면 상에 배치된 패시베이션 층(404, 도면 부호 204에 비교됨), 및 패시베이션 층(404)을 통해 금속 접촉 패드(408, 도면 부호 208에 비교됨)로 연장된 개구(406, 도면 부호 206에 비교됨)를 포함하는 반도체 장치이다.
전술한 예에서와 같이, 도4(도2a에 비교됨)에 도시된 것처럼, 공정의 제1 단계에서, 패시베이션 층(404)의 표면, 개구(406)의 측벽 및 금속 접촉 패드(408)의 노출된(개구 내에서) 표면을 약 4500 Å 의 두께로 스퍼터링하고 덮음으로써 적층되는 공형의 연속된 티타늄-텅스텐(Ti-W) 층과 같은 도전층(410, 도면 부호 210에 비교됨)이 적층된다.
전술한 예와 대비하여, 이 예에서, 제2 도전층(412)은 도전층(410) 상에 적층될 수 있으며 접촉 패드(408) 상의 위치로부터 접촉 패드(408)로부터 이격된 위치(422)까지 연장된 영역을 포함하도록 패터닝될 수 있다. 제2 도전층(412)을 적층 및 패터닝하는 것은 (a) 제2 도전층(412)이 피복층으로서 적층되며, 후속해서 패터닝되거나(예를 들어, 통상의 사진 석판 기술을 사용함), (b) 제2 도전층(412)이, 예를 들어, 전술한 스텐실(240)과 같은 스텐실을 사용하여 패터닝된 층으로서 적층되거나, (c) 제2 도전층(412)이 도전층(410)의 전부 또는 일부를 덮는 피복층으로서 적층되는 것을 포함하는 통상의 반도체 가공 기술로 이루어지지만 이에 제한되지는 않는다. 이 제2 도전층(412)은, 예를 들어, 전술한 미국 특허 출원 제08/955,001호에 개시된 기술을 사용하여 후속 단계에서 패터닝될 수 있다.
제2 도전층(412)은 양호하게는 2500 내지 4500 Å의 두께, 예를 들어, 3500 Å의 두께의 금(Au)의 층이다. 제2 도전층(412)의 설계 및 제2 도전층(412)에 대한 특정 치수는 일반적으로 통상의 트레이스에 대응할 수도 있으며 적당한 치수는 당업자에 의해 용이하게 선택될 수 있다.
패터닝된 제2 도전층(412)을 제공하는 여러 기술은 본 명세서에 참고로 첨부된 미국 특허 출원 제08/955,001호에 설명되어 있다.
도4b(도2b에 비교됨)에 도시된 바와 같이, 다음 단계의 공정에서, 마스킹 재료(예를 들어, 포토레지스트)의 층(420)은 실리콘 기판(402)의 표면 상에[즉, 도전층(410)과 제2 도전층(412) 상에] 적층되며 마스킹 층(420)을 통해 완전히 연장되는 개구(422, 도면 부호 222에 비교됨)를 포함하도록 패터닝된다(예를 들어, 통상의 사진 석판 기술을 사용함). 이 예에서, 개구(422)는 개구(406)로부터 이격되어, 그 결과, 패시베이션 층(404) 내의 개구(406) 위에 있는 것(이전의 예에 대하여 설명됨)이 아니라 접촉 패드(408)로부터 이격된 위치에 있다. 접촉 패드(408)로부터 이격된 위치에 이러한 복수의 개구(422)를 위치시킴으로써, 실질적으로 동일한 복수의 접촉 구조물(460)은 전자 요소의 접촉 패드의 외형과 다른 외형으로 전자 요소 상에 제조될 수 있다.
전술한 예에서와 같이, 이 예에서, 각각의 개구(422)는 접촉 패드(408) 상의 개구(406)의 면적보다 더 큰 면적을 갖는 것이 바람직하다. 예를 들어, 개구(422)는 40,000 μm2[접촉 패드(408)의 노출 면적의 4배]의 면적을 가질 수도 있다. 또한, 본 발명의 핵심적인 특징은 아니지만, 일반적인 제안으로서, 접촉 구조물의 영역(기부 단부 영역)은 접촉 구조물을 전자 요소에 기계적으로 체결(부착)하기 위해 충분히 크게(소정의 이격 억제) 되어야 한다.
전술한 실시예에서와 같이, 이 실시예에서, 마스킹 층(420)은 양호하게는 적어도 약 50 ㎛, 적어도 약 100 ㎛, 적어도 약 150 ㎛ 및 적어도 약 200 ㎛의 두께로 적층된다. 전술한 예에서와 같이, 이 예에서, 개구(422)의 측벽(모서리벽)은 양호하게는 확실하게 테이퍼 가공된다. 도2b에 대하여 전술한 것과 유사한 방식으로, 개구(422)의 테이퍼 가공된 영역은 이 도면에서 도면 부호 423으로 표시된다.
도4c(도2c에 비교됨)는 도4b의 전자 요소(400)의 평면도이며, 마스킹 층(420) 내의 개구(422)와, 결합 접촉 패드(408, 점선으로 표시됨)를 도시한다. 이 도면에서, 제2 도전층(412)의 패터닝된 부분도 또한 접촉 패드(408)로부터 개구(422) 내에까지 연장되어 점선으로 도시되어 있다. 도2c에 대하여 전술한 것과 유사한 방식으로, 개구(422)의 테이퍼 가공된 영역은 이 도면에서 도면 부호 423으로 표시되어 있다.
전술한 예의 방식에 비교되는 방식으로, 이 실시예에서, 도4d(도2d에 비교됨)에 도시된 바와 같이, 다음 단계의 공정에서, 돌출부(430)는 개구(422)로부터 거리"L'"(거리 "L"에 비교됨)에서 마스킹 층(420)의 표면 상에 적층될 수도 있다. 전술한 예에서와 같이, 이 예에서, 돌출부(430)는 전자 요소(400) 상에 제조된 접촉 구조물(460)의 접촉(팁) 단부(464)의 기본 외형을 한정한다. 전술한 예에서와 같이, 이 예시적인 예에서, 돌출부(430)는 에폭시, 포토레지스트 등의 재료의 "점" 또는 "덩어리"이다.
전술한 예에서와 같이, 이 예에서, 도4e에 도시된 바와 같이, 다음 단계의 공정에서, 스텐실(섀도우 마스크, 440)은 마스킹 층(420, 도면 부호 240에 비교됨)의 표면 상에 배치되며 개구(442, 도면 부호 242에 비교됨)를 갖는다. 스텐실(440)이 마스킹 층(420)의 표면 상에 위치되면서, (예를 들어, 금의) "시드"층(450)은 마스킹 층(420) 및 이 마스킹 층(420)의 개구(422) 내로 하방 연장된 돌출부(430)의 [개구(442)를 통해] 노출된 표면 상에 그리고 제2 도전층(412)의 노출된 표면 상에 (예를 들어, 스퍼터링에 의해) 적층된다. 패터닝된 부분의 시드 층(450)은 전자 요소(400) 상에 제조되도록 하기 위해 접촉 구조물(460)을 한정하는 기부로서 작용하는 "트레이스"로 간주될 수 있다. 시드 층(450)은 마스킹 재료(420) 내의 개구(422)의 경사진 영역(423) 상에 적층되는 경사진 영역(453)을 가진다.
도4f(도2f에 비교됨)는, 스텐실(440) 내의 개구(442)를 도시하는, 도4e의 전가 요소(400)의 평면도이며, 개구(442)는 접촉 패드(408, 점선으로 도시됨)로부터 이격된 위치[개구(422)]에서 돌출부(430, 점선으로 도시됨)까지 연장된다.
또한, 도4f는 스텐실(440) 내의 개구(442)를 통해 적층된 시드 층(450)의 패터닝된 트레이스를 예시한다. 트레이스는 명확하게 예시하기 위해 크로스 해칭하여 예시되었지만, 이 도면에서 크로스 해칭은 단면을 나타내지 않음을 분명히 알 수 있을 것이다. 트레이스는 기부 단부(452), 팁 단부(454) 및 중심 본체부(456)를 구비한다.
도4g(도 2g에 비교됨)는 접촉 구조물(460, 도면 부호 260에 비교됨)이 시트층(450)의 도전 트레이스 시에 형성되는 다음 단계의 공정 후의 결과이다. 접촉 구조물(460)은 기부 단부(462, 도면 부호 262에 비교됨), 팁 단부(464, 도면 부호 264에 비교됨), 및 기부 단부(462)와 팁 단부(464) 사이에서 연장된 본체부(466, 도면 부호 266에 비교됨)를 구비한다. 예시된 바와 같이, 접촉 구조물(460)은 그 기부 단부(462)와 그 본체부(466) 사이에 경사부(463)를 구비하며, 경사부(463)는 마스킹 재료(420) 내의 개구(422)의 경사부(423) 상에 있는 시드 층(450)의 경사부(453) 상에 형성된다. 본체부(466)를 통해 취한 접촉 구조물(460)의 단면은 도2i에 도시된 접촉 구조물(260)의 단면과 동등하게 보이기도 있다.
대개는, 접촉 구조물(460)은 그 기부 단부(462)가 합체된 접촉 패드(408)로부터 이격되어 위치된 점을 제외하고는 접촉 구조물(260)과 동일하다. 즉, 접촉 구조물(460)은 접촉 구조물(260)과 같이 동일한 범위의 다양한 외형, 치수 및 재료를 가질 수 있다.
전술한 예에서와 같이(도2k에 비교됨), 이 예의 최종 가공 단계의 공정에서, 마스킹 층(420)은 전술한 다른 요소들에 악영향을 미치지 않으면서 적당한 용제로 세척함으로써 제거될 수 있다. 또한, 최종적으로, 다른 재료에 의해 [이 예에서는 제2 도전층(412)에 의해] 덮여지지 않는 도전층(210)의 모든 부분은 적당한 화학 작용을 사용하여 선택적으로 에칭될 수 있으므로, 전기적으로 연결된 접촉 패드(408)로부터 이격된 위치에서 전자 요소(400)에 기부 단부(462)가 부착되고 본체부(466)가 전자 요소(400)의 표면으로부터 떨어지게 위치되고 팁 단부(464)가 본체부(466)의 높이로부터 더 멀리 위치된 형태를 갖는 자유 직립 접촉 구조물(460)의 최종 제품을 생성한다.
전술한 예에서와 같이, 이 예의 접촉 구조물은 마스킹 층 위에 점(430)을 먼저 배치하지 않고 제조될 수 있으므로, 팁 단부가 본체부와 일직선으로 되는 접촉 구조물(도면 부호 360과 비교됨)을 생성한다. 또한, 그러나, 이러한 접촉 구조물의 기부 단부는 제2 도전층(412)에 의해 전기적으로 연결된 접촉 패드로부터 이격되어 위치되기도 한다.
전술한 다양한 접촉 구조물(예를 들어, 260, 360, 460)의 임의의 조합물이 단일의 전자 요소에 장착될 수 있다는 것은 본 발명의 범위 내에 있다.
경로 설정 및 공간 이동
이격되어 위치된 접촉 구조물(460)에 대하여, 다양한 복합 경로 설정 설계는 미국 특허 출원 제08/955,001호에 의해 고려되는 방식으로 수행될 수 있다.
즉, 접촉 구조물이 장착되는 전자 요소의 접촉 패드(단자)로부터 "공간 이동"을 제공하는 전자 요소 상에 초소형 전자 요소 접촉 구조물을 제조하는 기술이 설명되어 있다. 본 명세서에서 사용된 바와 같이, "공간 이동"이란 용어는 접촉 구조물의 팁(말단) 단부가 전기적으로 연결되는 전자 요소의 단자와 다른 간격(피치) 및/또는 방위로 배치되는 것을 의미한다.
이러한 방식에서, 복수의 접촉 구조물은 접촉 구조물의 외형 및/또는 피치가 요소 단자의 외형 및/또는 피치와 다른 방식으로 전자 요소에 장착될 수 있고 전자 요소 상의 대응하는 복수의 단자에 전기적으로 연결될 수 있다. 예를 들어, 요소 단자는 주변 패턴으로 제1 피치에 배치될 수도 있으며, 접촉 구조물의 팁 단부는 제2 피치에서 영역 어레이에 배치될 수도 있으며, 또는 이와 반대도 또한 같다.
양호하게는, 전자 요소 상의 복수의 접촉 구조물에 있어서, 각각의 접촉 구조물은 서로에 대하여 실질적으로 유사하게(동일하게) 되도록 제조된다. 유사한 구조물을 사용하는 하나의 이점은 구조물의 기계적 및 탄성 특성이 유사할 수 있다는 것이다. 공간 이동은 접촉 구조물의 제조에 최소 영향을 주는 공정 단계에 의해 실행될 수 있다.
공간 이동을 실행하는 제2 도전층(412)의 도전 트레이스는 전개(또는 집합)와 같은 "간단한" 공간 이동을 실행하기 위해 전자 요소의 표면을 따라 직선으로(선형으로) 접촉 구조물의 기부 단부까지 연장될 수 있다. 또는, 공간 이동을 실행하는 도전 트레이스는 보다 복잡한 공간 이동 설계를 실행하기 위해, 원한다면, 서로에 대하여 교차하는 것을 포함해서 전자 요소의 표면을 따라 경로 설정될 수 있다.
본 발명의 이점은 존재하는 전자 요소의 접촉 배치가 전자 요소가 이미 완전히 제조된 후에 수정될 수 있다는 것이다. 예를 들어, 완결된(완성된) 반도체 장치는 패시베이션 층 내의 개구를 통해 표면 상에서 접근 가능한 복수의 결합 패드 단자를 갖는다. 복수의 동일한 접촉 구조물은 이들 단자에 장착되거나 이들 단자 상에 제조된다면, 접촉 구조물의 팁 단부는 결합 패드의 배치를 "반영"한다. 본 발명은 접촉 구조물의 팁 단부가 반도체 장치의 결합 패드와는 완전히 다른 배치를 가지도록 단자(적어도 일부분)를 필수적으로 "재배치"시킨다.
마스킹 층 내의 구멍(들)의 테이퍼 가공
전술한 바와 같이, 마스킹 층(220, 320, 420) 내의 구멍(222, 322, 422)은 테이퍼 가공되는 것이 바람직하다. 테이퍼 가공되는 개구는 여러 방식으로 수행될 수 있다.
도5a 및 도5b는 기판(506) 상의 마스킹 재료(504)의 층을 통해 개구(502)를 발생시키는 종래 기술을 예시한다. 마스킹 층(504)은 포토레지스트와 같은 감광성 재료가 될 수도 있다. 사진 석판 마스크(508)는 마스킹 층(504) 상에 배치된다. 마스크(508)는 양호하게는 화학적 광원(510)으로부터의 광에 투명하다(광을 투과시킨다). 마스크(508)는 그 표면 상에 오우페이크(opaque) 재료(예를 들어, 산화철 또는 크롬)의 패턴을 갖는다.
통상적으로, 마스크(508)는 사진 업계의 "접촉 인쇄"에서 유추할 수 있는 바와 같이 마스킹 재료(504)에 가능한 한 밀접하게 설치된다.
마스크(508)의 표면 상에 오우페이크 재료(512)가 없는 영역(514)에서, 광원(510)으로부터의 광은 마스킹 재료(504)까지 마스크(508)를 관통할 수 있다. 마스크(508)의 표면 상에 오우페이크 재료(512)가 있는 영역에서, 광원(510)으로부터의 광은 마스킹 재료(504)까지 마스크(508)를 관통할 수 없다. 이 방식에서, 오우페이크 재료(512) 아래의 마스킹 재료(504)의 "비노출된" 영역(522)은 광으로부터 차폐되며, 오우페이크 재료(512)가 없는 마스크(508)의 비수성 영역(514) 아래의 마스킹 재료(504)의 "노출된" 영역(524)은 광에 노출된다. 일반적으로, 마스크(508)를 관통하는 광에 노출되는 마스킹 재료(504)의 영역(524)은 "현상"되며, 마스크(508)를 관통하는 광으로부터 차폐된 영역(522)은 "현상"되지 않는다. 이것은 잔류 마스킹 재료가 마스크 상에 오우페이크 재료의 패턴을 복제하기 때문에 "포지티브" 포토레지스트를 구현한다. 광 노출의 완결시, 마스킹 재료(504)가 "포지티브" 또는 "네가티브"인지에 따라, 영역(522) 또는 영역(524)은 아세톤(acetone)과 같은 적당한 용제로 선택적으로 세척(제거)될 수 있다.
도5b에 잘 도시된 바와 같이, 마스킹 재료(504)의 현상 영역(524)은 광 노출의 완결시 세척된다.
도5c는 기판(506) 상의 마스킹 재료(504', 도면 부호 504에 비교됨)의 층을 통해 개구(502)를 생성하기 위한 다른 종래 기술을 예시한다. 사진 석판 마스크(508)는 마스킹 층(504) 상에 배치되며 그 표면 상에 오우페이크 재료(514', 도면 부호 512에 비교됨)의 패턴을 갖는다. 이 예에서, 오우페이크 재료(514')는 개구(502)를 생성하도록 의도된 마스킹 재료(504')의 영역(524') 상에 있다. 마스크(508)의 나머지 영역(512', 도면 부호 514에 비교됨)은 광원(510)으로부터의 광이 마스킹 재료(504')의 저면 영역(522')까지 나머지 영역을 관통할 수 있도록 오우페이크 재료로 덮여진다. 이 예에서, 영역(522')은 광에 노출되어 "현상"되며, 영역(524')은 광에 노출되지 않는다. 그래서, 영역(524')은 광 노출의 완결시 세척될 수 있으므로, 마스킹 재료(504')의 층 내에 소정의 개구(502)를 생성한다. 이것은 나머지 마스킹 재료가 마스크 상의 오우페이크 재료의 패턴의 정반대이기 때문에 "네가티브" 포토레지스트를 구현한다.
공지된 바와 같이, 소정의 마스킹 재료("포지티브" 및 "네가티브" 포토레지스트 재료를 포함함)에 대해서는 마스킹 재료(504)의 소정의 영역(예를 들어, 도면 부호 524)이 완전히 현상되는 것을 보장하기 위한 최적 노출 강도 및 시간이 있다. 도5b에 잘 도시된 바와 같이, 이러한 기술은 마스킹 재료(504) 내에 생성된 개구(502) 내의 급경사진 측벽이 되게 할 수 있다. 대부분의 현존하는 경우에, 급경사진 측벽의 개구는 상당히 바람직한 것으로 인식된다.
전술한 바와 같이, 양호하게는, 본 발명의 마스킹 층(들) 내의 개구(222, 322, 422)의 측벽(모서리벽)은 테이퍼 가공되며 60°내지 75°범위의 "포지티브" 테이퍼를 갖는다. 마스킹 층(220, 320, 420)의 재료에 대해 포토레지스트를 사용하고, 급경사진 측벽(예를 들어, 도5b 참조)을 갖는 개구로부터 시작하고, 측벽을 테이퍼 가공하기 위해 포토레지스트를 완만하게 재유동시킬 가능성은 전술되었다.
본 발명의 하나의 태양에 따르면, 마스킹 재료 내의 개구의 테이퍼 가공된 측벽은 예를 들어, (a) 개구의 측벽을 테이퍼 가공하기 위해 마스킹 재료를 완만하게 재유동시키거나, (b) 노출 강도 및/또는 시간을 제어하거나, (c) 노출 중에, 마스크의 마스킹 층으로부터의 거리를 변경시키거나(본질적으로, 노출 중에 마스크의 "초점을 흐리게 함"), (d) 한번은 작은 투명 영역을 갖는 마스크로, 이와 별개로 큰 투명 영역을 갖는 마스크로 마스킹 층을 2회 이상 노출시키거나(본질적으로, 단차가 있는 개구를 생성함)-단차가 있는 마스킹 층은 단차(들)를 매끄럽게 하기 위해 선택적으로 재유동될 수도 있음- (e) 이전의 마스킹 층의 개구보다 연속적으로 더 큰(또는 작은) 각각의 다중 마스킹 층의 개구 위에 놓이는 개구를 생성하거나-이것은 하나 이상의 단차(들)를 매끄럽게 하기 위해 선택적으로 재유동될 수도 있음-, (f) 상기 (a) 내지 (e)를 조합함으로써 이루어질 수 있다.
설명 (a) 내지 (e)는 이하에 기재된 바와 같이 예 (a) 내지 (e)에 대해 각각 상술될 것이다.
(a) 재유동에 의해 테이퍼 가공함
도5d에 도시된 바와 같이, 기판(536) 상에 마스킹 재료(534)의 층 내의, 급경사진 측벽(도5b에 비교됨)을 나타내는 종래의 개구(532)로부터 시작하면, 마스킹 재료(534)는 후 마무리 가공 단계에서 제어된 방식으로 가열되고 그리고/또는 희박한 용제 내에 침지될 수 있다. 이것은 개구의 급경사진 측벽의 각도를 "완만하게" 할 수 있으므로, 마스킹 재료(534)의 기부[기판(536)의 표면에서]로부터 상부(도시된 바와 같이) 표면으로 완만하게[예를 들어, 도시된 바와 같이 사인(sine) 곡선) 만곡된(테이퍼 가공된) 개구(538, 도면 부호 222, 322, 422에 비교됨)를 생성한다. 그러므로, 마스킹 재료 내의 시작 구멍이 지나치게 크므로, 개구의 기부의 최종 "재유동된" 치수는 소정의 치수(예를 들어, 200 ㎛의 직경)를 갖는다. 이러한 형상은 마스킹 재료(534) 내의 개구(538)가 테이퍼 가공된 영역(539, 도면 부호 223, 323, 423에 비교됨)을 갖는 것을 나타낸다.
(b) 노출을 제어함으로써 테이퍼 가공함
도5e는 도5a에 대하여 설명된 예시적인 기술을 사용하고 마스크(508)의 투명 영역(514)을 관통하는 광의 양(노출 및 지속)을 제어함으로써 기판(546, 도면 부호 536에 비교됨) 상의 마스킹 재료(544, 도면 부호 534에 비교됨)의 층을 관통하는 테이퍼 가공된 측벽을 갖는 개구를 생성하는 기술을 예시한다. 일반적으로, 그 표면(도시된 바와 같이, 상부)에 가장 근접한 마스킹 재료(544)의 부분은 층 내에서 "깊은" 마스킹 재료(544)의 부분보다 더 신속하게 현상될 것이다. 그래서, 마스킹 재료(544)의 가장 빨리 현상되는 부분은 마스크(508)에 가장 근접한 마스킹 재료(544)의 상부(도시된 바와 같이) 표면이 될 것이다. 반대로, 마스킹 재료(544)의 가장 느린 형상 부분은 기판(546)에 바로 인접한 부분이 될 것이다.
예를 들어 절반으로, 그렇지 않으면 마스크(508)의 투명 영역(514)의 바로 아래의 마스킹 재료(544)의 전체 영역을 완전히 현상하는데 필요한 분량으로 노출을 제한함으로써, 마스킹 재료(544)의 현상은 그 상부 표면(마스크에 가장 근접함)으로부터 하부 표면(마스크로부터 가장 멀고, 기판에 가장 근접함)까지 불균일하게 된다.
중간 제품을 나타내는 도5e에서, 현상되는 마스킹 재료(544)의 부분(548a)은 파형 선의 크로스 해칭으로 표시되어 있으며, 전술한 바와 같이, 소정의 개구를 제공하기 위해 세척될 수 있다. 이 개구는 마스킹 재료의 현상된 부분과 동일한 형상을 갖는다. 현상되지 않는 마스킹 재료(544)의 부분(548b)은 비크로스 해칭으로 표시되어 있으며, 현상된 부분을 세척한 후에, 형성된 개구의 측벽(점선으로 도시됨)을 한정할 것이다. 이전의 예 (a)에서와 같이, 개구의 측벽은 마스킹 재료의 표면에서의 큰 직경으로부터 기판의 표면에서의 작은 직경까지 테이퍼 가공될 것이므로, 마스킹 재료 내의 시작 개구는 그 기부의 최종 치수가 소정의 치수(예를 들어, 200 ㎛ 직경)를 가지도록 하기 위해 크게 되어야 한다.
이러한 형상은 개구가 될 마스킹 재료(544)의 부분(548a)이 테이퍼 가공된 영역(549, 도면 부호 223, 323, 423에 비교됨)을 구비하는 것을 도시한다.
(f)에서 전술한 바와 같이, 마스킹 재료 내에 원하는 형상의 개구를 이루기 위해서는 본 명세서에 개시된 하나 이상의 테이퍼 가공 기술(a 내지 e)이 서로 조합될 수 있다.
(c) 마스크 거리를 변화시킴으로써 테이퍼 가공함
마스킹 층 내에 테이퍼 가공된 측벽을 갖는 개구를 생성하는 다른 하나의 기술은 노출 중에 마스크(508)를 기판(506)으로부터 점진적으로 이동시키는 것이다. 이는 마스킹 재료 표면상의 마스크 화상의 초점을 흐리게 하여, 도5e에 도시된 중간 제품과 유사한 상태가 되게 한다. 마스크로부터 마스킹 재료까지의 거리가 변경되는 방법을 제어함으로써, 마스킹 재료의 노출 중에 최종 개구는 마스크(508)의 투명 부분(514)보다 더 클 수도 있다. 따라서, 마스킹 재료 내의 초기 개구는 더 작게 될 수도 있고, 결국 이 개구의 기부의 최종 치수는 소정의 치수(예컨대, 200 ㎛ 직경)를 갖는다.
(d) 다중 노출
도5f는 도5a에 기술된 전형적인 기술을 이용하여 기판(556; 546과 비교) 상의 마스킹 재료(554, 544와 비교)의 층을 통과하는 개구를 테이퍼진 측벽으로써 생성시키는 기술을 도시한다. 이 실시예에 있어서, 제1 마스크는 제1 폭 치수를 갖는 제1 영역에 마스킹 재료(554)의 부분(558a)을 사실상 완전히 형성시키는 데에 사용된다. 제2 마스크는 제1 폭 치수보다 더 큰 제2 폭 치수를 갖는 제2 영역에 마스킹 재료(554)의 상부(558b)만을 사실상 형성시키는 데에 사용된다. 예컨대, 제1 노출은 직경이 200 ㎛인 제1 영역을 초래하고, 제2 노출은 직경이 225 ㎛ 내지 250 ㎛인 제2 영역을 초래한다. 양호하게는, 제2 영역은 제1 영역 위로 정렬되어, 동축일 필요는 없으나 이들이 중첩되게 한다.
이는 마스킹 재료(554)가 뒤집힌 웨딩 케이크와 같이 단차진 개구(558, 538과 비교)를 갖게 한다. 하나 이상의 단차를 갖는 개구를 생성하기 위해 각각이 이전의 것보다 더 큰 면적에 노출되는 2개 이상의 마스크가 사용될 수 있다는 것은 본 발명의 범위에 속하게 된다. 최종 개구(558)로부터 (설령 있다면) 날카로운 모서리를 제거하기 위해, 마스킹 재료는 전술한 바와 같이 재유동할 수 있고 또는 각 측벽의 경사를 완화시키기 위해 달리 처리될 수 있다. 본 도면은, 마스킹 재료(554) 내의 개구(558)가 이러한 경우에 매끄럽게 되기보다는 단차진 테이퍼 영역(223, 323 및 423과 비교)을 갖는다.
(e) 다중층을 이용하는 테이퍼링 방법
전술한 기술(a 내지 d)은 마스킹 재료의 단일 층 내에 테이퍼진 개구를 생성시키는 것을 주요 목적으로 한다. 그러나, 이 기술은 마스킹 재료의 복수 층의 각각에 또한 적용될 수도 있다.
예컨대, 마스킹 재료의 제1 층이 노출되고, 이어서 제2 층이 제1 층 위에 도포되고 노출될 수 있다. 양 마스킹 층이 노출된 후, 이 마스킹 층은 마스킹 재료의 노출 영역 또는 비노출 영역인 개구를 형성하도록 세척된다.
예컨대, 도5f에 도시된 바와 같은 최종 제품은 직경이 200 ㎛인 제1 영역을 갖도록 마스킹 재료의 제1 층을 노출시키고, 마스킹 재료의 제2 층을 도포하고, 직경이 225 ㎛ 내지 250 ㎛인 제2 영역을 갖도록 마스킹 재료의 제2 층을 노출시키 고, 이어서 전술한 방법으로 단차진 개구를 갖도록 마스킹 재료를 세척함으로써 제조될 수도 있다.
이러한 다중층의 하나 이상은 도5e와 관련하여 전술한 바와 같이 부분적으로 노출되어 노출된 영역의 각각이 그 자체로 또는 저절로 테이퍼진다. 최종 후처리 단계에서, 마스킹 재료 내의 최종 개구의 측벽은 예컨대 전술한 바와 같이 재유동함으로써 "매끄럽게" 될 수 있다.
측벽이 테이퍼진 개구를 생성시키는 방법에 관하여는, (단차지기보다는) 매끄러운 측벽을 갖는 것이 바람직하지만 필수적인 것은 아니다. 또한, 개구의 측벽에 대해서는 일정한 경사 또는 점진적인 경사의 변화를 갖는 것이 효과적이나 필수적인 것은 아니다. 특히 복수의 상대적으로 얇은 단차가 있다면, (예컨대, 뒤집힌 웨딩 케이크 형태의) 다중 단차가 효과적으로 사용될 수 있다. 각각의 개별 단차 내에 상대적으로 가파른 측벽이 있더라도 효과적인 평균 경사가 한정될 수 있다. 이러한 목적은 일반적으로 경사진 요소로써 형성된 구조의 기계적 효과를 제공하는 것이다. 적절히 경사진 마스킹 층은 개구의 측벽이 크거나 가파르게 된다면 위험하게 될 수도 있는 기계적 또는 전기적 불연속이 없이도 용이하게 [예컨대, 시드 층(250)으로] 코팅된다.
팁 형상
접촉 구조물(260, 360, 460)이 형성되는 시드 층(250, 350, 450)의 형상 및 패턴은 이 시드 층의 임의의 소정의 패터닝과 같이 각각 용이하게 제어된다. 접촉 구조물(260, 360, 460)의 기부 단부(262, 362, 462)는 각각 바람직하게는 크게 크기가 정해질 수 있다. 접촉 구조물(260, 360, 460)의 본체부(266, 366, 466)는 각각 직선이기보다는 곡선일 수 있다. 접촉 구조물(260, 360, 460)의 팁 단부(264, 364, 464)는 각각 임의의 소정의 형태를 가질 수 있다. 본원에 도시된 팁 단부(264, 364, 464)는 (평면도, 예컨대 도2k의 상부 평면도 및 도2m의 사시도에서) 원형 프로파일을 갖는 것으로 도시되었다. 이는 일반적으로 반원형 형태에 관련되는 것으로 도시되었으나 용이하게 원추형 또는 구형 부분이 될 수 있고, 돌출된 형상부(230 또는 430)의 형태에 의하면 절두(truncated)될 수도 있다.
전술한 바와 같이, 예컨대 도2o에 대해 특정 적용예에 있어서는 접촉 구조물의 팁 단부(264)를 인쇄 회로 기판과 같은 전자 요소(282)의 단자(280)에 연납땜(또는 경납땜)하는 것이 바람직하게 된다. 설명에 의하면, 땜납(284)이 패드(280)의 노출 영역과 접촉 구조물(260)의 팁(264)의 노출 영역 사이에서 매끄럽게 유동하는 "필렛"(fillet)을 형성하는 것이 분명하다. 일반적으로, 땜납이 필렛을 형성하는 영역이 클수록 최종 땜납 조인트가 강하게 된다.
따라서, 본 발명의 일 태양에 의하면, 시드 층(250, 350, 450) 내의 도전성 트레이스의 형상은 필렛 형성을 위한 접촉 구조물의 최종 팁 단부 상에 증가된 양의 표면적이 존재하도록 조절된다.
도6a는 평면도로서 접촉 구조물(610, 260과 비교)의 팁 단부(614, 264와 비교)의 가능한 많은 형태 중의 하나를 도시하고 있다. 본 실시예에서, 팁 단부(614)는 링과 같이 형성된 팁 단부(614)이고, 이는 통상 원형의 외부 모서리(614a)와, 통상 원형의 내부 모서리(614b)와, 외부 및 내부 모서리(614a, 614b) 사이에서 각각 연장하는 간격(614c)을 갖는다. 이러한 방법으로, (본 도면에서는 도시되지 않으나, 페이지의 면을 지나는) 소정의 두께에 있어서는, 전체 외부 및 내부 모서리(614a, 614b)는 연납땜(602와 비교)이 부착되어 필렛을 형성하는 표면 영역을 각각 제공한다. 형태상 양호한 형태에 있어서, 이는 슬롯이 형성된 디스크 형태이고 경사부(613)에 의해 본체부(616)에 연결된다. 경사부(613)는 이 경사부가 본체부와 팁 부분 사이에 있더라도 경사진 영역(263, 도2g 참조)에 필적한다. 이 디스크는 일반적으로 평평하고 도시된 간격(614c)을 갖는다. 이러한 디스크는 절두원추 형태의 돌출된 형상부(230 참조) 상에 형성되고, 도시된 바와 같이 슬롯이 형성된 디스크를 한정하기 위해 스텐실(stencil; 240 참조) 내에 개구를 갖는다. 제2의 양호한 형태에 있어서, 그 형태는 슬롯이 형성된 반구형이고 적절한 개구를 갖는 스텐실을 이용하여 반구형 돌출 형상부 상에 형성된다. 제3의 양호한 형태에 있어서, 팁은 일반적으로 본체부(616)와 동일한 평면에 위치하게 된다.
도6b는 평면도로서 접촉 구조물(660, 610과 비교)의 팁 단부(664, 614와 비교)에 대한 가능한 많은 형태 중의 다른 하나를 도시하고 있다. 본 실시예에 있어서, 팁 단부(614)는 팁(614)의 영역에 필적하는 (점선으로 도시된) 영역 내에 "십자형"(cruciform)으로 형성된다. 이는 팁 표면 영역, 즉 소정 크기의 팁에 대한 필렛 형성 영역을 확장시키기 위한 다른 방법이다. 형태적으로 양호한 한 형태에 있어서, 상기 십자형은 도6a에 관해 전술한 것에 필적하는 패터닝된 디스크로 제조된다. 이는 경사진 부분(613)에 필적하는 (도시되지 않은) 경사부를 구비한다. 다른 양호한 실시예에 있어서, 이 십자형은 접촉 구조물(660)의 본체부의 단순한 연장부이고 상기 본체부와 동일 평면에 위치한다. 또다른 양호한 실시예에 있어서, 이 십자형은 반구형 돌출 형상부(230 참조)를 적절히 마스킹함으로써 형성된다.
도6a 및 도6b의 상부 평면도에 있어서, 접촉 구조물(610, 660)의 각각의 팁 단부(614, 664)의 유용한 습식 표면 영역(도시된 바와 같이, 페이지의 표면 내로의 z축 방향)을 증가시키는 것을 강조하고 있다. 이 팁 단부는 (도시된 바와 같이, 도면의 시트 내로) 일정 두께와 전술한 접촉 구조물의 임의의 실시예에 의한 측면 프로파일을 갖는다.
전술한 바와 같이, 돌출 형상부는 스텐실을 이용하거나 스크린 인쇄 방법에 의해 형성될 수 있다. 돌출 형상부를 형성하기 위한 양호한 하나의 방법은 특정적으로 형성되고 위치된 개구를 갖는 스텐실을 이용하는 것이다. 도8에 의하면, 스텐실(810)은 하나 이상의 개구(815)를 갖도록 제작된다. 이들 개구(815)는 최종 마무리된 제품의 돌출 형상부의 소정의 배치에 대응되는 높은 정밀도를 갖도록 패터닝된다. 각각의 개구(815)는 소정의 형상을 한정하도록 형성화될 수 있다. 도시된 실시예에 있어서, 개구는 테이퍼져 있고, 이는 절두 원추 부분 또는 절두 피라미드 부분에 유용하다. 다른 형태도 필요하다면 한정될 수 있다.
개구(815)는 재료(830)로 사실상 충전되고, 스텐실은 전자 요소(202와 비교) 상의 마스킹 층(도2d의 220 참조) 상에 위치된다. 하나의 양호한 재료(830)는 소정의 기계적, 화학적 특성을 갖도록 경화된 사진석판술 레지스트 재료가다. 스텐실(810)이 마스킹 층(220)으로부터 단순히 상승되어 돌출 형상부(230)를 형성하도록 재료(830) 및 마스킹 층(220)용의 재료가 선택될 수 있다. 열과 같은 추가 공정 또는 적절한 배출 조건이 필요하다면 사용될 수도 있다. 다른 양호한 배출 기구는 배출 판(820)에 장착된 포스트(825)에 의해 개구(815)의 밖으로 재료(830)를 밀어내는 것이다. 이 스텐실은 전술한 바와 같이 마스킹 층(220 참조)에 대해 위치하고, 따라서 재료(830)는 마스킹 재료에 이어 스텐실(810)에 대해 위치하고 예컨대 재료(830)에 단지 닿는 포스트(825)를 갖는 배출 판(820)에 접촉한다. 이 스텐실을 (위치 820'의) 배출 판(820)을 향해 이동시키면, 포스트(825)는 재료(830)가 마스킹 재료와 접촉을 유지하게 한다. 이러한 방법에 의해, 광범위한 형태의 돌출 형상부가 마스킹 재료에 가해질 수 있다.
다른 변형예
본 발명의 개시 내용에 대한 다양한 확장이 상기 내용을 조합함으로써 본 기술분야의 당업자에게 가능할 것이다. 예를 들면, 전기주조 트레이스(250)를 한정하기 위해 스텐실(240)을 이용하기보다는, 상기 트레이스를 한정 및 생성하기 위해 적절한 재료 및 레이저 전사법(laser pantography)이 사용될 수 있다.
엘드릿지 등의 1997년 3월 6일자 미국특허출원 제08/819,464호(현상태: 진행중)와 1997년 5월 15일자의 대응 국제특허출원 제PCT/US97/08606호(현상태: 1997년 11월 20일자 WO97/43653으로 공개됨)는 접촉 팁 구조물을 희생 기판 상에 제작하고, 예비 제작된 접촉 팁 구조물을 탄성 접촉 구조물의 단부에 장착하고, 희생 기판을 제거하는 기술을 개시하고 있다. 이러한 기술은 접촉 구조물의 팁 단부(362) 에 일정 형상을 제공하기 위해 전술한 접촉 구조물(360)과 함께 사용될 수 있다.
최종 접촉 구조물은 1997년 9월 17일자 미국특허출원 제08/931,923호(현상태: 진행중)에 개시된 바와 같이 기계적 특성을 조절하기 위해 열처리될 수 있다.
니켈로 제조된 접촉 구조물은 니켈 접촉 구조물의 외부(노출된) 부분을 금으로 대체하기 위해 당업계에 공지된 "이멀젼 골드" 공정으로 수행될 수 있다. 이는 접촉 구조물의 궁극적인 접촉 특성을 변경시키고 및/또는 니켈 접촉 구조물의 외부 부분의 야금학적 성질을 변경시키고, 연속하는 선택적 에칭 공정에서 접촉 구조물을 보호하도록 기능할 수도 있다.
결론
접촉 구조물이 전자 요소의 접촉 패드와 결합(및 전기적으로 접속)되는 전자 요소의 초소형 전자 요소 접촉 구조물을 제작하기 위한 기술들을 설명하였다. 접촉 구조물의 팁 단부의 형태를 변경하기 위해 돌출 형상부(예컨대, 230, 430)를 포함하거나 또는 포함하지 않는 것, 대응 접촉 패드로부터 먼 위치에 접촉 구조물(예컨대, 460)을 제작하는 것, 연납땜 중에 견고한 필렛 형성을 용이하게 하기 위해 팁 단부(예컨대, 614)의 기하학적 형상을 제어하는 것과 같은 다양한 변형예가 기술되었다. 본원에서 기술된 이러한 다양한 기술 및 구조는 전술한 변형을 가능하게 하기 위해 상호 "혼합 및 조화"될 수 있고, 접촉 구조물의 다양한 실시예는 임의의 소정의 전자 요소에 배치될 수 있다.
본 발명이 전술한 설명 및 도면에서 상세히 도시되고 기술되었으나, 이는 그 특성상, 즉 양호한 실시예만이 도시 및 기술되었지만 본 발명의 범위 내에 속하는 모든 변경 및 수정이 보호되어야 하는 것으로 이해되어야 하는, 제한적인 것이 아니라 설명적인 것으로 간주되어야 한다. 명백하게는, 본원에 개시된 요지에 대한 많은 변형은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 일어날 수 있으며, 이러한 변형은 전술한 바와 같이 본 발명의 범위 내에 있는 것으로 고려되어야 한다.

Claims (121)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 삭제
  54. 삭제
  55. 삭제
  56. 삭제
  57. 삭제
  58. 삭제
  59. 삭제
  60. 삭제
  61. 삭제
  62. 삭제
  63. 삭제
  64. 삭제
  65. 삭제
  66. 삭제
  67. 접촉 구조물 제작용 마스킹 재료 층의 개구 내에 경사 측벽을 제조하는 방법이며,
    기판을 제공하는 단계와,
    마스킹 재료를 기판의 표면에 도포하는 단계와,
    기판의 표면 부근보다 마스킹 재료의 상부 표면 쪽이 더 넓어지도록 하는 단차를 갖는 측벽을 포함한 개구를 마스킹 재료 내에 형성하는 단계와,
    개구의 영역 내의 마스킹 재료를 재유동시켜, 단차를 갖는 측벽을 경사 측벽으로 변형시키는 단계를 포함하며,
    상기 경사 측벽은 기판의 표면에 수직하지 않은 방법.
  68. 제67항에 있어서, 마스킹 재료는 감광성이고, 마스킹 재료는 기판의 제1 표면에 도포되어 마스킹 재료로 된 제2 표면을 제공하며, 상기 제2 표면은 제1 표면으로부터 소정 거리만큼 다소 이격되는, 상기 방법은,
    재료의 제1 영역을 제1 표면에 평행한 제1 치수를 갖는 제1 깊이까지 노출시키는 단계와, 재료의 제2 영역을 제1 표면에 평행한 제2 치수를 갖는 제2 깊이까지 노출시키는 단계와, 제1 노출 영역 및 제2 노출 영역으로부터 마스킹 재료를 제거하는 단계를 추가로 포함하며, 상기 제2 깊이는 마스킹 재료의 제2 표면으로부터 측정될 때 제1 깊이보다 얕고, 제1 표면에 평행한 제2 치수는 제1 표면에 평행한 제1 치수보다 크며, 제2 표면에서보다 최대 깊이 부분에서 더 좁게 되어 있는 계단형 개구가 마스킹 재료 내에 생성되는 방법.
  69. 제68항에 있어서, 상이한 깊이까지의 복수개의 노출부는 각각 깊이가 얕아짐에 따라 크게 증가하는, 제1 표면에 평행한 대응 치수를 가짐으로써, 노출 영역으로부터 마스킹 재료를 제거하여 경사 측벽을 갖는 개구를 형성하는 방법.
  70. 제67항에 있어서, 경사 측벽을 제작하는 공정은 매끄러운 경사부에서 일부의 불연속부를 남기며, 상기 방법은 불연속부의 적어도 일부분을 작게 하는 소정 범위까지 마스킹 재료를 재유동시키는 단계를 추가로 포함하는 방법.
  71. 접촉 구조물 제작용 마스킹 재료 층의 개구 내에 경사 측벽을 제조하는 방법이며,
    기판을 제공하는 단계와,
    마스킹 재료를 기판의 표면에 도포하는 단계와,
    측벽을 갖는 개구를 마스킹 재료 내에 형성하는 단계와,
    개구의 측벽이 경사져서 기판의 표면에 수직하지 않도록 개구의 영역에서 마스킹 재료를 재유동시키는 단계를 포함하는 방법.
  72. 접촉 구조물 제작용 마스킹 재료 층의 개구 내에 경사 측벽을 제조하는 방법이며,
    일 표면을 갖는 기판을 제공하는 단계와,
    마스킹 재료를 기판의 표면에 도포하는 단계와,
    재료의 최대 깊이의 노출부가 재료의 최저 깊이의 노출부에서의 노출부 치수보다 작고 기판의 표면에 평행한 치수를 갖도록, 기판으로부터 마스크를 멀리 이동시키면서 마스크를 통해 마스킹 재료를 노출시키는 단계와,
    기판의 표면에 근접할수록 대체로 더 좁게 되어 있는 개구를 형성하도록, 노출된 마스킹 재료를 제거하는 단계를 포함하는 방법.
  73. 제72항에 있어서, 마스킹 재료의 상이한 깊이에 노출 세기를 가변시키는 단계를 추가로 포함하는 방법.
  74. 제72항에 있어서, 깊은 노출부에 좁은 패턴이 사용되고 얕은 노출부에 넓은 패턴이 사용되도록 마스킹 재료를 노출시키기 위하여 패턴을 가변시키는 단계를 추가로 포함하는 방법.
  75. 제69항 또는 제72항에 있어서, 상기 방법은 개구 내에 형상 부재를 형성하는 단계를 추가로 포함하며, 상기 형상 부재의 제1 부분은 기판의 표면에 부착되고, 형상 부재의 제2 부분은 마스킹 재료 내의 개구의 형상에 대체로 따르는 방법.
  76. 제75항에 있어서, 형상 부재를 기판의 표면에 부착된 상태로 남겨 두도록 마스킹 재료를 제거하는 단계를 추가로 포함하는 방법.
  77. 삭제
  78. 삭제
  79. 삭제
  80. 경사 구역을 갖는 접촉 구조물을 제조하는 방법이며,
    전자 요소에 표면 및 이 표면에 인접한 단자를 제공하는 단계와,
    단자에 인접하고, 전자 요소의 표면과 전자 요소로부터 먼 마스킹층의 표면 사이에 경사 영역을 포함하는 개구를 갖는 마스킹층을 전자 요소 상에 도포하는 단계와,
    벌크층의 기부 영역을 형성하도록 단자의 적어도 일부분에 연결되는 탄성 재료로 된 벌크층을 도포하고 벌크층의 본체 영역을 형성하도록 마스킹층의 적어도 일부분 위에 탄성 재료로된 벌크층을 도포하고, 경사 구역의 적어도 일부분을 따라 기부 영역과 본체 영역을 연결시켜, 단자에 전기 접속되고 기판에 대해 고정 관계로 기계적으로 연결된 접촉 구조물을 형성하는 단계와,
    마스킹 층을 제거하여 접촉 구조물의 본체 영역과 전자 요소의 표면 사이에 빈 공간을 제공하는 단계를 포함하는 방법.
  81. 삭제
  82. 제80항에 있어서, 상기 방법은 벌크층을 도포하기 전에 시드 층을 적층시키는 단계를 추가로 포함하고, 상기 시드 층은 단자의 적어도 일부분과 연결되어 시드 층의 기부 영역을 형성하고 마스킹층의 적어도 일부분 상에서 시드 층의 본체 영역을 형성하며 경사 구역의 적어도 일부분을 따라 기부 영역과 본체 영역을 연결시키는 방법.
  83. 제82항에 있어서, 탄성 부재의 형태를 한정하도록 시드 층을 패터닝하는 단계를 추가로 포함하는 방법.
  84. 제80항에 있어서, 소정의 시드 층의 형상을 한정하도록 일 이상의 개구를 갖는 섀도우 마스크를 통해 시드 층을 적층시킴으로써 시드 층을 패터닝하는 단계를 추가로 포함하는 방법.
  85. 제80항에 있어서, 상기 방법은 대략 원형 구역을 구비하도록 시드 층의 본체 영역을 패터닝하는 단계를 추가로 포함하며, 원형 구역은 내부 반경을 갖는 대략 원형인 내부 곡선과 외부 반경을 갖는 대략 원형인 외부 곡선을 구비하고, 외부 반경은 내부 반경보다 크며, 내부 반경의 중심점은 원형 구역이 탄성 부재를 나타내도록 외부 반경의 중심점으로부터 적절하게 오프셋된 방법.
  86. 제80항에 있어서, 마스킹층 상에 돌출 요소를 배치시키는 단계와, 돌출 요소를 적어도 부분적으로 덮도록 벌크층을 적층시키는 단계와, 벌크층의 다른 부분보다 전자 요소로부터 더 멀리 이동된 도전성 영역을 제공하는 단계를 추가로 포함하는 방법.
  87. 제80항에 있어서, 벌크층의 본체 영역은 전자 요소의 표면에 평행하게 상기 표면으로부터 변위된 방법.
  88. 제87항에 있어서, 상기 본체 영역은 전자 요소의 표면으로부터 대략 50 ㎛ 내지 200 ㎛ 사이의 거리만큼 변위된 방법.
  89. 제80항에 있어서, 상기 경사 영역은 대략 60° 내지 75° 사이의 평균 각도를 갖는 방법.
  90. 제86항에 있어서, 돌출 요소는 마스킹 층으로부터 대략 50 ㎛ 내지 175 ㎛만큼 돌출하는 방법.
  91. 제82항에 있어서, 시드 층은 두께가 대략 2500 Å 내지 4200 Å 사이인 금을 포함하는 방법.
  92. 제82항에 있어서, 시드 층은 두께가 대략 1000 Å 내지 3000 Å 사이인 구리를 포함하는 방법.
  93. 제80항에 있어서, 도전성 재료의 벌크층이 전해 도금에 의해 적층되는 방법.
  94. 제80항에 있어서, 도전성 재료의 벌크층은 전해 도금과, 무전해 도금과, 화학 증착과, 물리 증착과, 수성 용액으로부터의 재료의 적층을 수반하는 공정과, 전구체, 액체 또는 고체의 유도 분해를 통해 재료의 적층을 일으키는 공정으로 구성된 그룹으로부터 선택된 공정에 의해 적층되는 방법.
  95. 제80항에 있어서, 도전성 재료의 벌크층은 니켈, 구리, 코발트, 철, 금, 은, 백금계 원소, 귀금속, 준귀금속, 팔라듐계 원소, 텅스텐 및 몰리브덴으로 구성된 그룹으로부터 선택된 재료를 포함하는 방법.
  96. 제80항에 있어서, 전자 요소의 단자와 전자 요소의 표면 상의 원격 단자 사이에서 단자로부터 멀리 배치된 도전성 요소를 형성하는 단계와, 개구를 갖는 마스킹층을 최초 단자가 아닌 원격 단자 상에 적층시키는 단계와, 마스킹층의 개구에 따라 원격 단자를 접촉시키도록 시드 층 및 벌크층을 적층시키는 단계를 추가로 포함하는 방법.
  97. 제80항에 있어서, 전자 요소는 반도체 장치인 방법.
  98. 제80항에 있어서, 전자 요소는 반도체 장치, 메모리 장치, 반도체 웨이퍼의 일부분, 반도체 웨이퍼 전체, 스페이스 트랜스포머, 세라믹 장치, 탐침 카드, 칩 캐리어 및 소켓으로 구성된 그룹으로부터 선택되는 방법.
  99. 도전성 재료로 된 접촉 구조물이며,
    일 표면 및 상기 일 표면에 인접한 단자를 구비한 전자 요소에 연결된 기부 영역과,
    상기 표면으로부터 멀리 변위되어 기부 영역에 연결되고 전자 요소의 표면 과의 사이에 빈 공간이 존재하는 본체 영역과,
    기부 영역과 본체 영역에 연결되고, 기부 영역과 본체 영역 중 하나의 영역이나 양 영역의 일부를 형성하는 경사 영역과,
    전기 도금에 적합하며 접촉 구조물의 형상을 형성하도록 패터닝된 도전성 시드 층을 포함하며,
    기부 영역, 경사 영역 및 본체 영역 각각은 상기 시드 층에 전기 도금되는 도전성 재료를 포함하고,
    상기 접촉 구조물은 전자 요소에 고정되고 단자에 전기 접속되는 접촉 구조물.
  100. 제99항에 있어서, 본체 영역은 대략 원형 영역으로 구성되고, 원형 영역은 외부 반경을 갖는 대략 원형인 외부 곡선보다 작은 내부 반경을 갖는 대략 원형인 내부 곡선을 구비하고, 내부 반경의 중심점은 상기 원형 영역이 탄성 부재를 나타내도록 외부 반경의 중심점으로부터 적절하게 오프셋된 접촉 구조물.
  101. 제99항에 있어서, 본체 영역에 연결되어 본체 영역으로부터 그리고 단자에 전기 접속된 전자 요소의 표면으로부터 멀리 돌출된 팁 영역을 추가로 포함하는 접촉 구조물.
  102. 제99항에 있어서, 본체 영역은 전자 요소의 표면에 대해 대략 평행하게 상기 표면으로부터 변위되어 있는 접촉 구조물.
  103. 제99항에 있어서, 기부 영역은 단자의 일부 또는 전부를 구비할 수 있는 전자 요소의 표면에 적어도 접촉 구조물을 고정하기에 충분한 면적을 가지고 연결되는 접촉 구조물.
  104. 제99항에 있어서, 경사 영역은 약 60°내지 75°의 평균 각도를 갖는 접촉 구조물.
  105. 제101항에 있어서, 팁 영역은 전자 요소의 표면으로부터 멀리 본체 영역으로부터 50 내지 175 μm으로 돌출하는 접촉 구조물.
  106. 제99항에 있어서, 기부는 실질적으로 부분적인 깔때기형 구조물을 형성하는 측벽들을 갖는 접촉 구조물.
  107. 제99항에 있어서, 도전성 재료는 니켈을 포함하는 접촉 구조물.
  108. 제99항에 있어서, 도전성 재료는 니켈, 구리, 코발트, 철, 금, 은, 백금계 원소, 귀금속, 준귀금속, 팔라듐계 원소, 텅스텐 및 몰리브덴으로 구성된 그룹으로부터 선택된 재료를 포함하는 접촉 구조물.
  109. 제99항에 있어서, 상기 접촉 구조물은 전자 요소의 표면에 인접한 원격 단자와, 원격 단자를 전자 요소의 단자에 연결하는 도전성 요소를 추가로 포함하며, 기부 영역은 원격 단자의 적어도 일부분에 고정 연결되고 전자 요소의 단자에 전기 접속되는 접촉 구조물.
  110. 제99항에 있어서, 전자 요소는 반도체 장치인 접촉 구조물.
  111. 제99항에 있어서, 전자 요소는 반도체 장치, 메모리 장치, 반도체 웨이퍼의 일부분, 반도체 웨이퍼 전체, 스페이스 트랜스포머, 세라믹 장치, 탐침 카드, 칩 캐리어 및 소켓으로 구성된 그룹으로부터 선택되는 접촉 구조물.
  112. 삭제
  113. 삭제
  114. 삭제
  115. 삭제
  116. 삭제
  117. 삭제
  118. 삭제
  119. 삭제
  120. 삭제
  121. 삭제
KR1019997010532A 1997-05-15 1998-05-14 초소형 전자 요소 접촉 구조물과 그 제조 및 사용 방법 KR100577132B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
PCT/US1997/008634 WO1997043654A1 (en) 1996-05-17 1997-05-15 Microelectronic spring contact elements
WOPCT/US97/08634 1997-05-15
US7367998P 1998-02-04 1998-02-04
US60/073,679 1998-02-04
US3247398A 1998-02-26 1998-02-26
US9/032,473 1998-02-26
US09/032,473 1998-02-26
PCT/US1998/009999 WO1998052224A1 (en) 1997-05-15 1998-05-14 Lithographically defined microelectronic contact structures

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020047003178A Division KR100577131B1 (ko) 1997-05-15 1998-05-14 초소형 전자 요소 접촉 구조물과 그 제조 및 사용 방법

Publications (2)

Publication Number Publication Date
KR20010012575A KR20010012575A (ko) 2001-02-15
KR100577132B1 true KR100577132B1 (ko) 2006-05-09

Family

ID=26708466

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019997010532A KR100577132B1 (ko) 1997-05-15 1998-05-14 초소형 전자 요소 접촉 구조물과 그 제조 및 사용 방법
KR1020047003178A KR100577131B1 (ko) 1997-05-15 1998-05-14 초소형 전자 요소 접촉 구조물과 그 제조 및 사용 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020047003178A KR100577131B1 (ko) 1997-05-15 1998-05-14 초소형 전자 요소 접촉 구조물과 그 제조 및 사용 방법

Country Status (5)

Country Link
EP (1) EP0985231A1 (ko)
JP (3) JP3378259B2 (ko)
KR (2) KR100577132B1 (ko)
AU (1) AU7491598A (ko)
WO (1) WO1998052224A1 (ko)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6520778B1 (en) 1997-02-18 2003-02-18 Formfactor, Inc. Microelectronic contact structures, and methods of making same
US7063541B2 (en) 1997-03-17 2006-06-20 Formfactor, Inc. Composite microelectronic spring structure and method for making same
US6807734B2 (en) 1998-02-13 2004-10-26 Formfactor, Inc. Microelectronic contact structures, and methods of making same
US6441315B1 (en) 1998-11-10 2002-08-27 Formfactor, Inc. Contact structures with blades having a wiping motion
US6255126B1 (en) 1998-12-02 2001-07-03 Formfactor, Inc. Lithographic contact elements
US6268015B1 (en) 1998-12-02 2001-07-31 Formfactor Method of making and using lithographic contact springs
KR20080024236A (ko) * 1998-12-02 2008-03-17 폼팩터, 인크. 리소그래피 접촉 소자
US6672875B1 (en) 1998-12-02 2004-01-06 Formfactor, Inc. Spring interconnect structures
US6491968B1 (en) 1998-12-02 2002-12-10 Formfactor, Inc. Methods for making spring interconnect structures
US6218910B1 (en) 1999-02-25 2001-04-17 Formfactor, Inc. High bandwidth passive integrated circuit tester probe card assembly
US6459343B1 (en) 1999-02-25 2002-10-01 Formfactor, Inc. Integrated circuit interconnect system forming a multi-pole filter
US6208225B1 (en) 1999-02-25 2001-03-27 Formfactor, Inc. Filter structures for integrated circuit interfaces
US6448865B1 (en) 1999-02-25 2002-09-10 Formfactor, Inc. Integrated circuit interconnect system
US6780001B2 (en) 1999-07-30 2004-08-24 Formfactor, Inc. Forming tool for forming a contoured microelectronic spring mold
US6939474B2 (en) * 1999-07-30 2005-09-06 Formfactor, Inc. Method for forming microelectronic spring structures on a substrate
US6888362B2 (en) 2000-11-09 2005-05-03 Formfactor, Inc. Test head assembly for electronic components with plurality of contoured microelectronic spring contacts
EP1208595A2 (en) * 1999-07-30 2002-05-29 Formfactor, Inc. Interconnect assemblies and methods
US7189077B1 (en) 1999-07-30 2007-03-13 Formfactor, Inc. Lithographic type microelectronic spring structures with improved contours
US6713374B2 (en) 1999-07-30 2004-03-30 Formfactor, Inc. Interconnect assemblies and methods
DE19958328A1 (de) 1999-10-08 2001-07-12 Flexchip Ag Verfahren zum Herstellen einer elektrischen Verbindung zwischen Chip-Kontaktelemente-Einheiten und externen Kontaktanschlüssen
US6827584B2 (en) 1999-12-28 2004-12-07 Formfactor, Inc. Interconnect for microelectronic structures with enhanced spring characteristics
TW490832B (en) * 1999-12-29 2002-06-11 Formfactor Inc Spring interconnect structures and methods for making spring interconnect structures
US7458816B1 (en) 2000-04-12 2008-12-02 Formfactor, Inc. Shaped spring
KR100835027B1 (ko) * 2000-04-12 2008-06-03 폼팩터, 인크. 성형 스프링을 제조하는 방법
US6640432B1 (en) 2000-04-12 2003-11-04 Formfactor, Inc. Method of fabricating shaped springs
AU2002249841A1 (en) * 2000-11-09 2002-08-19 Formfactor, Inc. Lithographic type microelectronic spring structures with improved contours
JP2002286758A (ja) * 2001-03-28 2002-10-03 Yamaha Corp プローブユニットおよびその製造方法
US6729019B2 (en) 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
EP1407280B1 (en) 2001-07-11 2005-11-23 Formfactor, Inc. Method of manufacturing a probe card
US7168160B2 (en) 2001-12-21 2007-01-30 Formfactor, Inc. Method for mounting and heating a plurality of microelectronic components
US7064953B2 (en) 2001-12-27 2006-06-20 Formfactor, Inc. Electronic package with direct cooling of active electronic components
US6891385B2 (en) 2001-12-27 2005-05-10 Formfactor, Inc. Probe card cooling assembly with direct cooling of active electronic components
EP1940213A3 (en) 2001-12-27 2009-12-16 FormFactor, Inc. Cooling assembly with direct cooling of active electronic components
US6638870B2 (en) * 2002-01-10 2003-10-28 Infineon Technologies Ag Forming a structure on a wafer
GB2388468B (en) * 2002-02-08 2005-05-04 Microsaic Systems Ltd Microengineered electrical connectors
JP2005533263A (ja) * 2002-07-15 2005-11-04 フォームファクター，インコーポレイテッド 超小型電子ばね接触子の基準位置合わせ目標
US7047638B2 (en) 2002-07-24 2006-05-23 Formfactor, Inc Method of making microelectronic spring contact array
CN100555752C (zh) * 2005-09-16 2009-10-28 鸿富锦精密工业（深圳）有限公司 弹性接触装置及使用该弹性接触装置的电子设备
JP4654897B2 (ja) * 2005-12-09 2011-03-23 イビデン株式会社 部品実装用ピンを有するプリント配線板の製造方法
JP2007165383A (ja) * 2005-12-09 2007-06-28 Ibiden Co Ltd 部品実装用ピンを形成したプリント基板
JP4848752B2 (ja) 2005-12-09 2011-12-28 イビデン株式会社 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器
US7534652B2 (en) * 2005-12-27 2009-05-19 Tessera, Inc. Microelectronic elements with compliant terminal mountings and methods for making the same
ITMI20060478A1 (it) * 2006-03-16 2007-09-17 Eles Semiconductor Equipment Spa Sistema per contattare dispositivim elettronici e relativo metodo di produzione basato su filo conduttore annegato in materiale isolante
US7528618B2 (en) 2006-05-02 2009-05-05 Formfactor, Inc. Extended probe tips
US7527998B2 (en) 2006-06-30 2009-05-05 Qualcomm Mems Technologies, Inc. Method of manufacturing MEMS devices providing air gap control
US20080043315A1 (en) * 2006-08-15 2008-02-21 Cummings William J High profile contacts for microelectromechanical systems
US7684106B2 (en) 2006-11-02 2010-03-23 Qualcomm Mems Technologies, Inc. Compatible MEMS switch architecture
US7674112B2 (en) 2006-12-28 2010-03-09 Formfactor, Inc. Resilient contact element and methods of fabrication
US20090324906A1 (en) * 2008-06-26 2009-12-31 Marcoux Phil P Semiconductor with top-side wrap-around flange contact
US7858512B2 (en) 2008-06-26 2010-12-28 Wafer-Level Packaging Portfolio Llc Semiconductor with bottom-side wrap-around flange contact
JP2008292500A (ja) * 2008-07-17 2008-12-04 Yamaichi Electronics Co Ltd プローブユニットおよびその製造方法
JP5673181B2 (ja) * 2011-02-15 2015-02-18 トヨタ自動車株式会社 半導体装置
US8963159B2 (en) 2011-04-04 2015-02-24 Qualcomm Mems Technologies, Inc. Pixel via and methods of forming the same
US9134527B2 (en) 2011-04-04 2015-09-15 Qualcomm Mems Technologies, Inc. Pixel via and methods of forming the same
ITUB20160027A1 (it) 2016-02-01 2017-08-01 St Microelectronics Srl Procedimento per produrre dispositivi a semiconduttore e corrispondente dispositivo
IT201700087318A1 (it) 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo elettronico integrato con regione di redistribuzione e elevata resistenza agli stress meccanici e suo metodo di preparazione
IT201700087174A1 (it) 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo a semiconduttore e corrispondente metodo di fabbricazione di dispositivi a semiconduttore
IT201700087201A1 (it) 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo a semiconduttore e corrispondente metodo di fabbricazione di dispositivi a semiconduttore
US11469194B2 (en) 2018-08-08 2022-10-11 Stmicroelectronics S.R.L. Method of manufacturing a redistribution layer, redistribution layer and integrated circuit including the redistribution layer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH661129A5 (de) * 1982-10-21 1987-06-30 Feinmetall Gmbh Kontaktiervorrichtung.
US5476211A (en) * 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US5172050A (en) * 1991-02-15 1992-12-15 Motorola, Inc. Micromachined semiconductor probe card
CA2082771C (en) * 1992-11-12 1998-02-10 Vu Quoc Ho Method for forming interconnect structures for integrated circuits
KR960004089B1 (ko) * 1992-12-30 1996-03-26 현대전자산업주식회사 반도체소자의 저저항 접촉형성방법
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5495667A (en) * 1994-11-07 1996-03-05 Micron Technology, Inc. Method for forming contact pins for semiconductor dice and interconnects

Also Published As

Publication number Publication date
AU7491598A (en) 1998-12-08
JP2002231718A (ja) 2002-08-16
JP3378259B2 (ja) 2003-02-17
WO1998052224A1 (en) 1998-11-19
KR100577131B1 (ko) 2006-05-10
JP2000512437A (ja) 2000-09-19
JP2003031289A (ja) 2003-01-31
KR20010012575A (ko) 2001-02-15
KR20040034685A (ko) 2004-04-28
EP0985231A1 (en) 2000-03-15

Similar Documents

Publication Publication Date Title
KR100577132B1 (ko) 초소형 전자 요소 접촉 구조물과 그 제조 및 사용 방법
KR100252457B1 (ko) 캔틸레버 요소및 희생기층을 사용하는 상호 접속요소의 제작방법
KR100408948B1 (ko) 전자부품을 회로기판에 장착하는 방법
US6184053B1 (en) Method of making microelectronic spring contact elements
KR100573089B1 (ko) 프로브 및 그 제조방법
US6202297B1 (en) Socket for engaging bump leads on a microelectronic device and methods therefor
US7621044B2 (en) Method of manufacturing a resilient contact
US6215196B1 (en) Electronic component with terminals and spring contact elements extending from areas which are remote from the terminals
JP2005534013A (ja) 超小型電子ばね接触子アレイの製造方法
JPH10501367A (ja) 超小形電子接点および集成体
JP2008275646A (ja) 超小型電子接触構造及びその製造方法
JP2004186670A (ja) リソグラフィ接触要素
JP2006013526A (ja) バネ式パッケージングを備えた電子部品の組み立て体
KR100394326B1 (ko) 반도체 장치와 그 제조방법 및 이것에 사용하는 금속기판
US7714235B1 (en) Lithographically defined microelectronic contact structures
US20080290139A1 (en) Method of Bonding Probes and Method of Manufacturing a Probe Card Using the Same
US7579269B2 (en) Microelectronic spring contact elements
KR100674534B1 (ko) 초소형 전자 접촉 구조체 제조방법
US7335591B2 (en) Method for forming three-dimensional structures on a substrate
KR19990029046A (ko) 초소형 전자 상호 접속 요소용 접촉 팁 구조체와그 제조 방법
KR100491110B1 (ko) 반도체 장치 제조용 스텐실의 제조 방법
JP4359193B2 (ja) スパイラルコンタクタおよびその製造方法
JP2005347673A (ja) 導電性ボールの搭載方法および搭載装置
KR100467997B1 (ko) 초소형 전자 접촉 구조체 및 그 제조 방법
KR101301739B1 (ko) 프로브 카드 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
E902 Notification of reason for refusal
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110411

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee