KR100394326B1 - 반도체 장치와 그 제조방법 및 이것에 사용하는 금속기판 - Google Patents

반도체 장치와 그 제조방법 및 이것에 사용하는 금속기판 Download PDF

Info

Publication number
KR100394326B1
KR100394326B1 KR10-1999-0022672A KR19990022672A KR100394326B1 KR 100394326 B1 KR100394326 B1 KR 100394326B1 KR 19990022672 A KR19990022672 A KR 19990022672A KR 100394326 B1 KR100394326 B1 KR 100394326B1
Authority
KR
South Korea
Prior art keywords
terminal
lead portion
electrode terminal
metal
metal plate
Prior art date
Application number
KR10-1999-0022672A
Other languages
English (en)
Other versions
KR20000022646A (ko
Inventor
키르로스카모한
호리우찌미찌오
다께우찌유끼하루
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20000022646A publication Critical patent/KR20000022646A/ko
Application granted granted Critical
Publication of KR100394326B1 publication Critical patent/KR100394326B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02335—Free-standing redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

반도체 소자 또는 반도체 웨이퍼의 전극 형성면에 응력 완화 구조를 갖는 외부접속 구조를 효율적이고 확실하게 설치한다.
반도체 소자(10)의 전극단자 형성면에 설치된 접속단자(12)에 리드부(43)의 일단측에 설치된 단자 접속부(40)가 접합되어 리드부(30)가 전극단자 형성면으로부터 떨어져서 지지됨과 동시에, 상기 리드부(30)가 전극단자 형성면과 거의 평행하고, 또한 평면 내에 적어도 하나의 변곡점을 갖는 곡선 형상으로 연출하여 형성되며, 상기 리드부(30)의 타단측에 리드부와 일체로 상기 전극단자 형성면과는 반대 쪽으로 떨어진 방향으로 외부 접점(50)이 돌출하여 설치되어 있다.

Description

반도체 장치와 그 제조방법 및 이것에 사용하는 금속기판{SEMICONDUCTOR DEVICE, FABRICATION METHOD THEREOF AND METAL SUBSTRATE FOR USE OF THE SAME}
본 발명은 반도체 소자와 거의 같은 크기로 형성하는 반도체 장치와 그 제조방법 및 반도체 장치의 제조에 사용하는 금속기판에 관한 것이다.
반도체 장치와 거의 같은 크기로 형성하는 소위 칩 사이즈 패키지로서 도 15에 나타낸 것과 같은 반도체 소자(10)의 전극단자 형성면에 설치한 접속단자(12)에 와이어(14)를 만곡 형상으로 성형하여 장착한 것이 제안되어 있다(U.S. Pat Nos. 5,476,211). 와이어(14)는 와이어 본딩에 의해 접속단자(12)에 일단을 본딩하고, S형으로 와이어(14)를 만곡시켜 소정 높이 위치에서 다른 단측을 절단하여 형성한 것이다. 와이어(14)의 선단부(16)는 실장기판에 접속되는 부위이고, 실장시의 열응력 등을 와이어(14)의 탄성에 의해서 흡수할 수 있도록 구성하고 있다. 또한, 와이어(14)를 보강하여 보호성을 갖을 수 있도록 와이어(14)의 표면에 보호 도금을 실시하는 것도 있다.
반도체 소자(10)에 와이어(14)를 만곡시켜 장착하여 이루어지는 반도체 장치는 열응력을 완화하여 외부 접속단자를 지지하기 위한 인터포저(interposer)를 설치하는 일이 없이 칩 사이즈로 형성한 것이므로 간단한 구성으로 할 수 있는 한편, 이하와 같은 문제가 있다.
즉, 와이어 본딩에 의해서 하나 하나의 접속단자(12)에 와이어(14)를 접합하여 소정 형상으로 성형하여 접속부를 형성하는 방법은 제조 효율면에서 문제가 있어 제조 원가가 제고된다.
또, 와이어 본딩의 조작에 의해서 와이어(14)를 변동이 없는 S형 등의 소정 형상으로 성형하기가 어려워서, 선단부(16)를 균일한 높이의 위치로 하기가 기술적으로 어렵다.
또, 와이어(14)를 와이어 본딩하였을 때에, 반도체 소자(10)의 액티브면을 손상시킬 우려가 있다.
또, 와이어(14)에 보호 도금을 실시할 때에, 반도체 소자(10)의 표면에 형성한 배선패턴이 전기적으로 단락할 우려가 있다. 전극단자 형성면에 형성한 접속단자(12)는 패시베이션(passivation)막 상에 설치한 배선패턴을 통하여 반도체 소자(10)의 전극단자와 전기적으로 접속하지만, 배선패턴이 패시베이션막 상에 노출하여 형성되고 배선패턴이 고밀도로 배치되어 있기 때문에, 보호 도금을 실시할 때에 전기적으로 단락하는 일이 있을 수 있다.
본 발명은 이들 문제점을 감안하여 이루어진 것으로서, 그 목적으로 하는 바는 반도체 소자에 직접 외부 접속구조를 설치한 형식의 반도체 장치에서, 외부 접속구조로서 적절한 응력 완화구조를 구비하며, 제조도 용이하고 효율적이며, 또한 확실하게 제조할 수 있는 반도체 장치 및 이것의 적절한 제조 방법, 또 이 반도체 장치의 제조에 사용하는 금속기판을 제공하는데 있다.
도 1은 외부 접속구조를 갖는 기판의 제조방법의 설명도.
도 2는 외부 접속구조를 갖는 기판의 제조방법의 설명도.
도 3은 리드부의 평면 배치를 나타내는 설명도.
도 4는 외부 접속구조를 갖는 기판의 제조방법의 설명도.
도 5는 외부 접속구조를 갖는 기판의 단면도.
도 6은 외부 접속구조를 갖는 기판과 반도체 소자를 접합한 상태의 단면도.
도 7은 외부 접점을 접합한 반도체장치의 구성을 나타내는 단면도.
도 8은 반도체 장치를 실장한 상태의 단면도.
도 9는 리드부의 다른 형성 예의 평면도.
도 10은 외부 접속구조를 갖는 기판을 반도체 소자에 접합하는 다른 접합방법을 나타내는 설명도.
도 11은 외부 접속구조를 갖는 기판의 다른 제조방법을 나타내는 설명도.
도 12는 외부 접속구조를 갖는 기판의 다른 제조방법을 나타내는 설명도.
도 13은 외부 접속구조를 갖는 기판을 반도체 소자에 접합하여 반도체 장치로 하는 방법을 나타내는 설명도.
도 14는 시험용 치구의 구성을 나타내는 설명도.
도 15는 와이어를 사용한 실장 형식의 반도체 장치의 구성을 나타내는 설명도.
[부호의 설명]
10 … 반도체 소자
12 … 접속단자
14 … 와이어
20 … 동판
22 … 레지스트
26 … 오목부
28 … 금도금
30 … 리드부
32 … 레지스트 패턴
40 … 단자 접속부
50 … 외부접점
52 … 실장 기판
60 … 레지스트
62 … 관통 구멍
64a … 페이스트
64 … 저융점 금속
70 … 기판
72 … 프로우브
74 … 프로우브 접점
상기의 목적을 달성하기 위해 본 발명은 다음 구성을 구비한다.
즉, 반도체 장치에 있어서, 전극단자 형성면에 전극단자가 형성된 반도체 소자와, 전극단자에 일단측이 접합된 리드부를 갖고, 리드부의 일단측에 전극단자 형성면측에 돌출하여 단자 접속부가 형성되어 있고, 반도체 소자의 전극단자에 단자 접속부가 접합되고, 리드부가 전극단자 형성면으로부터 이간하여 지지됨과 동시에, 리드부가 전극단자 형성면과 대략 평행하고, 또한 평면 내에서 적어도 하나의 S자 형상, U자 형상 또는 루프 형상의 변곡점을 갖는 곡선 형상으로 연출하여 형성되고, 리드부의 타단측에 전극단자 형성면과는 반대쪽으로 떨어지는 방향으로 돌출하여 반도체 장치와 실장기판을 접합하기 위한 외부 접점이 형성되어 있는 것을 특징으로 한다.
또, 상기 반도체 장치에 있어서, 상기 단자 접속부 대신에 상기 외부접점을 상기 접속단자에 접합하여 상기 리드부를 지지하고, 상기 외부접점 대신에 상기 단자 접속부를 상기 리드부의 타단측에 상기 전극단자 형성면과 반대 쪽으로 떨어진 방향으로 돌출하여 설치한 것을 특징으로 한다.
또, 상기 전극단자 형성면에 전극단자와 전기적으로 접속하여 재배선한 배선패턴에 설치한 접속단자에 상기 단자 접속부를 접합한 것을 특징으로 한다.
또, 상기 단자 접속부, 상기 리드부 및 상기 외부접점이 금으로 된 도금 금속으로 형성되어 있는 것을 특징으로 한다.
또, 상기 단자 접속부 및 상기 리드부가 금으로 된 도금 금속으로 형성되고, 상기 외부접점이 저융점 금속으로 형성되어 있는 것을 특징으로 한다.
또, 상기 리드부가 반도체 소자의 전극단자 형성면에 형성된 단자의 1피치 범위 내에 형성되어 있는 것을 특징으로 한다.
또, 금속 기판에 있어서, 지지 금속판에 반도체 소자 또는 반도체 웨이퍼의 전극단자 형성면에 형성된 전극단자 또는 전극단자 형성면에 재배선하여 형성된 접속단자의 배열에 따라서 오목부를 형성하고, 상기 지지 금속판의 표면에 상기 오목부만을 노출시킨 레지스트 패턴을 설치하여 도금을 실시함으로써 상기 오목부를 도금금속에 의해 충전하고, 상기 지지 금속판의 표면에 상기 오목부와 상기 전극단자 또는 접속단자와의 사이를 전기적으로 접속하는 적어도 하나의 S자 형상, U자 형상 또는 루프 형상의 변곡점을 갖는 곡선 형상의 홈을 노출시킨 레지스트 패턴을 설치하여 지지 금속판에 도금을 실시함으로써 리드부를 형성하고, 상기 지지 금속판의 표면에 리드부의 전극단자 또는 접속단자에 대응하는 일단측의 부위를 노출시킨 레지스트 패턴을 설치하여 지지 금속판에 도금을 실시함으로써, 상기 리드부의 일단측에 리드부의 두께보다도 두껍게 된 단자 접속부를 형성하여, 이루어지는 것을 특징으로 한다.
또, 상기 지지 금속판에 금도금을 실시함으로써 상기 오목부에 금이 충전되고, 상기 리드부 및 상기 단자 접속부가 금으로 된 도금금속으로 형성되어 있는 것을 특징으로 한다.
또, 상기 오목부의 도금금속이 금, 팔라듐, 니켈 등으로 된 복수의 도금금속이 적층되어 있는 것을 특징으로 한다.
또, 반도체 장치의 제조 방법에 있어서, 지지 금속판에 반도체 소자 또는 반도체 웨이퍼의 전극단자 형성면에 형성된 전극단자 또는 전극단자 형성면에 재배선하여 형성된 접속단자의 배열에 따라서 관통 구멍을 형성하고, 상기 관통 구멍에 저융점 금속을 충전하고, 상기 지지 금속판의 표면에 상기 저융점 금속과 상기 전극단자 또는 접속단자와의 사이를 전기적으로 접속하는 적어도 하나의 S자 형상, U자 형상 또는 루프 형상의 변곡점을 갖는 곡선 형상의 홈을 노출시킨 레지스트 패턴을 설치하여 지지 금속판에 도금을 실시함으로써 리드부를 형성하고, 지지 금속판의 표면에 상기 리드부의 상기 전극단자 또는 접속단자에 대응하는 일단측의 부위를 노출시킨 레지스트 패턴을 설치하여 지지 금속판에 도금을 실시함으로써, 상기 리드부의 일단측에 리드부의 두께보다도 두껍게 된 단자 접속부를 형성하여, 이루어지는 것을 특징으로 한다.
또, 상기 금속기판을 반도체 소자 또는 반도체 웨이퍼의 전극단자 형성면에 형성된 전극단자 또는 접속단자와 상기 단자 접속부를 위치 맞춤하여 접합한 후, 상기 오목부에 충전한 도금금속, 상기 리드부 및 상기 단자 접속부를 제외한 상기 지지 금속판을 에칭하여 제거함으로써, 상기 오목부에 형성한 도금금속 또는 저융점 금속이 외부접점으로서 리드부에 의해 지지되어 있는 반도체 장치를 얻는 것을 특징으로 한다.
또, 상기 금속기판을 상기 지지 금속판에 지지된 도금금속 또는 저융점 금속의 선단이 노출하는 두께까지 상기 지지 금속판을 에칭하고, 상기 금속기판을 반도체 소자 또는 반도체 웨이퍼의 전극단자 형성면에 형성된 전극단자 또는 접속단자와 상기 도금금속 또는 저융점 금속의 선단을 위치 맞춤하여 접합한 후, 상기 오목부에 충전한 도금금속, 상기 리드부 및 상기 단자 접속부를 제외한 상기 지지 금속판을 에칭하여 제거함으로써, 상기 단자 접속부가 외부접점으로서 리드부에 지지되어 있는 반도체 장치를 얻는 것을 특징으로 한다.
[실시예]
이하, 본 발명의 적절한 실시예에 대해서 상세히 설명한다.
우선, 도 1- 7에 따라서 본 발명에 따른 반도체 장치의 제조방법에 대해서 설명한다. 본 실시예는 지지 금속판으로서 동판을 사용하고, 동판에 외부 접속구조를 설치하여 반도체장치를 제조한다.
도 1은 지지 금속판으로서의 동판(20)에 외부접점을 형성하는 공정을 나타낸다.
또한, 본 실시예에서는 패시베이션막 상에 배선패턴을 재배선하여 접속단자를 전극단자 형성면에 어레이 형상으로 배치한 반도체 소자를 대상으로 하고 있다. 물론, 패시베이션막 상에 배선패턴을 재배선하지 않고, 전극단자 형성면의 전극단자에 외부 접속구조를 장착하는 구성으로 할 수도 있다.
도 1a는 동판(20)의 양면에 감광성 레지스트(22)를 도포하고, 전극단자 형성면의 레지스트막을 노광, 현상하여 동판(20)의 표면에서 외부접점을 형성하는 부위를 원형으로 노출시킨 레지스트 패턴(22a)을 설치한 상태이다. (24)는 외부접점을 형성하기 위한 노출 구멍이다.
외부접점을 형성하기 위한 노출 구멍(24)은 반도체 소자의 패시베이션막 상에 형성한 접속단자 각각의 배치 위치에 대응한 위치에 각각 설치된다. 본 실시예의 노출구멍(24)의 피치는 0.75mm이다.
동판(20)은 각 가공 공정에서 필요한 가공을 실시하기 위한 지지체로서 사용되는 것이다. 지지 금속판은 후 공정에서 화학적 에칭에 의해서 용해 제거하므로, 에칭하기 쉬운 소재를 선택한다. 실시예에서는 지지성 등을 고려하여 0.5mm 두께의 동판을 사용하였다. 외부접점을 형성하기 위한 노출구멍(24)은 150μm 직경의 치수로 형성하였다.
도 lb는 동판(20)을 에칭하여 각각의 노출 구멍(24)에 오목부(26)를 형성한 상태이다. 이 에칭 조작에서는 동판(20)을 관통시키지 않도록 오목부(26)를 형성한다. 오목부(26)의 깊이는 200μm 정도이다.
다음에, 레지스트막을 마스터 패턴으로 하거나, 또는 새로운 도금용의 레지스트패턴을 설치하여, 동판(20)을 도금 급전층으로 하는 전해 금도금을 실시하여 오목부(26)를 금도금으로 충전한다(도 1c). (28)은 오목부(26)를 충전한 금도금이다. 금도금(28)은 동판(20)을 에칭함으로써 외면에 노출하여 외부접점이 된다. 또, 오목부(26)에 충전하는 금속은 금에 한하지 않으며, 후 공정에서 동판(20)을 에칭할 때에 동판(20)과 선택적으로 에칭할 수 있는 금속이면 좋다. 또, 단일의 금도금 대신에 니켈도금, 팔라듐도금, 땜납도금 등의 각종의 도금금속을 선택하여 복수의 도금층으로 구성할 수도 있다.
다음에, 상기 외부접점과 반도체 소자(10)의 접속단자를 접속하는 리드부를 형성한다.
도 2a는 리드부(30)를 형성하는 레지스트 패턴(32)을 동판(20)의 표면에 형성한 상태를 나타낸다. 레지스트 패턴(32)은 리드부(30)를 형성하는 부위를 노출하여 설치한 것이다.
도 3에 리드부(30)의 평면 형상을 나타낸다. 도 3에서 A가 외부접점을 형성하는 부위이고, B가 반도체 소자(10)의 접속단자가 배치되는 위치이다. 리드부(30)는 이 외부 접점과 접속단자를 접속하는 평면 형상에서 S자 형으로 형성된다.
도 2a에서 (32a)는 충적 도금에 의해 리드부(30)를 형성하는 부위를 노출시킨 곡선 형상의 홈이다.
다음에, 동판(20)을 도금 급전층으로 하고, 레지스트 패턴(32)을 마스크 패턴으로 하여 전해 금도금을 실시하여 리드부(30)를 형성한다. 도 2b는 레지스트 패턴(32)의 곡선 형상의 홈(32a) 내에 금도금이 충적 형성되어, 리드부(30)가 형성된 상태이다. 도면에서는 리드부(30)의 일단측(30a)을 반도체 소자(10)의 접속단자(12)에 대응한 위치, 타단측(30b)을 금도금(28)(외부접점)에 접속하는 위치로서 나타낸다. 리드부(30)와 외부접점과는 전기적으로 접속하여야 하므로 리드부(30)의 타단측에 금도금(28)에 접속하도록 레지스트 패턴(32)을 형성한다. 또, 레지스트 패턴(32)은 리드부(30)의 두께를 규정하므로, 리드부(30)의 두께에 맞추어 막 두께를 설정한다. 또한, 리드부(30)는 단일의 금도금에 한하지 않고 복수의 도금층을 적층하여 형성할 수도 있다. 또한, 리드부(30)는 금에 한하지 않고 동판(20)을 에칭하여 용해 제거할 때에 용해하지 않은 금속을 사용하면 좋다.
리드부(30)를 형성한 후, 반도체 소자(10)의 접속단자(12)와 접속하기 위한 단자 접속부(40)를 형성한다.
도 4a는 레지스트 패턴(32)의 상층에 다시 레지스트를 도포하고, 이전 공정에서 형성한 리드부(30)의 일단측(30a)의 윗면만을 노출시킨 레지스트 패턴(34)을 설치한 상태이다. 단자 접속부(40)는 레지스트 패턴(34)을 마스터 패턴으로 하여 동판(20)을 도금 급전층으로 하는 전해 금도금을 실시함으로써, 리드부(30)의 일단측(30a)에 금도금을 충적하여 형성한다(도 4b). 레지스트 패턴(34)은 금의 충적 도금에 의해서 단자 접속부(40)를 소정의 두께로 형성하기 위한 것이다. 단자 접속부(40)를 리드부(30)보다도 두껍게 형성하는 것은 반도체 장치를 구성할 때에 리드부(30)를 반도체 소자(10)의 전극단자 형성면으로부터 떨어지게 하기 위함이다. 따라서, 리드부(30)를 떨어지게 하는 간격에 따라서 단자 접속부(40)의 전체 두께를 정하면 된다. 또, 금도금 대신에 리드부(30)의 일단측에 땜납도금을 충적 형성하면, 땜납 접합에 의해서 단자 접속부(40)를 반도체 소자(10)에 접합할 수 있다.
단자 접속부(40)를 형성한 후, 레지스트 패턴(32,34)을 용해 제거함으로써 금속기판이 얻어진다. 도 5가 레지스트 패턴(32,34)을 용해 제거하여 얻은 금속기판의 단면도이다. 금도금(28)이 동판(20)에 형성한 오목부(26) 내에 형성되며, 금도금(28)과 전기적으로 접속하여 리드부(30)가 설치되고, 리드부(30)의 단부에 단자 접속부(40)가 형성되어 있다.
다음에, 상기의 금도금(28), 리드부(30), 단자 접속부(40) 등의 외부접속 구조를 설치한 금속기판과 반도체 소자(l0)를 반도체 소자(10)의 전극단자 형성면에 설치한 접속단자(12)와 금속기판의 단자 접속부(40)를 위치 맞춤하여 접합한다(도 6). 접속단자(12)와 단자 접속부(40)는 예를 들면, 접속단자(12)에 주석도금을 실시하여 놓고 금-주석 접합으로 접합할 수 있다.
반도체 소자(10)와 금속기판을 접합할 때는, 리드부(30)가 동판(20)에 지지되어 고도의 위치 결정 정밀도를 갖고 있으며, 동판(20) 상에 리드부(30) 등이 정확히 패턴 형성되어 위치 어긋남 등도 극히 적으므로, 매우 고 정밀한 접합이 가능하다.
또한, 본 실시예에서는 반도체 소자(10)에 동판(20)을 접합하고 있지만, 반도체 소자(10) 대신에 반도체 웨이퍼에 상기의 외부 접속구조를 구비한 동판(20)을 접합할 수도 있다. 반도체 웨이퍼의 패시베이션막 상에 접속용의 접속 단자(12)를 미리 형성하여 두고, 이들 접속단자(12)에 단자 접속부(40)를 위치 맞춤하여 동판 (20)을 접합할 수 있다. 이러한 외부 접속구조를 갖는 동판(20)은 반도체 웨이퍼와 접합하는 경우와 같이 고도의 위치 정밀도가 요구되는 경우에 확실히 접속할 수가 있다. 또한, 반도체 웨이퍼의 경우에도, 패시베이션막 상에 접속용의 단자를 설치하지 않고, 전극 단자에 직접 단자 접속부(40)를 접합할 수도 있다.
반도체 소자(10)의 접속단자(12)에 단자 접속부(40)를 접합한 후, 동판(20)을 용해 제거하여 반도체장치를 얻는다. 도 6의 상태에서 동판(20)만을 용해함으로써 반도체 소자(10)의 접속단자(12)에 단자 접속부(40)가 접합되고, 리드부(30)를 통하여 외부접점(50)이 지지된 반도체장치가 얻어진다(도 7). 동판(20)의 에칭은 외부접점(50)이 되는 금도금(28), 리드부(30), 단자 접속부(40)가 모두 금이므로, 동만을 선택적으로 에칭하는 에칭액을 사용함으로써 간단히 동판(20)만을 용해 제거할 수 있다.
리드부(30)는 평면 형상으로 S자형의 곡선형으로 형성한 것이고, 단자 접속부 (40)로부터 반도체 소자(10)의 전극단자 형성면에 평행하게 연출하며, 그 선단에 범프 형상의 외부접점(50)이 설치된 것이 된다.
도 8에 실장기판(52)에 상기 방법에 의해서 얻어진 반도체장치를 실장한 상태를 나타낸다. 반도체장치는 땜납 리플로우에 의해 외부접점(50)을 실장기판(52)의 접속부에 접합하여 실장할 수 있다. 반도체장치는 외부접점(50), 리드부(30), 단자 접속부(40)를 통하여 실장기판(52) 상에 지지된다.
리드부(30)는 일정한 탄성을 갖고 있으므로, 이것에 의해 실장기판과 반도체 소자(10) 사이에 생기는 열응력을 효과적으로 완화할 수 있다.
도 9에 외부접점의 접속구조의 다른 구성예를 나타낸다. 도 9a는 U자 형상으로 리드부(30)를 형성한 예, 도 9b는 루프 형상으로 리드부(30)를 형성한 예이다. 이와 같이 리드부(30)의 중도에서 변곡점을 적어도 1개소 설치한 형상으로 디자인함으로써, 평면내에서 임의 방향으로의 변위가 가능하게 되어, 응력완화가 효과적으로 된다. 리드부(30)는 포트리소그래피법에 의해서 형성하므로, 임의의 형상을 선택하여 형성할 수 있다. 또, 외부접점(50)과 접속단자(12)의 직경 치수도 적절히 선택할 수 있다. 본 실시예에서는 도 3에 나타낸 바와 같이 리드부(30)는 단자배열로 1피치의 범위에 들어가도록 설계하였다. 이에 따라 리드부(30)와 접속단자(12) 등이 간섭하지 않도록 할 수 있다. 물론, 리드부(30)는 간섭을 피하도록 적절한 형상을 선택할 수 있다.
이상 설명한 바와 같이, 본 실시예의 반도체장치의 제조방법은 외부접속 구조를 갖는 지지 금속판을 이용하여 반도체장치를 제조하는 것을 특징으로 한다. 외부 접속 구조를 갖는 지지 금속판은 리드부(30)가 지지 금속판에 의해서 지지됨으로써 고도의 평면 정밀도를 가지며, 포트리소그래피법에 의해 미세한 패턴으로 용이하게 형성할 수 있어 정확히 패턴을 형성할 수 있고, 또 전해도금 등에 의해서 외부접점, 리드부(30) 등을 일괄해서 형성할 수 있어 제조효율이 높고, 외부접속 구조를 설치한 상태에서 반송 등이 용이하여 취급성이 좋은 것 등으로 인해, 제조가 용이하고 또한 고 정밀도로 신뢰성이 높은 반도체장치를 얻을 수 있게 된다.
도 10은 상기 실시예와는 반대로 금도금(28)을 반도체 소자(10)의 접속단자(12)에 접합하고, 단자 접속부(40)를 실장기판에 접합하는 외부접점으로서 사용하는 예를 나타낸다. 도 10a는 도 4b에 나타낸 상태와 같은 상태인 것으로서, 동판(20)에 레지스트 패턴(32, 34)을 설치하여 단자 접속부(40)를 형성한 상태이다.
이 상태에서 우선 동판(20)의 밑면측, 즉 리드부(30), 단자 접속부(40)를 설치한 면과 반대측의 면을 에칭하여, 금도금(28)의 돌출 단부가 동판(20)의 면으로부터 노출하는 정도까지 동판(20)을 얇은 두께로 형성한다.
금도금(28)의 돌출 단부가 돌출한 곳에 반도체 소자(10)와 동판(20)을 위치 맞춤하여 반도체 소자(10)의 접속단자(12)와 금도금(28)을 접합한다(도 10b).
다음에, 레지스트 패턴(32,34)을 용해 제거한다(도 10c). 마지막으로, 동판(20)을 에칭하여 제거한다(도 10d). 동판(20)을 에칭할 때는 금도금(28), 리드부(30), 단자 접속부(40)를 남기고 동판(20)만을 선택적으로 에칭한다.
이렇게 해서 금도금(28)이 반도체칩(10)의 접속단자(12)에 접합되고, 리드부(30)를 통하여 단자 접속부(40)가 지지된 반도체장치가 얻어진다. 이 반도체장치에서는 단자 접속부(40)가 실장기판에 접합되는 외부접점(40a)이 된다.
이와 같이 동판(20)에 형성한 외부접속 구조는 금도금(28)과 단자 접속부(40)의 어느 하나를 외부접점으로 하여도 좋으므로, 그 역할을 교환하여 사용할 수도 있다.
도 11 내지 도 13은 반도체장치의 다른 제조방법을 나타낸다. 본 발명의 방법에서는 저융점 금속의 페이스트를 이용하여 외부접점을 형성하는 것을 특징으로 한다.
도 11a는 동판(20)의 표면을 레지스트(60)로 피복한 후, 외부접점의 형성 위치에 맞추어서 드릴(drill)로 관통 구멍(62)을 형성한 상태이다. 다음에, 관통 구멍(62)에는 땜납 등의 저융점 금속의 페이스트(64a)를 충전하여(도 11b) 리플로우 한다. 페이스트(64a)를 충전할 때에는 리플로우에 의해서 페이스트(64a)가 약간 체적 수축을 일으킬 것을 예상해서, 페이스트(64a)를 충전하는 두께를 동판(20)의 두께보다도 두껍게 하고 있다.
도 12a는 리플로우한 후에 레지스트(60)를 제거하여, 별도의 패턴 형성용의 레지스트(66)를 형성한 상태이다. (64)는 리플로우 후의 저융점 금속이다. 레지스트(66)를 리드부(30) 및 단자 접속부(40)의 패턴에 따라서 패터닝한다. 도 12b에서 (66a)는 리드부(30)를 형성하는 부위, (66b)는 단자 접속부(40)를 형성하는 부위이다. 리드부(30)를 평면에서 곡선 형상으로 하는 것은 상술한 실시예와 같다.
다음에, 동판(20)을 도금 급전층으로 하여 금도금을 실시하고, 노출 부위(66a, 66b)에 금도금을 실시하여 리드부(30)를 형성한다(도 12c).
도 12d는 단자 접속부(40)를 리드부(30)보다도 두껍게 형성하기 위해서, 레지스트(66) 상에 다시 레지스트(68)를 도포하여 단자 접속부(40)를 노출시킨 레지스트 패턴을 형성하고, 전해도금을 실시하여 단자 접속부(40)를 두껍게 형성한 상태이다. 다음에, 레지스트(66, 68)를 용해 제거함으로써 외부접점의 접속구조를 구비한 동판(20)이 얻어진다. 통상은 동판(20)에 형성한 관통 구멍(62)에 충전되어 있는 저융점 금속(64)이 외부접점이 된다.
도 13은 상기와 같이 하여 얻어진 외부접속 구조를 갖는 동판(20)에 반도체 소자(10)를 접합하여 반도체장치로 하는 방법을 나타낸다. 도 13a는 반도체 소자(10)의 접속단자(12)와 단자 접속부(40)를 위치맞춤하여 접합한 상태, 도 13b는 동판(20)을 에칭하여 제거함으로써 반도체장치를 얻은 상태를 나타낸다. 도면에서는 실장할 때에 외부접점(64)이 약간 용융하여 편평하게 된 상태를 나타낸다. 저융점 금속(64)으로서 고융점 땜납을 사용하고, 저융점 땜납을 사용하여 실장기판에 탑재하는 등의 실장을 할 수 있다.
또한, 본 실시예 경우도 저융점 금속(64)과 단자 접속부(40)의 반도체 소자(10)로의 장착을 반대로 하여, 저융점 금속(64)을 반도체 소자(10)의 접속단자(12)에 접합하고, 단자 접속부(40)를 외부접점으로 하여 사용할 수도 있다.
본 실시예의 반도체장치도 리드부(30)를 통하여 반도체 소자에 외부접점을 장착하고 있으므로, 반도체장치를 실장할 때의 열응력 등을 효과적으로 완화할 수 있다.
도 14는 상술한 각 실시예에서 나타낸 외부접점과 단자 접속부를 리드부를 통하여 접속한 구조를 이용하여 시험용 치구를 구성한 예를 나타낸다. 도 14에서 (70)은 시험치구의 기판이며, (72)는 기판(70)에 장착한 프로우브이다. 프로우브(72)는 상술한 실시예에서 설명한 리드부(30)와 단자 접속부(40)와 프로우브 접점(74)을 단위구조로 하는 것으로서, 이것들은 도 5에 나타낸 바와 같이 동판(20)에 외부접점의 접속구조를 설치한 것과 완전히 같은 형태로 형성한 것이다.
즉, 도 5에 나타낸 외부접속 구조를 갖는 동판(20)을 작성한 것과 마찬가지로 하여 리드부(30), 단자 접속부(40), 프로우브 접점(74)을 구비한 동판(20)을 작성하여, 시험용 치구의 기판(70)의 단자와 위치 맞춤하여 동판(20)을 접속하고, 동판(20)만을 선택적으로 에칭하여 제거함으로써 기판(70) 상에 프로우브(72)가 연접된 시험용 치구를 얻을 수 있다.
프로우브 접점(74)으로서는 상술한 외부접점과 같이 금도금 등의 필요한 도체금속으로 형성한다. 리드부(30)의 탄성을 이용하여 피시험체인 반도체칩(10) 또는 반도체 웨이퍼 등의 전극단자를 프로우브 접점(74)에 압력을 가해 접합함으로써 피시험체의 좋고 나쁨을 시험할 수 있다.
물론, 시험용 치구의 기판(70)에 장착시키는 프로우브(72)는 반도체 소자(10a) 또는 반도체 웨이퍼와 같은 피시험체의 접촉 위치(전극단자 위치)에 맞추어 배열한다. 이들 프로우브(72)의 배치는 동판(20)에 프로우브(72)를 지지한 상태에서 기판(70)과 위치 맞춤시켜서 기판(70)에 프로우브(72)를 접합하기 때문에, 극히 고 정밀도로 배열할 수 있고, 또 프로우브 접점(74)도 위치의 어긋남이 없이 고 정밀도의 시험용 치구로서 제공할 수 있다.
본 발명에 따른 반도체 장치는 상술한 바와 같이, 리드부를 통하여 외부접점을 지지한 구조로 함으로써 실장 시의 열응력 등을 유효하게 완화할 수 있는 신뢰성이 높은 제품으로서 제공할 수 있다. 또, 본 발명에 따른 금속기판 및 반도체장치의 제조방법에 의하면, 반도체 소자 또는 반도체 웨이퍼에 확실하고 효율적으로 외부 접속단자를 접속할 수 있어서, 외부 접속구조를 구비한 칩 사이즈 패키지를 용이하고 효율적으로 행할 수 있는 등의 현저한 효과를 발휘한다.

Claims (14)

  1. 전극단자 형성면에 전극단자가 형성된 반도체 소자와, 상기 전극단자에 일단측이 접합된 리드부를 갖고,
    상기 리드부의 일단측에 상기 전극단자 형성면측에 돌출하여 단자 접속부가 형성되어 있고,
    상기 반도체 소자의 전극단자에 상기 단자 접속부가 접합되고, 리드부가 전극단자 형성면으로부터 이간하여 지지됨과 동시에,
    상기 리드부가 전극단자 형성면과 대략 평행하고, 또한 평면 내에서 적어도 하나의 S자 형상, U자 형상 또는 루프 형상의 변곡점을 갖는 곡선 형상으로 연출하여 형성되고,
    상기 리드부의 타단측에 상기 전극단자 형성면과는 반대쪽으로 떨어지는 방향으로 돌출하여 반도체 장치와 실장기판을 접합하기 위한 외부 접점이 형성되어 있는
    것을 특징으로 하는 반도체장치.
  2. 제 1 항에 있어서,
    상기 단자 접속부 대신에 상기 외부접점을 상기 접속단자에 접합하여 상기 리드부를 지지하고,
    상기 외부접점 대신에 상기 단자 접속부를 상기 리드부의 타단측에 상기 전극단자 형성면과 반대쪽으로 떨어진 방향으로 돌출하여 설치한
    것을 특징으로 하는 반도체장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 전극단자 형성면에 전극단자와 전기적으로 접속하여 재배선한 배선패턴에 설치한 접속단자에 상기 단자 접속부를 접합한 것을 특징으로 하는 반도체장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 단자 접속부, 상기 리드부 및 상기 외부접점이 금으로 된 도금금속으로형성되어 있는 것을 특징으로 하는 반도체장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 단자 접속부 및 상기 리드부가 금으로 된 도금금속으로 형성되고, 상기 외부접점이 저융점 금속으로 형성되어 있는 것을 특징으로 하는 반도체장치.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 리드부가 반도체 소자의 전극단자 형성면에 형성된 단자의 1 피치 범위내에 형성되어 있는 것을 특징으로 하는 반도체장치.
  7. 지지 금속판에 반도체 소자 또는 반도체 웨이퍼의 전극단자 형성면에 형성된 전극단자 또는 전극단자 형성면에 재배선하여 형성된 접속단자의 배열에 따라서 오목부를 형성하고,
    상기 지지 금속판의 표면에 상기 오목부만을 노출시킨 레지스트 패턴을 설치하여 도금을 실시함으로써 상기 오목부를 도금금속에 의해 충전하고,
    상기 지지 금속판의 표면에 상기 오목부와 상기 전극단자 또는 접속단자 사이를 전기적으로 접속하는 적어도 하나의 S자 형상, U자 형상 또는 루프 형상의 변곡점을 갖는 곡선 형상의 홈을 노출시킨 레지스트 패턴을 설치하여 지지 금속판에 도금을 실시함으로써 리드부를 형성하고,
    상기 지지 금속판의 표면에 상기 리드부의 상기 전극단자 또는 접속단자에 대응하는 일단측의 부위를 노출시킨 레지스트 패턴을 설치하여 지지 금속판에 도금을 실시함으로써, 상기 리드부의 일단측에 상기 리드부의 두께보다도 두껍게 된 단자 접속부를 형성하여,
    이루어지는 것을 특징으로 하는 외부 접속구조를 갖는 금속기판.
  8. 제 7 항에 있어서,
    상기 지지 금속판에 금도금을 실시함으로써 상기 오목부에 금이 충전되고, 상기 리드부 및 상기 단자 접속부가 금으로 된 도금금속으로 형성되어 있는 것을 특징으로 하는 외부 접속구조를 갖는 금속기판.
  9. 제 7 항에 있어서,
    상기 오목부의 도금금속이 금, 팔라듐, 니켈 등으로 된 복수의 도금금속이 적층되어 있는 것을 특징으로 하는 외부 접속구조를 갖는 금속기판.
  10. 지지 금속판에 반도체 소자 또는 반도체 웨이퍼의 전극단자 형성면에 형성된 전극단자 또는 전극단자 형성면에 재배선하여 형성된 접속단자의 배열에 따라서 관통 구멍을 형성하고,
    상기 관통 구멍에 저융점 금속을 충전하고,
    상기 지지 금속판의 표면에 상기 저융점 금속과 상기 전극단자 또는 접속단자 사이를 전기적으로 접속하는 적어도 하나의 S자 형상, U자 형상 또는 루프 형상의 변곡점을 갖는 곡선 형상의 홈을 노출시킨 레지스트 패턴을 설치하여 지지 금속판에 도금을 실시함으로써 리드부를 형성하고,
    상기 지지 금속판의 표면에 상기 리드부의 상기 전극단자 또는 접속단자에 대응하는 일단측의 부위를 노출시킨 레지스트 패턴을 설치하여 지지 금속판에 도금을 실시함으로써, 상기 리드부의 일단측에 상기 리드부의 두께보다도 두껍게 된 단자 접속부를 형성하여,
    이루어지는 것을 특징으로 하는 외부접속 구조를 갖는 금속기판.
  11. 제 7 항 내지 제 9 항 중 어느 한 항에 기재된 금속 기판을 반도체 소자 또는 반도체 웨이퍼의 전극단자 형성면에 형성된 전극단자 또는 접속단자와 상기 단자 접속부를 위치 맞춤하여 접합한 후,
    상기 오목부에 충전한 도금금속, 상기 리드부 및 상기 단자 접속부를 제외한 상기 지지 금속판을 에칭하여 제거함으로써, 상기 오목부에 형성한 도금금속 또는 저융점 금속이 외부접점으로서 리드부에 의해 지지되어 있는 반도체 장치를 얻는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제 7 항 내지 제 9 항 중 어느 한 항에 기재된 금속 기판을 상기 지지 금속판에 지지된 도금금속 또는 저융점 금속의 선단이 노출하는 두께까지 상기 지지 금속판을 에칭하고,
    상기 금속기판을 반도체 소자 또는 반도체 웨이퍼의 전극단자 형성면에 형성된 전극단자 또는 접속단자와, 상기 도금금속 또는 저융점 금속의 선단을 위치 맞춤하여 접합한 후,
    상기 오목부에 충전한 도금금속, 상기 리드부 및 상기 단자 접속부를 제외한 상기 지지 금속판을 에칭하여 제거함으로써 상기 단자 접속부가 외부접점으로서 리드부에 지지되어 있는 반도체 장치를 얻는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제 10 항에 기재된 금속 기판을 반도체 소자 또는 반도체 웨이퍼의 전극단자 형성면에 형성된 전극단자 또는 접속단자와 상기 단자 접속부를 위치 맞춤하여 접합한 후,
    상기 관통 구멍에 충전한 도금금속, 상기 리드부 및 상기 단자 접속부를 제외한 상기 지지 금속판을 에칭하여 제거함으로써, 상기 관통 구멍에 형성한 도금금속 또는 저융점 금속이 외부접점으로서 리드부에 의해 지지되어 있는 반도체 장치를 얻는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제 10 항에 기재된 금속 기판을 상기 지지 금속판에 지지된 도금금속 또는 저융점금속의 선단이 노출하는 두께까지 상기 지지 금속판을 에칭하고,
    상기 금속기판을 반도체 소자 또는 반도체 웨이퍼의 전극단자 형성면에 형성된 전극단자 또는 접속단자와, 상기 도금금속 또는 저융점 금속의 선단을 위치 맞춤하여 접합한 후,
    상기 관통 구멍에 충전한 도금금속, 상기 리드부 및 상기 단자 접속부를 제외한 상기 지지 금속판을 에칭하여 제거함으로써 상기 단자 접속부가 외부접점으로서 리드부에 지지되어 있는 반도체 장치를 얻는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR10-1999-0022672A 1998-09-02 1999-06-17 반도체 장치와 그 제조방법 및 이것에 사용하는 금속기판 KR100394326B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-248146 1998-09-02
JP10248146A JP2000077477A (ja) 1998-09-02 1998-09-02 半導体装置及びその製造方法並びにこれに用いる金属基板

Publications (2)

Publication Number Publication Date
KR20000022646A KR20000022646A (ko) 2000-04-25
KR100394326B1 true KR100394326B1 (ko) 2003-08-09

Family

ID=17173915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0022672A KR100394326B1 (ko) 1998-09-02 1999-06-17 반도체 장치와 그 제조방법 및 이것에 사용하는 금속기판

Country Status (4)

Country Link
US (1) US6221749B1 (ko)
EP (1) EP0987749A3 (ko)
JP (1) JP2000077477A (ko)
KR (1) KR100394326B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5593852A (en) * 1993-12-02 1997-01-14 Heller; Adam Subcutaneous glucose electrode
US5620906A (en) 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
US6134461A (en) 1998-03-04 2000-10-17 E. Heller & Company Electrochemical analyte
JP2000124350A (ja) * 1998-10-16 2000-04-28 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6221750B1 (en) * 1998-10-28 2001-04-24 Tessera, Inc. Fabrication of deformable leads of microelectronic elements
US6333207B1 (en) * 1999-05-24 2001-12-25 Tessera, Inc. Peelable lead structure and method of manufacture
US6627478B2 (en) * 1999-05-24 2003-09-30 Tessera, Inc. Method of making a microelectronic assembly with multiple lead deformation using differential thermal expansion/contraction
US6521970B1 (en) * 2000-09-01 2003-02-18 National Semiconductor Corporation Chip scale package with compliant leads
US6638870B2 (en) * 2002-01-10 2003-10-28 Infineon Technologies Ag Forming a structure on a wafer
JP3990962B2 (ja) 2002-09-17 2007-10-17 新光電気工業株式会社 配線基板の製造方法
JP3972846B2 (ja) * 2003-03-25 2007-09-05 セイコーエプソン株式会社 半導体装置の製造方法
JP4588711B2 (ja) * 2005-03-08 2010-12-01 東京エレクトロン株式会社 接続ピンの形成方法，プローブ，接続ピン，プローブカード及びプローブカードの製造方法
ITMI20060478A1 (it) * 2006-03-16 2007-09-17 Eles Semiconductor Equipment Spa Sistema per contattare dispositivim elettronici e relativo metodo di produzione basato su filo conduttore annegato in materiale isolante
US8080859B2 (en) * 2006-08-17 2011-12-20 Nxp B.V. Reducing stress between a substrate and a projecting electrode on the substrate
JP4750080B2 (ja) * 2007-06-22 2011-08-17 新光電気工業株式会社 配線基板
JP4932744B2 (ja) * 2008-01-09 2012-05-16 新光電気工業株式会社 配線基板及びその製造方法並びに電子部品装置及びその製造方法
KR101004911B1 (ko) * 2008-08-12 2010-12-28 삼성전기주식회사 마이크로 전자기계적 부품 제조방법
KR20220029128A (ko) 2020-09-01 2022-03-08 삼성전자주식회사 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5683942A (en) * 1994-05-25 1997-11-04 Nec Corporation Method for manufacturing bump leaded film carrier type semiconductor device
WO1997043653A1 (en) * 1996-05-17 1997-11-20 Formfactor, Inc. Contact tip structures for microelectronic interconnection elements and methods of making same
WO1997044676A1 (en) * 1996-05-17 1997-11-27 Formfactor, Inc. Microelectronic contact structure and method of making same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61104630A (ja) 1984-10-27 1986-05-22 Mitsubishi Electric Corp 半導体装置
US5476211A (en) 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
JP2533511B2 (ja) * 1987-01-19 1996-09-11 株式会社日立製作所 電子部品の接続構造とその製造方法
JPS6450539A (en) 1987-08-21 1989-02-27 Hitachi Ltd Connection of electronic component and transfer type microlead faceplate used therefor
JPH0590338A (ja) 1991-09-30 1993-04-09 Hitachi Ltd 半導体装置
JPH071773A (ja) 1992-05-12 1995-01-06 Shinko Seisakusho Co Ltd ダウン・ロード・データの収容制御装置
US5974662A (en) * 1993-11-16 1999-11-02 Formfactor, Inc. Method of planarizing tips of probe elements of a probe card assembly
US5457344A (en) * 1994-03-25 1995-10-10 Bartelink; Dirk J. Test fixtures for C4 solder-bump technology
WO1999000844A2 (en) * 1997-06-30 1999-01-07 Formfactor, Inc. Sockets for semiconductor devices with spring contact elements

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5683942A (en) * 1994-05-25 1997-11-04 Nec Corporation Method for manufacturing bump leaded film carrier type semiconductor device
WO1997043653A1 (en) * 1996-05-17 1997-11-20 Formfactor, Inc. Contact tip structures for microelectronic interconnection elements and methods of making same
WO1997044676A1 (en) * 1996-05-17 1997-11-27 Formfactor, Inc. Microelectronic contact structure and method of making same

Also Published As

Publication number Publication date
JP2000077477A (ja) 2000-03-14
EP0987749A3 (en) 2001-05-30
US6221749B1 (en) 2001-04-24
EP0987749A2 (en) 2000-03-22
KR20000022646A (ko) 2000-04-25

Similar Documents

Publication Publication Date Title
KR100394326B1 (ko) 반도체 장치와 그 제조방법 및 이것에 사용하는 금속기판
KR100577131B1 (ko) 초소형 전자 요소 접촉 구조물과 그 제조 및 사용 방법
US6703310B2 (en) Semiconductor device and method of production of same
KR100252457B1 (ko) 캔틸레버 요소및 희생기층을 사용하는 상호 접속요소의 제작방법
US7928579B2 (en) Devices including sloped vias in a substrate and devices including spring-like deflecting contacts
US6611052B2 (en) Wafer level stackable semiconductor package
US8026587B1 (en) Semiconductor package including top-surface terminals for mounting another semiconductor package
US6242932B1 (en) Interposer for semiconductor components having contact balls
US8458900B2 (en) Wiring substrate having columnar protruding part
US5177863A (en) Method of forming integrated leadouts for a chip carrier
JP5500870B2 (ja) 接続端子付き基板及び電子部品のソケット等
US20080003402A1 (en) Fine pitch microcontacts and method for forming thereof
JPS5839048A (ja) フレキシブル領域接着テ−プ
KR20050086803A (ko) 프로브 배열체 및 그 제조 방법
CN108538801B (zh) 半导体衬底及半导体封装装置，以及用于形成半导体衬底的方法
US6407570B1 (en) Interconnect for testing semiconductor components having support members for preventing component flexure
KR20000035207A (ko) 반도체 장치의 제조 방법
US6967124B1 (en) Imprinted integrated circuit substrate and method for imprinting an integrated circuit substrate
US6667627B2 (en) Probe for inspecting semiconductor device and method of manufacturing the same
KR20030081549A (ko) 반도체소자 패키지 제조방법
KR20080000901A (ko) 스택형 웨이퍼 레벨 패키지 및 그의 제조 방법, 및 웨이퍼레벨 스택 패키지 및 그의 제조 방법
KR101273970B1 (ko) 프로브의 탐침 및 프로브의 제조방법
JP2001242219A (ja) 検査用プローブ基板及びその製造方法
JP2002228707A (ja) 突起状電極、その形成方法及び電子部品の検査装置
JP2867547B2 (ja) 導電突起の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090724

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee