KR20050086803A - 프로브 배열체 및 그 제조 방법 - Google Patents

Abstract

프로브 재료의 블록 위에 팁 재료의 층을 형성하는 단계를 포함하는 프로브 배열체의 형성 방법이다. 제1 방전 가공기(EDM) 전극이 팁 재료의 층위에 배치되고, 상기 방전 가공기 전극은 형성될 복수개의 프로브에 대응하는 복수개의 개구를 가진다. 팁 재료의 층 및 프로브 재료의 블록으로부터의 과잉 재료는 복수개의 전극을 형성하기 위해 제거된다. 상기 복수개의 프로브에 대응하는 복수개의 관통 구멍을 가지는 기판은 프로브가 상기 복수개의 관통 구멍을 관통하도록 배치된다. 상기 기판은 상기 복수개의 프로브에 접합된다. 과잉 프로브 재료는 상기 기판을 평탄화하기 위해 제거된다.

Description

프로브 배열체 및 그 제조 방법 {PROBE ARRAY AND METHOD OF ITS MANUFACTURE}

본 발명은 반도체 웨이퍼 상의 다이를 탐침하기 위한 프로브 카드와 같은 전자 장치를 탐침하는데 사용하기 위한 프로브의 배열체를 제조하는 방법에 관한 것이다.

반도체 다이는 다이 상의 집적 회로의 신뢰성 및 성능 특성을 보장하기 위해 제작 프로세스 중에 테스트 받아야 한다. 따라서, 반도체 다이를 테스트하기 위하여 반도체 제작자에 의해 상이한 테스트 절차가 개발되어야 한다. 총체적인 기능성에 대한 표준 테스트는 통상적으로 웨이퍼 수준에서 다이를 프로브 테스트함으로써 수행된다. 웨이퍼 수준에서의 프로브 테스트는 다이의 속도 등급을 평가하기 위해 사용될 수 있다.

웨이퍼 수준에서 대량의 집적 회로칩을 병행하여 테스트하는 것은 테스트 시간 및 비용이 실질적으로 감소되기 때문에, 현저한 이익을 제공한다. 오늘날, 한번에 하나의 칩을 테스트할 때조차도 컴퓨터 본체(mainframe)를 포함하는 대형 테스터가 필요하고, 칩의 배열체를 동시에 병행하여 시험하는 능력이 부가될 때, 이러한 기계의 복잡성은 증대된다. 그럼에도 불구하고, 병행 시험이 제공하는 시간 절약의 이유로, 동시에 많은 칩으로부터 데이터를 탐침하고 수집할 수 있는 하이 핀카운트 테스터(high pin-count tester)가 도입되어 왔고, 동시에 테스트 받을 수 있는 칩의 수는 점진적으로 증가되어왔다.

개선된 웨이퍼 테스트와, 병행 테스트를 가능하게 하는 번인(burn-in) 계획 및 다이싱 전에 웨이퍼 상의 칩을 번인함으로써 실질적인 비용 저하가 초래될 것이다.

웨이퍼 테스트 조건이 보다 정교해지면서, 고밀도 프로브, 및 이를 제조하기 위한 효율적이고 상대적으로 저렴한 방법이 계속해서 도전이 되고 있다. 따라서, 고밀도 프로브 배열체를 제조하는 저렴하고 효율적인 방법이 필요하다.

도1 내지 도4는 수직 프로브 배열체를 위한 프로브의 일 제조 방법의 단계들을 도시한 도면이다.

도5 및 도6은 프로브 배열체를 형성하기 위해 도1 내지 도4에 도시된 프로브를 기판에 결합하는 단계를 도시한 도면이다.

도7 및 도8은 도6의 프로브 배열체의 프로브의 팁을 성형하는 단계를 도시한 도면이다.

도9는 도1 내지 도8에 상응하는 프로브 배열체를 제조하기 위해 관련된 단계를 형성하는 플로우차트이다.

도10은 프로브 배열체의 프로브를 제조하기 위해 사용될 수 있는 대체 EDM 전극을 도시한 도면이다.

도11은 도10의 EDM 전극의 단면을 도시한 도면이다.

도12 내지 도16은 상기 프로브를 만드는 대체 프로세스를 도시한 도면이다.

도17은 도12 내지 도16에 도시된 프로세스에 따라서 형성된 분리된 프로브를 도시한 도면이다.

도18은 상기 프로브를 장착하기 위한 기부 기판을 도시한 도면이다.

도19는 도18의 기부 기판의 단면을 도시한 도면이다.

도20 및 도21은 베열체로 조립된 상기 프로브의 조립체를 도시한 도면이다.

본 발명은 반도체 웨이퍼 테스트용 프로브 배열체 및 종래 기술의 하나 이상의 문제점 및 단점을 실질적으로 제거한 그 제조 방법에 관한 것이다.

복수개의 관통 구멍을 가지는 제1 기판을 형성하는 단계를 포함하는 프로브 배열체의 제조 방법이 제공된다. 내부에 매립된 복수개의 프로브 팁을 가지는 제2 기판이 형성된다. 제2 기판의 대응하는 프로브 팁에 복수개의 와이어가 접합된다. 제1 기판의 관통 구멍은 상기 복수개의 와이어와 정합된다. 제2 기판이 제거된다. 상기 제1 기판이 평탄화되고, 상기 복수개의 와이어가 외부 신호원에 접속되도록 제1 기판 상에 접속부가 형성된다.

다른 태양에서, 프로브 재료의 블록 위에 팁 재료 층을 형성하는 단계를 포함하는 프로브 배열체의 형성 방법이 제공된다. 제1 방전 가공기(EDM) 전극이 팁 재료의 층위에 배치되고, 복수개의 프로브에 대응하는 복수개의 개구를 가지는 상기 EDM 전극이 형성된다. 팁 재료의 층 및 프로브 재료의 블록으로부터의 과잉 재료는 복수개의 전극을 형성하기 위해 제거된다. 상기 복수개의 프로브에 대응하는 복수개의 구멍을 가지는 기판이, 프로브가 상기 복수개의 관통 구멍을 관통하도록 배치된다. 상기 기판은 복수개의 프로브에 접합된다. 과잉 프로브 재료는 기판을 평탄화하기 위해 제거된다. 본 발명에 따른 프로브 배열체를 제조하는 방법의 이점은 2개의 상이한 기판을 구비한 2단계의 스텝을 사용하는 것을 포함한다. 그러므로, 상기 2단계의 프로세싱 스텝이 서로 독립적으로 병행하면서 수행될 수 있다. 발생가능한 소정의 에러 또는 결함은 스텝 중에서 하나의 세트만을 반복할 것을 요구한다. 또한, 결과 프로브 배열체는 상기 프로브의 적어도 일부를 따라서 지지부를 제공하는 관통 구멍을 가진다. 상기 지지부는 특히 측방향 접촉 운동 또는 와이핑을 하는 프로브 배열체에 있어서 유익하다.

다른 태양에서, 기판과, 테스트 장치 상의 테스트 단말부에 접촉하기 위한 복수개의 프로브를 포함하는 프로브 배열체가 제공된다. 각 프로브는 스템 및 팁을 가진다. 각 프로브는 지지를 위해 상기 기판을 관통한다. 상기 기판은 프로브의 스템이 관통 구멍을 관통하고 상기 기판에 접합되도록 복수개의 관통 구멍을 가진다.

본 발명의 추가적인 특징 및 이점이 이하의 설명에서 설명될 것이고, 어떤 부분은 상기 설명으로부터 명백할 것이고, 또는 본 발명을 실시함으로써 배우게 될 것이다. 본 발명의 이점은 상기 구조에 의해 실현되고 얻어질 것이고, 특히 첨부된 도면과 함께 본 명세서의 기록된 설명 및 청구범위에서 지시될 것이다.

전술된 전체적인 설명 및 이하의 상세한 설명은 예시적인 것이며, 설명을 위한 것이며, 본 발명의 보다 상세한 설명이 청구된 바와 같이 제공된다는 것을 의도한 것임을 이해해야한다.

본 발명의 예시적인 실시예를 설명하기 위해 포함되고, 본 명세서의 일부를 구성하며 통합된 첨부 도면은 본 발명의 원리를 설명하기 위해 상세한 설명과 함께 본 발명의 실시예를 설명한다.

이하, 그 예가 첨부 도면에 도시된 본 발명의 실시예에 대한 설명이 상세하게 이루어진다.

도1 내지 도8은 프로브의 배열체를 형성하는 제1 방법을 도시하며, 도9는 도1 내지 도8에 도시된 바와 같은 프로브를 만들기 위한 스텝 901 내지 908을 플로우차트 형태로 도시한다.

도1에 도시된 바와 같이, 팁 재료의 블록(101)이 프로브 재료의 블록(102)에 부착된다(스텝 901). 팁 재료(101) 및 프로브 재료(102)는 도전성이어야 하지만, 그렇지 않으면 공지의 다른 많은 재료로 형성될 수도 있다. 적절한 팁 재료 및 프로브 재료의 예로는 팔라듐, 구리, 금, 로듐, 니켈, 코발트, 은, 플래티넘, 도전성 질화물, 도전성 카바이드, 텅스텐, 티타늄, 몰리브덴, 레늄, 인듐, 오스뮴, 내화성 금속, 및 전술된 것 중 하나 이상을 포함하는 합금 또는 합성 화합물이 있다. 예컨대, 팁 재료(101)는 프로브 재료(102) 상에 전기 도금될 수 있다. 또한, 팁 재료(101)는 프로브 재료(102)에 용접, 납땜, 동납땜 등이 될 수 있다. 물론, 프로브 재료(102) 및/또는 팁 재료(101)는 보다 더 처리될 수 있다. 예컨대, 하나 또는 양측의 재료가 열처리 또는 풀림될 수 있고, 이온이 한쪽 또는 양쪽 재료 내로 침투될 수 있다. 게다가, 이러한 추가 처리는 EDM 전극이 재료를 성형하기 전 또는 상기 재료가 EDM 전극에 의해 완전 성형된 후를 포함하는 프로세스 과정 중 어느 시기에도 수행될 수 있다. 또한, EDM 전극에 의한 성형 과정 중 어느 시기에도, 상기 성형 과정이 정지되고 재료가 처리될 수 있다.

이후, 방전 가공기("EDM")는 팁 재료(101) 및 프로브 재료(102)를 기본 프로브 형상으로 성형하는데 사용된다(스텝 902 및 903). 도2 및 도3에 도시된 바와 같이, 바람직한 프로브 배열체의 형상으로 성형된 제1 EDM 전극(201)이 팁 재료(101) 및 프로브 재료(102)의 블록에 인가된다. 과잉 재료가 제거된 후에, 결과 구조체가 도4에 도시된다. 이후, 프로브(401)는 도5에 도시된 바와 같이, 납땜(503) 또는 다른 적절한 결합 재료를 사용하여 기판(501)(이는 예컨대, 세라믹, 실리콘, 인쇄회로 기판 재료 등으로 만들어질 수 있다.)의 관통 구멍(502) 내에 체결된다(스텝 904 및 905). 또한, 가압 끼움 및 열 끼움 기술이 사용될 수 있다. 도6에 도시된 바와 같이, 프로브 재료(102)의 바닥부(504)(도5에 도시된 방향에 대해서)가 이후에 제거된다(스텝 906). 일예에서, 바닥부(504)의 과잉 프로브 재료(102)가 기판을 평탄화하기 위해 제거된다. 에칭, 연삭, 연마, 래핑(lapping) 또는 다른 적절한 방법이 상기 바닥부(504)를 제거하기 위해 사용될 수 있다. 선택적으로, 프로브(410)의 부분이 기판(501)의 바닥(도5에서 지향된 바와 같은)을 통해 연장된 채로 남겨질 수 있다. 예컨대, 단지 바닥부(504)만 제거될 수 있다(예컨대, EDM 전극, 에칭 등을 사용). 기판(501)의 바닥을 통해 연장하는 프로브(410)의 부분이 (예컨대 납땜에 의해) 다른 기판에 체결될 수 있다.

도7에 도시된 바와 같이, 제2 EDM 전극(701)이 과잉 재료를 제거함으로써 프로브(401)의 단부 상에 팁 재료(101)를 성형하여(스텝 907), 결과적으로 도8의 구조체를 만들기 위해 사용된다. 이후에, 외부 테스트 신호원으로의 접속에 사용되기 위한 전기적 접속부(도시 안됨)가 제1 기판(501) 상에서 프로브(401)에로 형성된다. 도8에 도시된 구조체는 전자 장치를 탐침하기 위한 프로브 카드 조립체 또는 다른 장치를 만들기 위해 사용될 수 있다. 물론, 팁 재료(101)는 프로브(401)를 기판(501)에 체결하기 전에 도7 및 도8에서와 같이 성형될 수 있다.

EDM 전극(201)이 에칭되거나, 기계가공 또는 그렇지 않으면 바람직한 패턴으로 형성되도록 처리될 수 있다. 예컨대, 제1 EDM 전극(201)이 레이저 융제(예컨대, 엑시머 레이저를 사용)를 사용하여 패턴화될 수 있는 그라파이트로 형성될 수 있다. 다른 예로서, 제2 EDM 전극(701)은 고준위 도핑(highly doped)될 수 있고, 실리콘의 표면 내부로의 에칭 오목부에 의해 패턴화될 수 있는 실리콘으로 형성될 수 있다. 선택적으로, EDM 전극의 표면은 스퍼터링, 도금, 화학적 증기증착법, 및 다른 기술에 의해 금속화될 수 있고, 또는 다른 방법으로 처리될 수 있다.

따라서, 프로브 재료(102)의 블록 상방에 팁 재료(101)의 층을 형성하는 단계를 포함하는 프로브 배열체를 형성하는 방법이 제공된다. 제1 방전 가공기(EDM) 전극(201)이 팁 재료(101)의 층위에 배치되고, 복수개의 프로브(401)에 대응하는 복수개의 개구를 가지는 EDM 전극(201)이 형성된다. 복수개의 프로브(401)를 형성하기 위해 팁 재료(101)의 층과 프로브 재료(102)의 블록으로부터의 과잉 재료가 제거된다. 복수개의 프로브(401)에 대응하는 복수개의 관통 구멍(502)을 가지는 기판(501)이 상기 프로브(401)가 상기 복수개의 관통 구멍(502)을 관통하도록 배치된다. 상기 기판(501)은 상기 복수개의 프로브(401)에 접합된다. 과잉 프로브 재료는 기판(501)을 평탄화하기 위해 제거된다. 팁 재료는 상기 프로브를 형성하기 전 또는 후에 더 처리될 수 있다. 예컨대, 상기 팁 재료는 이온 침투 기술, 도금 등을 이용해서 처리될 수 있다.

도10 및 도11은 프로브 배열체용 프로브를 제조하는데 사용할 수 있는 다른 예시적인 EDM 전극(1002)을 도시한다. 도10은 상기 전극(1002)의 저면도이고, 도11은 상기 전극(1002)의 측단면도이다. 도시된 바와 같이, 전극(1002)의 바닥 내에 복수개의 공동(1004)이 있다. 알 수 있듯이, 공동(1004)은 프로브의 형상으로 만들어진다.

(전극(1002)이 단면 형태로 도시된) 도12 내지 도14에 도시된 바와 같이, 전극(1002)은 프로브 재료(1206)와 접촉하게되며, 이는 상기 논의된 프로브 재료(102)와 유사할 수 있다. 도12에 도시된 바와 같이, 프로브 재료(1206)는 선택적으로 희생 재료(1208)에 부착될 수 있다. 도13에 도시된 바와 같이, 전극(1002)은 프로브 재료(1206)를 성형한다. 도14에 도시된 바와 같이, 또한 전극(1002)은 상기 희생 재료(1208)를 부분적으로 성형할 수 있다.

도15 및 16은 전극(1002)에 의해 성형된 후(도12 내지 도14에 도시된 바와 같이)의 프로브 재료(1206)와 희생 재료(1208)의 각각 평면도 및 측단면도이다. 도시된 바와 같이, 전극(1002)은 전극(1002) 내의 공동(1004)에 의해 한정된 바와 같이 프로브 재료(1206) 및 희생 재료(1501)의 제1 층(즉, 원본 희생 재료(1208)의 상부층)을 성형한다. 이후 프로브 재료(1206)는 도17에 도시된 바와 같이 프로브 재료(1206)로 만들어진 분리된 프로브(1510)를 남기고, 희생 재료(1208 및 1501)로부터 해제된다. 선택적으로, EDM 전극은 프로브들을 함께 결속하기 위해 프로브들(1510) 사이에 소량의 재료(도시 안됨)를 남기도록 형성된다. 이는 프로브가 그룹으로 보다 더 처리되거나 취급될 수 있게 할 것이다. 이는 또한 이후의 조립 과정동안 프로브를 취급하는 것을 보조할 수 있다. 양호하게는, 이러한 결속 재료는 프로브로부터 용이하게 제거(예컨대, 파단)될 수 있을 정도로 충분히 얇은 양으로 남겨진다.

전술된 바와 같이, 희생 재료(1208)는 필수적인 것은 아니다. 프로브 재료(1206)는 단독으로 제공될 수 있으며, 전극(1002)은 단순히 프로브 재료(1206)를 통해서 에칭할 수 있다. 게다가, 필요하다면, 희생 재료(1208)는 전극(1002)에 의해 성형될 필요가 없다. 즉, 전극(1002)은 단지 프로브 재료(1206)만을 에칭하도록 희생 재료(1208)에 도달하자마자, 도14에서 정지될 수 있다.

희생 재료(1208)가 에칭되었는지 여부에 관계없이, 희생 재료(1208)가 프로브 재료(1206)에 어떻게 부착되고 해제되는 지는 본 발명에 있어서 중요하지 않다. 유사하게, 희생 재료(1208)로서 사용된 재료는 본 발명에 있어서 중요하지 않다. 예컨대, 프로브 재료(1206) 및 희생 재료(1208)는 적절한 접착제(예컨대, 에폭시 등)를 사용하여 함께 부착될 수 있다. 이후에, 프로브 재료(1206) 및 희생 재료(1208)는 용해, 에칭 분리 또는 다른 방식으로 접착제를 제거함으로써 분리될 수 있다. 다른 예로서, 희생 재료(1208)는 희생 재료로부터 프로브(1510)를 분리하기 위해 용해되거나 에칭 분리될 수 있다.

대체예로서, 프로브 재료(1206)의 최초 블록은 프로브(1510) 본체를 위한 하나의 재료와 프로브(1510)의 팁을 위한 상이한 재료를 포함하는 복합 재료일 수 있다. 예컨대, 도15에 도시된 결과물이 처리된 재료의 최초 블록은 도15에 도시된 대형 장방형 구조체의 상단부를 가로지르고 바닥부를 가로지르는 팁 재료의 장방형 절단부(swath)를 포함할 수 있다.(예시적인 절단부가 도15에 점선으로 도시되고 도면 부호 1511로 지시되었다.) 이러한 절단부는 도15에 도시된 프로브(1510)의 팁을 포함할 정도로 크게 될 것이다. 이러한 방식으로, 프로브(1510)는 다중 재료를 포함할 수 있다(예컨대, 하나의 재료는 프로브의 본체용이고, 상이한 재료는 프로브의 팁용이다). 선택적으로, 전체 블록은 동일한 재료로 만들어지지만, 도1에 도시된 프로브 또는 팁 재료에 대하여 상기 논의된 바와 같이 절단부(1511)는 특별히 처리된다.

도17에 도시된 분리된 프로브(1510)의 예시적인 사용이 도18 내지 도21에 도시된다. 도18 및 도19에 도시된 것은 개구(1816) 및 상기 개구(1816) 주변의 납땜부(1814)를 구비한 기부 기판(1812)이다. 도20에 도시된 바와 같이, 프로브(1510)는 개구(1816) 내로 삽입될 수 있고, 납땜부(1814)는 개구(1816) 내로 범람하여 프로브(1510)를 체결한다. 도21에 도시된 바와 같이, 이러한 하나 이상의 기부 기판(1812)은 도전성 단말부(2122)를 가지는 전자 요소(2120)와 같은 대형 기판에 차례로 체결된다(예컨대, 납땜(1814), 동납땜, 용접 또는 다른 수단에 의해). 예로서, 전자 요소(2120)는 본 명세서에서 참조로서 통합된 1999년 11월 2일에 발행된 미국 특허 번호 제5,974,662호에 개시된 프로브 카드 조립체와 같은 프로브 카드 조립체용의 스페이스 트랜스포머일 수 있다. 분리된 프로브를 프로브의 배열체로 조립하는 전술된 예시적인 방법은 본 명세서에 참조로서 통합되고, 2002년 7월 24일자로 출원되어 공동 양도된 미국 특허 출원 제10/202,712호에 보다 상세하게 설명된다.

EDM 전극(201) 같이, EDM 전극(1002)은 소정의 도전성 재료로 형성될 수 있다. 또한, 공동(1004)은 소정의 적절한 방법을 사용하여 전극(1002) 내에 패턴화될 수 있다. 예컨대, 공동(1004)은 전극(1002)으로 에칭되거나, 기계가공 등이 될 수 있다. 다른 예로서, 공동은 레이저 융제를 사용하여 형성될 수 있다. 또 다른 예로서, 희생 기판(1208)(예컨대, 실리콘 웨이퍼)은 포토 레지스트로 덮일 수 있고, 상기 포토 레지스트는 공동(1004)이 형성되야 하는 부분에서만 희생 기판(1208) 상에 잔류하도록 패턴화, 현상, 및 제거된다. 희생 기판(1208)은 이후에 (예컨대, 도금, 증착 등에 의해) 금속화되어서, 패턴화된 포토 레지스트 주변에 전극의 바닥 판을 형성하는데, 이는 이후에 새롭게 형성된 바닥판 내에 공동(1004)을 남기면서 제거된다.

본 발명에 따른 프로브 배열체를 만드는 방법의 이점은 2개의 상이한 기판의 독립적인 프로세스를 포함하는 것이다. 그러므로, 2개 단계의 프로세스 스텝이 서로에 대해 독립적으로 병행하면서 수행될 수 있다. 존재할 수 있는 임의의 에러 또는 결함은 한 세트의 스텝만을 반복하는 것을 요구한다. 또한, 결과 프로브 배열체는 적어도 프로브의 일부를 따라서 지지하는 관통 구멍을 가진다. 상기 지지는 특히 측방향 접촉 운동 또는 와이핑을 하는 프로브 배열체에 있어서 유익하다(즉, 프로브는 테스트 중인 장치의 표면을 따라서 먼저 측방향으로 운동하고, 이후에 테스트 중인 장치 상의 터미널 패드위로 "충돌(bumping)"한다).

첨부된 청구범위에서 한정된 바와 같이 본 발명의 기술 사상의 범위를 벗어나지 않고 본 발명 내에서 형상 및 세부 사항에 있어서의 다양한 변화가 이루어질 수 있다는 것이 본 기술 분야의 당업자에 의해 이해될 것이다. 따라서, 본 발명의 범위는 전술된 예시적인 실시예 중 어느 것으로도 한정될 것이 아니라, 이하의 청구범위 및 그 등가물에 따라서만 한정되어야 한다.

Claims (21)

1. 재료의 블록을 제공하는 단계와,

   복수개의 프로브를 형성하기 위해 방전 가공기(EDM)로써 상기 재료의 블록으로부터 재료를 제거하는 단계를 포함하는 복수개의 프로브를 제조하는 방법.
2. 제2항에 있어서, 상기 복수개의 프로브를 기판에 체결하는 단계를 더 포함하는 방법.
3. 제2항에 있어서, 상기 기판은 복수개의 구멍을 포함하며, 상기 복수개의 프로브를 상기 기판에 체결하는 단계는 상기 프로브를 상기 구멍 내부에 체결하는 단계를 포함하는 방법.
4. 제3항에 있어서, 상기 프로브를 상기 구멍 내부에 체결하는 단계는 상기 프로브를 상기 기판에 납땜하는 단계를 포함하는 방법.
5. 제3항에 있어서, 상기 기판은 상기 구멍을 부분적으로 채우는 납땜부를 더 포함하는 방법.
6. 제5항에 있어서, 상기 프로브를 상기 구멍 내부에 체결하는 단계는 상기 납땜부를 재범람시키는 단계를 더 포함하는 방법.
7. 제2항에 있어서, 상기 기판은 세라믹, 실리콘 및 인쇄 회로 기판 재료 중 적어도 하나를 포함하는 방법.
8. 제2항에 있어서, 외부 신호원으로의 접속을 위해 상기 기판 상에 상기 프로브로의 접속부를 형성하는 단계를 더 포함하는 방법.
9. 제1항에 있어서, 상기 블록으로부터 재료를 제거하는 단계는,

   상기 재료의 블록 상방에 EDM 전극을 배치하는 단계를 포함하며,

   상기 전극은 상기 복수개의 프로브에 대응하는 복수개의 개구를 가지는 방법.
10. 제9항에 있어서, 상기 개구는 상기 프로브의 형상에 대응하는 방법.
11. 제1항에 있어서, 상기 재료의 블록은 팁 재료의 측 및 프로브 재료의 층을 포함하는 방법.
12. 제11항에 있어서, 상기 블록으로부터 재료를 제거하는 단계는,

    제1 EDM 전극으로써 상기 팁 층 및 상기 프로브 층으로부터 재료를 제거하는 단계와,

    제2 EDM 전극으로써 상기 팁 층으로부터 추가적인 재료를 제거하는 방법.
13. 제11항에 있어서, 상기 프로브 재료는 니켈, 티타늄, 로듐, 니켈 합금, 티타늄 합금, 및 로듐 합금 중 적어도 하나를 포함하는 방법.
14. 제11항에 있어서, 상기 팁 재료는 팔라듐, 금, 로듐, 니켈, 코발트, 팔라듐 합금, 금 합금, 로듐 합금, 니켈 합금, 및 코발트 합금 중 적어도 하나를 포함하는 방법.
15. 제11항에 있어서, 상기 팁 재료의 층은 용접, 납땜, 동납땜 중 어느 하나를 사용해서 상기 프로브의 층에 체결되는 방법.
16. 제11항에 있어서, 상기 프로브 재료의 층위에 상기 팁 재료의 층을 형성하는 단계를 더 포함하는 방법.
17. 제1항에 있어서, 상기 재료의 블록은 희생 재료 상에 배치된 프로브 재료를 포함하는 방법.
18. 제17항에 있어서, 상기 재료의 블록은 상기 희생 재료 상에 배치된 팁 재료를 더 포함하는 방법.
19. 제18항에 있어서, 상기 블록으로부터 재료를 제거하는 단계는,

    프로브의 형상에 대응하며, 상기 프로브의 형상의 본체부에 대응하는 제1 중공부 및 상기 프로브 형상의 팁부에 대응하는 제2 중공부를 가지는 복수개의 중공을 포함하는 EDM 전극을 제공하는 단계와,

    상기 제1 중공부는 상기 프로부 제로의 상방에 있고, 상기 제2 중공부는 상기 팁 재료의 상방에 있도록 상기 재료의 블록 상방에 상기 EDM 전극을 배치하는 단계를 포함하는 방법.
20. 제17항에 있어서, 상기 프로브를 형성하기 위해 상기 재료의 블록으로부터 상기 재료를 제거하는 상기 단계 후에 상기 희생 재료로부터 상기 프로브를 분리하는 단계를 더 포함하는 방법.
21. 제1항에 있어서, 상기 형성된 프로브는 분리된 프로브인 방법.