CN101310375B - 探针板以及制造该探针板的方法 - Google Patents

探针板以及制造该探针板的方法 Download PDF

Info

Publication number
CN101310375B
CN101310375B CN2006800402037A CN200680040203A CN101310375B CN 101310375 B CN101310375 B CN 101310375B CN 2006800402037 A CN2006800402037 A CN 2006800402037A CN 200680040203 A CN200680040203 A CN 200680040203A CN 101310375 B CN101310375 B CN 101310375B
Authority
CN
China
Prior art keywords
buffer member
probe
supporting buffer
pattern
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800402037A
Other languages
English (en)
Other versions
CN101310375A (zh
Inventor
李亿基
申圭贤
郑圣勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soulbrain ENG Co Ltd
Original Assignee
Phicom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phicom Corp filed Critical Phicom Corp
Publication of CN101310375A publication Critical patent/CN101310375A/zh
Application granted granted Critical
Publication of CN101310375B publication Critical patent/CN101310375B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3473Plating of solder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745Recess in conductor, e.g. in pad or in metallic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/167Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • Y10T29/49149Assembling terminal to base by metal fusion bonding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49162Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种探针板以及制造该探针板的方法。所述方法包括:在基底上形成与导电图案电连接的焊接缓冲件;形成与所述导电图案连接并受所述焊接缓冲件支撑的探针;然后熔化所述焊接缓冲件,从而将所述探针固定在所述基底上。所述焊接缓冲件的形成包括如下步骤:借助于光刻过程以相同的图案和尺寸形成各焊接缓冲件。

Description

探针板以及制造该探针板的方法
技术领域
本发明涉及在电子器件检测设备中使用的探针板以及制造该探针板的方法。
背景技术
探针板是用于检测微电子器件(例如,半导体器件)的电特性的装置,每个探针板包括基底和布置在基底上的探针。在该领域中众所周知的是,半导体器件包括在它们的表面上形成的用于与外部电子系统交换信号的焊盘(pad)。半导体器件使用通过焊盘输入的电信号进行预设操作,然后通过焊盘将操作结果传输到外部电子系统。在此期间,探针板提供了半导体器件与外部电子系统(例如,检测器)之间的电通道,从而实现对半导体器件的电检测。
同时,随着半导体器件中的集成密度越高,那些焊盘的尺寸也越微型化,甚至它们的间距也会减小。因此,需要将探针板制造成更精细的结构以适应半导体器件中的这种高集成密度的需要,然而关于微型化的这些要求使探针板的制造过程更加困难。尤其是,随着半导体器件的更高集成密度,用于使探针(这些探针被布置成与半导体器件的焊盘接触)附着在探针板基底上的结合过程通常会遇到各种技术难题。
有很多技术可用于上述结合过程,例如手动焊接、使用倒装接合器(flip-chip bonder)的技术以及使用激光的技术。手动焊接需要花费较长的时间,而且产品质量严重依赖于工人的技能。另外,根据半导体器件的微型化趋势,焊接不足以实现所需要的对齐精确度。
使用倒装接合器的技术如今被广泛采用,然而它不利于提高产量,因为只要有一根探针出问题,就可能导致整体缺陷。此外,由于倒装接合技术需要昂贵的设备,因此增加了产品的制造成本。
使用激光的结合技术包括个别地加热和接合探针的步骤,因此和焊接一样会花费较长的时间。并且,由于激光结合技术伴随有对探针的快速冷却和快速加热,因此可能会由于急剧的温度变化而导致产品损坏。
而且,当使用粘合剂将探针安放在探针板的基底上时,那些技术难以根据需要来精确控制粘合剂的结构和体积。这种控制粘合剂的图案和体积的难题可能会导致探针高度不统一并使探针板的质量下降。具体地,依照那些用于探针板的技术途径,由于用来固定探针的粘合剂很难在整个探针板基底上被形成得具有预设的图案和体积,因此难以克服探针高度不统一的问题。
发明内容
[技术问题]
本发明的目的是提供一种具有统一高度的探针的探针板。
本发明的另一个目的是提供一种制造具有统一高度的探针的探针板的方法。
本发明的另一个目的是提供一种制造探针板的方法,防止由温度变化引起的损坏并同时缩短用于制造探针板的时间。
本发明的另一个目的是提供一种制造探针板的方法,包括以预设图案和尺寸形成粘合剂的步骤,所述粘合剂用来将探针板安放在基底上。
[技术方案]
为了实现各个技术目的,本发明提供了一种制造探针板的方法,所述方法包括通过光刻过程形成焊接缓冲件的步骤。所述方法包括如下步骤:在包括多个导电图案的基底上形成焊接缓冲件,所述焊接缓冲件与所述导电图案电连接;布置探针,所述探针由所述焊接缓冲件支撑并与所述导电图案连接;以及熔化所述焊接缓冲件并将所述探针固定在所述基底上。
在本发明的实施例中,形成所述焊接缓冲件的步骤包括:在所述基底上形成包括开口的掩模图案;通过使用所述掩模图案作为模子,形成与所述导电图案电连接的所述焊接缓冲件;以及去除所述掩模图案。各个所述开口可以在所述导电图案的上方以相同的图案和尺寸形成。所述焊接缓冲件优选由使用所述掩模图案作为模子的电镀过程形成。
根据本发明,所述焊接缓冲件由选自Sn-Pb系、Sn-Bi系、Sn-Ag系和Sn-Zn系中的至少一种材料制成。
在本发明的另一个实施例中,所述方法在形成所述焊接缓冲件之前且在形成所述导电图案之后还包括:形成支撑缓冲件,所述支撑缓冲件物理地支撑所述探针并且与所述导电图案电连接。各个所述支撑缓冲件优选通过光刻过程以相同的尺寸和图案形成。更详细地,形成所述支撑缓冲件的步骤包括:在所述基底上形成使所述导电图案的顶面露出的支撑缓冲件掩模图案;以及借助于使用所述支撑缓冲件掩模图案作为模子的电镀过程,形成与所述导电图案电连接的所述支撑缓冲件。
根据本发明的实施例,所述探针至少包括引导支撑件和插头中的一个,其中所述引导支撑件的形状对应于所述支撑缓冲件和/或所述焊接缓冲件的图案,并且所述插头的形状对应于所述支撑缓冲件和所述基底的图案。所述基底包括在形状上与所述插头对应的凹槽。所述凹槽的底部低于所述支撑缓冲件和/或所述焊接缓冲件的底部。
为了实现本发明的另一个目的,本发明提供了一种探针板,其具有经过熔化处理的个体焊接缓冲件。所述探针板包括:基底,在其中形成有多个导电图案;探针,其在所述基底上并与所述导电图案电连接;以及经过熔化的焊接缓冲件,用于将所述探针固定在所述基底上。每个所述探针包括引导支撑件,并且所述经过熔化的焊接缓冲件被所述引导支撑件分隔成多个个体焊接缓冲件。
所述经过熔化的焊接缓冲件由选自Sn-Pb系、Sn-Bi系、Sn-Ag系和Sn-Zn系中的至少一种材料制成。所述探针板还可以包括支撑缓冲件,所述支撑缓冲件与所述导电图案电连接,并且布置在所述经过熔化的焊接缓冲件和所述导电图案之间,从而物理地支撑所述探针。
所述探针还可以包括插头,所述插头在形状上对应于所述支撑缓冲件或所述基底。所述引导支撑件的形状对应于所述支撑缓冲件或所述焊接缓冲件的形状。
根据权利要求13所述的探针板,其中所述基底包括在形状上对应于所述插头的凹槽,所述凹槽的底部低于所述支撑缓冲件或所述焊接缓冲件的底部。在这种情况下,所述凹槽形成在所述导电图案的中心下方,其中所述导电图案在其中心处具有使所述凹槽露出的空心部。
[有益效果]
根据本发明,将预设的掩模图案用作模子从而形成焊接缓冲件。由于掩模图案可以通过光刻过程来制成,因此能够在整个基底上以期望的图案均匀地形成焊接缓冲件。因而,与用于连接探针的结构对应的各个焊接缓冲件以相同的图案和体积形成在整个基底上。结果,探针可以在整个基底上被布置成统一的高度。
此外,根据本发明,使用能够逐渐升温或降温的加热装置来使焊接缓冲件熔化。因而,可以将本发明的探针板制造出来而不会被热应力损坏。另外,上述加热装置使整个基底上的各焊接缓冲件熔化或冷却,因此与将探针分别附着在基底上的技术相比,能够显著缩短工作时间。这种工作时间的缩短提高了生产效率并节省了探针板产品的制造成本。
根据本发明,支撑缓冲件和/或焊接缓冲件是通过平整化过程来形成的。因而,即使在不平整的基底上,也能非常平整地形成本发明的探针。
附图说明
图1、图3、图5、图7、图9和图11是描述本发明第一实施例的探针板制造方法的处理特征的俯视图。
图2、图4、图6、图8、图9、图10和图12是描述本发明第一实施例的探针板制造方法的处理特征的截面图。
图13是描述本发明第一实施例的探针板结构的立体图。
图14~图16是描述本发明其它实施例的探针板的立体图。
图17是描述本发明修改实施例的探针板制造方法的特征的截面图。
具体实施方式
下面将参照附图对本发明的优选实施例作更详细地描述。然而,本发明可以用不同的形式实施,而不应当被理解为受此处描述的实施例的限制。提供这些实施例是为了使本发明的公开彻底和完整,并且向本领域技术人员全面地表达本发明的范围。
在附图中,为了描述清楚而扩大了各层和各区域的尺寸。还应当理解,当一个层(或膜)被称为在另一层或基底“上”时,它可以直接位于该另一层或基底上,或者也可以存在中间层。另外,应当理解,当一个层被称为在另一层“下”时,它可以直接位于下面,也可以存在一个或多个中间层。此外,还应当理解,当一个层被称为在两个层“之间”时,它可以是这两个层之间唯一的层,或者也可以存在一个或多个中间层。在附图中,同样的附图标记始终表示同样的元件。
图1、图3、图5、图7、图9和图11是描述本发明第一实施例的探针板制造方法的处理特征的俯视图。图2、图4、图6、图8、图9、图10和图12是描述本发明第一实施例的探针板制造方法的处理特征的截面图,示出了沿图1~图11中的虚线7-I′的截面。
参照图1和图2,首先制备用于制造本发明探针板的具有焊盘20的基底10。焊盘10布置在基底10的一侧上,并与在基底10中形成的导电图案15电连接。导电图案15与诸如检测器等外部电子系统连接。焊盘20可以位于与安放在待测目标中的终端配置(例如,在半导体器件中形成的输入/输出焊盘)对应的位置上。根据本发明,多层印刷电路板可以用作基底10。
焊盘20由选自铜(Cu)、镍(Ni)、钨(W)、金(Au)以及它们的合成物中的至少一种材料制成。然而,本发明的焊盘20可以形成得含有其它金属材料及其合金中的至少一种材料。
参照图3和图4,在包括多个焊盘20的基底10上布置第一掩模图案30,第一掩模图案30包括使焊盘20的顶面局部露出的第一开口35。第一开口35通过后续的处理步骤限定出支撑缓冲件(图5和图6中的40)的图案。也就是说,第一掩模图案30用作支撑缓冲件40的模子。
根据本发明,第一掩模图案30优选由对焊盘20、基底10和支撑缓冲件40具有蚀刻选择性的材料形成。例如,第一掩模图案30可以由通过普通光刻过程所形成的光刻胶图案形成。在这种情况下,第一掩模图案30的形成包括如下步骤:在布置有焊盘20的基底上沉积光刻胶膜,然后借助于光掩模使光刻胶膜曝光,从而限定出第一开口35的位置。然后,使经过曝光的光刻胶膜显影,从而得到作为第一掩模图案30的光刻胶图案。
根据本发明的另一个实施例,在沉积光刻胶膜之前,可以在包括焊盘20的基底10上形成将要作为第一掩模图案30的掩模膜。在这种情况下,通过使用光刻胶图案作为掩模,使掩模膜形成图案,从而得到第一掩模图案30。
根据本发明的实施例,将第一掩模图案30形成得覆盖焊盘20的顶部中心部分并覆盖围绕着焊盘20的基底。也就是说,如图3和图4所示,第一开口35可以形成得位于焊盘20的顶部边缘上方。本发明的开口35的图案并不受此处描述的限制,而是可以修改为各种结构。
参照图5和图6,形成支撑缓冲件40使其与焊盘20接触,并填充第一开口35。支撑缓冲件40的形成可以包括如下步骤:在第一掩模图案30上沉积得到填充第一开口35的支撑缓冲件膜,然后进行蚀刻使所述支撑缓冲件膜平整,直到第一掩模图案30的顶部露出。就像这样,由于支撑缓冲件40是通过使用第一掩模图案40作为模子而形成的,因此就能以相同的结构和体积布置在整个基底10上。本发明的这个特点能够使各探针以相同的高度安放在整个基底上。
支撑缓冲件优选由对焊盘20具有强附着性的导电材料制成。例如,支撑缓冲件可以由选自铜(Cu)、镍(Ni)、钨(W)以及它们的合金中的至少一种材料形成。然而,本发明的支撑缓冲件40可以形成得含有其它金属材料及其合金中的至少一种材料。
另外,支撑缓冲件40可以借助于电镀技术来形成。更详细地,在基底10上形成与焊盘20接触的种子层(图未示)以后,就实施使用上述种子层作为电极的电镀过程,从而形成填充第一开口35的支撑缓冲件40。在此期间,种子层是借助于可沉积任何源材料的溅射技术而生成的。种子层优选被形成为铜膜。
蚀刻支撑缓冲件膜的步骤优选利用对第一掩模图案30的蚀刻选择性。根据本发明的实施例,蚀刻支撑缓冲件膜的步骤可以通过使用化学机械抛光(CMP)、机械抛光、湿式回蚀(wet etch-back)和干式回蚀(wet etch-back)中的一种方法来实施。尤其是,即使基底10的顶面不平整,也可以通过利用CMP来蚀刻支撑缓冲件膜从而使支撑缓冲件40的顶面变得平整。因此,不管基底10的平整度如何,通过后续处理步骤布置的探针总可以彼此齐平。
参照图7和图8,在所得到的包括支撑缓冲件40的结构上形成第二掩模图案50。第二掩模图案50被布置得用于限定使支撑缓冲件40的顶部露出的第二开口55。第二开口55在后续处理步骤中限定出焊接缓冲件60的图案。第二掩模图案50用作焊接缓冲件60的模子。因而,以同一图案在整个基底10上形成各焊接缓冲件60。
根据本发明,第二掩模图案50优选由对焊盘20、基底10、支撑缓冲件40和焊接缓冲件60具有蚀刻选择性的材料形成。例如,第二掩模图案40可以由通过普通光刻过程所形成的光刻胶图案形成。在这种情况下,第二掩模图案50的形成包括如下步骤:在布置有支撑缓冲件40的基底上沉积光刻胶膜,然后借助于光掩模使光刻胶膜曝光,从而限定第二开口55的位置。然后,使经过曝光的光刻胶膜显影,从而得到用作第二掩模图案50的光刻胶图案。
第二开口55被形成得使支撑缓冲件40的顶面局部地露出。根据本发明的实施例,支撑缓冲件40通过多个彼此分离的第二开口55而露出。例如,如图所示,第二开口55使支撑缓冲件40在第一开口35的四个角部局部地露出。因此,在焊盘20和支撑缓冲件40的上方,第二掩模图案50形成得具有十字形状。
同时,根据本发明的修改实施例,第二掩模图案50可以被布置成与第一掩模图案30重叠。也就是说,第二掩模图案50是在焊盘20的顶部中心和围绕着焊盘20的基底10上形成的。换句话说,第二开口55被形成得使支撑缓冲件40的顶面露出。露出的支撑缓冲件40顶面未被第二掩模图案50隔开。在这点上,第一掩模图案40和第二掩模图案50可以由使用同一光掩模的光刻过程形成。在此期间,为了防止出现第二开口55偏离支撑缓冲件40的未对齐情况,第二开口55的宽度优选小于第一开口35的宽度。为此,第二掩模图案50可以通过光刻胶回流过程来形成。为了使第二掩模图案50的宽度延展,光刻胶回流过程包括将第二掩模图案50加热至预设温度的步骤。与第一开口35类似,第二开口55可以修改成各种位置和图案,而不受前述实施例的限制。
参照图9和图10,形成焊接缓冲件60使其与支撑缓冲件40接触,并填充第二开口55。焊接缓冲件60的形成可以包括如下步骤:在第二掩模图案50上沉积得到填充第二开口55的焊接缓冲件膜,然后蚀刻所述焊接缓冲件膜直到第二掩模图案50的顶部露出。就像这样,由于焊接缓冲件60是通过使用第二掩模图案50作为模子而形成的,因此它们以相同的结构和体积布置在整个基底10上。本发明的这个特点能使各探针以相同的高度安放在整个基底上。
根据本发明的前述实施例,由于第二开口55使支撑缓冲件40在第一开口35的四个角部处露出,因此以第二掩模图案50作为模子而形成的焊接缓冲件60在第一开口35的四个角落处与支撑缓冲件40接触。焊接缓冲件60可以由被第二掩模图案50分隔开的个体焊接缓冲件构成。另外,根据本发明的修改实施例,当第二掩模图案50被布置在与第一掩模图案30重叠的位置上时,以第二掩模图案50作为模子而形成的焊接缓冲件60可以形成得具有与支撑缓冲件40相同的图案。
焊接缓冲件膜优选由对支撑缓冲件40具有较高附着力而且具有较低熔点的导电材料制成。此处,焊接缓冲件膜的熔点优选设定在如下的温度范围内(例如,130℃~230℃),该温度范围不会改变支撑缓冲件40、焊盘20、基底10和导电图案15的物理性质和结构。为此,焊接缓冲件膜可以由如下材料中的至少一种材料制成:这些材料属于Sn-Pb系、Sn-Bi系、Sn-Ag系和Sn-Zn系(它们的熔点依次分别约为183℃、141℃、223℃和198℃)。
焊接缓冲件膜还可以通过电镀技术来形成。更详细地,在基底10上形成与支撑缓冲件40接触的种子层以后,实施使用该种子层作为电极的电镀过程,从而形成填充第二开口55的焊接缓冲件60。在此期间,种子层是通过溅射技术而生成的。
此外,根据本发明的另一个实施例,使用支撑缓冲件40作为种子层来实施形成焊接缓冲件60的步骤。更详细地说,将支撑缓冲件40这个种子层作为用来生成焊接缓冲件膜的电极。在这种情况下,由于不需要形成额外种子层的步骤,因此能够简化制造过程并降低制造成本。
蚀刻焊接缓冲件膜的步骤优选利用对第二掩模图案50的蚀刻选择性。根据本发明的实施例,蚀刻焊接缓冲件膜的步骤可以通过使用化学机械抛光(CMP)、机械抛光、湿式回蚀和干式回蚀中的一种方法来实施。
参照图11和图12,依次去除第二掩模图案50和第一掩模图案30,从而使围绕着焊盘20的基底10露出。就这样,支撑缓冲件40被布置在焊盘20上,并且焊接缓冲件60被设置在支撑缓冲件60上。
根据上述实施例,焊盘20被形成得具有预设厚度的板的形状,并且支撑缓冲件40被形成得具有使焊盘20的中心露出的空心形状。另外,各焊接缓冲件60分别在每个支撑缓冲件40的四个角部上露出。因此,支撑缓冲件40的顶面具有在四个角部处的焊接缓冲件60之间露出的部分(见图13)。此外,在前述本发明的修改实施例中,每个焊接缓冲件60可以形成得具有与支撑缓冲件40相同的形状。
去除第一掩模图案30和第二掩模图案50的步骤优选使用对焊接缓冲件60、支撑缓冲件40、焊盘20和基底10具有选择性的蚀刻配方。如前所述,如果第一掩模图案30和第二掩模图案50是由光刻胶图案形成的,则可以借助于普通光刻胶剥离技术来进行蚀刻过程。
然后,参照图13,由另外的过程制造出来的探针被附着在包括焊接缓冲件60的基底10上。探针包括与半导体器件的焊盘直接接触的尖端(图未示)以及与基底10上的焊盘20连接的连接件110。根据当上述尖端与半导体器件的输入/输出焊盘接触时所施加的力的作用点,通常将探针划分为立式和悬臂式。立式探针的工作方式是力的作用点位于连接件110的Z轴上,而悬臂式探针的工作方式是力的作用点不在连接件110的Z轴上。下面描述与连接件110的结构相关的本发明,但并不是将其限制于在每个探针都配备有连接件110时尖端的结构和位置。因此,本发明既适用于立式探针又适用于悬臂式探针。
根据本发明,为了实现探针和基底10之间的牢固结合和稳定电连接,可以将探针的连接件110变更或修改为各种结构。例如,如图13所示,连接件110包括朝着垂直于Z轴的方向突出的引导支撑件112和沿着连接件110的轴线突出的插头114。引导支撑件112插入焊接缓冲件60之间,并与支撑缓冲件40的顶部接触。也就是说,引导支撑件112被布置在个体焊接缓冲件之间。插头114插入支撑缓冲件40的开口42中,上述开口42使焊盘20的中心露出。插头114优选通过开口42直接与焊盘20接触。
然后,将布置有探针的基底10装载到能逐渐升高或降低内部温度的加热装置中。运行加热装置从而将焊接缓冲件60加热至熔点以上,然后将它们冷却。因而,连接件110(即,引导支撑件112)附着在支撑缓冲件40和基底10上。
此外,逐渐的加热和冷却可以使本发明探针板的热应力最小,因此这有助于减小由使用激光的过程引起的、因为热应力而使产品损坏的可能性。另外,由于上述加热装置使整个基底上的焊接缓冲件60熔化并冷却,因此与将每个探针个别地附着在探针板基底上的传统技术相比,该加热装置能够显著缩短工作时间。这种工作时间的缩短提高了探针板产品的制造效率并缩减了探针板产品的制造成本。
根据本发明,可以根据探针的连接件110的结构来改变支撑缓冲件40、焊接缓冲件60、焊盘20和基底10。图14~图16是描述本发明其它实施例的探针板的立体图。为了描述的方便,将不再对与上述说明重复的内容作进一步描述。
参照图14,插头114穿过支撑缓冲件40和焊盘20,与基底10直接接触。插头114的长度(L1)优选大于或等于支撑缓冲件40和焊盘20的厚度之和(L21+L22)。当插头长度L1大于上述厚度之和L21+L22时,插头114就能插入到基底10中。对于插头114的这种插入操作,基底10包括凹槽200,凹槽200被设置成具有一个深度L1-L21-L22,该深度对应于插头长度L1与上述厚度之和L21+L22的差值。这种将插头114插入基底10的凹槽200中的操作能使插头114在结构上更加稳定地固定在基底10上。
参照图15,探针板可以不设置支撑缓冲件40。在这种情况下,探针的连接件110包括多个引导支撑件112。每个引导支撑件如图13和图14所示插入到焊接缓冲件60之间,并与焊盘20接触。据此,探针在结构上受到焊接缓冲件60的支撑。
在此实施例中,由于焊接缓冲件60是通过将第二掩模图案50作为模子而形成的,因此焊接缓冲件60的图案可以通过本发明的技术特点进行改变。也就是说,根据本发明,焊接缓冲件60可以被形成得具有如下图案,该图案能够在结构上替代用于对齐和支撑探针的支撑缓冲件40。基于是通过将第二掩模图案50作为模子来形成焊接缓冲件60的这一特点,焊接缓冲件的这种变形是允许的。根据此实施例,由于可以省略用于形成支撑缓冲件40的处理步骤,因此能够将过程简化从而获得降低产品成本的效果。
同时,根据本发明的修改实施例,可以在围绕着焊盘20的基底10的顶面上形成绝缘(或介电)膜12。绝缘膜12优选为通过化学气相沉积形成的氧化硅膜。根据本发明,如前所述,焊接缓冲件60由选自Sn-Pb系、Sn-Bi系、Sn-Ag系和Sn-Zn系合金中的至少一种材料制成。在这种情况下,焊接缓冲件60被限制在预设区域中(即,在引导支撑件114之间的焊盘20的顶面上),而不会在熔化步骤中扩散到焊盘20外面。由于焊接缓冲件60的材料不是在绝缘膜12上形成的这一材料特性,因此上述限制性布置有助于防止在熔化步骤期间由焊接缓冲件60的水平延展造成的与探针之间的电短路。
参照图16,如前面结合图14所述的那样,探针的连接件110可以包括要插入基底10中的插头114。根据此实施例,插头114的长度L3大于或等于焊盘20的厚度L4。当插头114的长度L3大于焊盘20的厚度L4时,插头114就能插入基底10中。为此,在基底10中设置有深度为L3-L4的凹槽200,该深度对应于插头长度L3与焊盘厚度L4之间的差值。这样,插头114插入基底10的凹槽200中,可以更加稳定地固定在基底10上。
此外,根据图17所示的本发明另一个修改实施例,在形成支撑缓冲件40以后,去除第一掩模图案30,然后在所得到的结构上进一步布置第二掩模图案50。在此期间,第二掩模图案50和第二开口55也可以通过与前述实施例相同的方式形成。
[工业应用]
本发明适用于电子器件检测系统的探针板以及制造该探针板的方法。例如,本发明可以用于检测半导体器件。

Claims (15)

1.一种制造探针板的方法,包括:
在包括多个导电图案的基底上形成焊接缓冲件,所述焊接缓冲件与所述导电图案电连接并具有让探针插入的间隙部分;
将探针插入所述间隙部分中,所述探针由所述焊接缓冲件物理地支撑并与所述导电图案连接;以及
熔化所述焊接缓冲件,从而将所述探针固定在所述基底中。
2.根据权利要求1所述的方法,其中所述焊接缓冲件的形成包括:
在所述基底上形成具有开口的掩模图案;
通过使用所述掩模图案作为模子,形成与所述导电图案电连接的所述焊接缓冲件;以及
去除所述掩模图案从而形成所述间隙部分,
其中所述开口在所述导电图案的上方形成。
3.根据权利要求2所述的方法,其中所述焊接缓冲件由使用所述掩模图案作为模子的电镀过程形成。
4.根据权利要求1所述的方法,其中所述焊接缓冲件由选自Sn-Pb系、Sn-Bi系、Sn-Ag系和Sn-Zn系中的至少一种材料制成。
5.根据权利要求1所述的方法,在形成所述焊接缓冲件之前且在形成所述导电图案之后还包括:
形成支撑缓冲件,所述支撑缓冲件物理地支撑所述探针并且与所述导电图案电连接。
6.根据权利要求5所述的方法,其中所述支撑缓冲件通过光刻和蚀刻过程一次形成。
7.根据权利要求5所述的方法,其中所述支撑缓冲件的形成包括:
在所述基底上形成使所述导电图案的顶面露出的支撑缓冲件掩模图案;以及
借助于使用所述支撑缓冲件掩模图案作为模子的电镀过程,形成与所述导电图案电连接的所述支撑缓冲件。
8.根据权利要求5所述的方法,其中所述探针至少包括引导支撑件和插头中的一个,
所述引导支撑件的形状对应于所述支撑缓冲件或所述焊接缓冲件的图案,
并且所述插头的形状对应于所述支撑缓冲件或所述基底的图案。
9.根据权利要求5所述的方法,其中所述基底包括凹槽,所述凹槽的形状对应于所述插头的图案,
所述凹槽的底面低于所述支撑缓冲件或所述焊接缓冲件的底面。
10.一种探针板,包括:
具有多个导电图案的基底;
布置在所述基底上的探针,所述探针与所述导电图案电连接;以及
经过熔化处理的焊接缓冲件,用于将所述探针固定在所述基底上,
其中每个所述探针包括从其侧壁突出的引导支撑件,并且所述经过熔化处理的焊接缓冲件包括多个由所述突出的引导支撑件分隔开的个体焊接缓冲件。
11.根据权利要求10所述的探针板,其中所述经过熔化处理的焊接缓冲件由选自Sn-Pb系、Sn-Bi系、Sn-Ag系和Sn-Zn系中的至少一种材料制成。
12.根据权利要求10所述的探针板,还包括支撑缓冲件,所述支撑缓冲件布置在所述经过熔化处理的焊接缓冲件和所述导电图案之间,物理地支撑所述探针并与所述导电图案电连接。
13.根据权利要求12所述的探针板,其中所述探针还包括插头,所述插头的形状对应于所述支撑缓冲件或所述基底的图案,
所述引导支撑件的形状对应于所述支撑缓冲件或所述焊接缓冲件的图案。
14.根据权利要求13所述的探针板,其中所述基底包括凹槽,所述凹槽的形状对应于所述插头的图案,
所述凹槽的底部低于所述支撑缓冲件或所述焊接缓冲件的底部。
15.根据权利要求14所述的探针板,其中所述凹槽形成在所述导电图案的中心下方,
所述导电图案在其中心处具有所述凹槽露出的空心部。
CN2006800402037A 2005-10-28 2006-10-19 探针板以及制造该探针板的方法 Expired - Fee Related CN101310375B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020050102408A KR100741697B1 (ko) 2005-10-28 2005-10-28 프로브 카드 및 그 제조 방법
KR10-2005-0102408 2005-10-28
PCT/KR2006/004257 WO2007049878A1 (en) 2005-10-28 2006-10-19 Probe card and method of fabricating the same

Publications (2)

Publication Number Publication Date
CN101310375A CN101310375A (zh) 2008-11-19
CN101310375B true CN101310375B (zh) 2010-05-19

Family

ID=37967957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800402037A Expired - Fee Related CN101310375B (zh) 2005-10-28 2006-10-19 探针板以及制造该探针板的方法

Country Status (6)

Country Link
US (1) US7975380B2 (zh)
JP (1) JP2009513970A (zh)
KR (1) KR100741697B1 (zh)
CN (1) CN101310375B (zh)
TW (1) TWI309718B (zh)
WO (1) WO2007049878A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806383B1 (ko) * 2007-01-05 2008-02-27 세크론 주식회사 프로브 카드 제조 방법
KR101301739B1 (ko) * 2007-06-26 2013-08-29 주식회사 코리아 인스트루먼트 프로브 카드 제조 방법
CN101957389B (zh) * 2009-07-13 2013-09-04 巧橡科技有限公司 测试装置及其制造方法
KR20130072544A (ko) * 2011-12-22 2013-07-02 삼성전기주식회사 프로브 카드 및 그 제조방법
CN103412164B (zh) * 2013-07-16 2015-12-23 上海交通大学 基于弹性基底和背面引线的微机电系统探针卡和制备方法
DE102015203680A1 (de) * 2015-03-02 2016-09-08 Siemens Aktiengesellschaft Verfahren zum Herstellen einer elektronischen Schaltung, Baugruppe mit einer elektronischen Schaltung sowie Fertigungsanlage zur Herstellung einer elektronischen Schaltung
CN116819145B (zh) * 2023-08-26 2023-11-03 江苏鹏利芝达恩半导体有限公司 一种采用无导镀金法的探针制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1431693A (zh) * 2002-01-10 2003-07-23 裕沛科技股份有限公司 晶圆级探针卡及其制造方法
CN1431694A (zh) * 2002-01-10 2003-07-23 裕沛科技股份有限公司 晶圆级测试卡的探针构造及其制造方法
CN1500213A (zh) * 2001-04-05 2004-05-26 东丽工程株式会社 探针基板及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2745720B2 (ja) * 1989-09-26 1998-04-28 松下電器産業株式会社 リフローはんだ付方法
JP3188975B2 (ja) * 1990-11-06 2001-07-16 セイコーエプソン株式会社 半導体素子が実装される基板の検査方法、及びその基板を検査する検査治具
JP3240793B2 (ja) 1993-12-15 2001-12-25 ソニー株式会社 プローブ集合体、その製造方法及びそれを用いたic測定用プローブカード
US5508229A (en) 1994-05-24 1996-04-16 National Semiconductor Corporation Method for forming solder bumps in semiconductor devices
KR20000064001A (ko) * 2000-08-16 2000-11-06 홍영희 프로브 및 프로브 카드
AU2001277799A1 (en) 2000-08-16 2002-02-25 Apex International Inc Probe, probe card and probe manufacturing method
JP2002158264A (ja) * 2000-11-17 2002-05-31 Ando Electric Co Ltd プローブカード及びその製造方法
JP2002164104A (ja) * 2000-11-22 2002-06-07 Ando Electric Co Ltd プローブカード
US6647036B1 (en) * 2000-12-06 2003-11-11 Xerox Corporation Integration and alignment of VCSEL's with MEMS using micromachining and flip-chip techniques
KR101011055B1 (ko) * 2002-03-20 2011-01-25 앤드류 엘엘씨 2개의 회로 기판을 전기적으로 접속시키는 상호접속핀/소켓 부품 및 회로 기판 내에 상기 부품들을 장착하는방법
JP3761479B2 (ja) * 2002-03-22 2006-03-29 新光電気工業株式会社 半導体装置およびその製造方法
JP3918779B2 (ja) * 2003-06-13 2007-05-23 松下電器産業株式会社 非耐熱部品のはんだ付け方法
US7024763B2 (en) * 2003-11-26 2006-04-11 Formfactor, Inc. Methods for making plated through holes usable as interconnection wire or probe attachments

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1500213A (zh) * 2001-04-05 2004-05-26 东丽工程株式会社 探针基板及其制造方法
CN1431693A (zh) * 2002-01-10 2003-07-23 裕沛科技股份有限公司 晶圆级探针卡及其制造方法
CN1431694A (zh) * 2002-01-10 2003-07-23 裕沛科技股份有限公司 晶圆级测试卡的探针构造及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2000-249721A 2000.09.14

Also Published As

Publication number Publication date
CN101310375A (zh) 2008-11-19
WO2007049878A1 (en) 2007-05-03
KR20070045764A (ko) 2007-05-02
TW200720667A (en) 2007-06-01
JP2009513970A (ja) 2009-04-02
TWI309718B (en) 2009-05-11
US7975380B2 (en) 2011-07-12
US20090184726A1 (en) 2009-07-23
KR100741697B1 (ko) 2007-07-23

Similar Documents

Publication Publication Date Title
CN101310375B (zh) 探针板以及制造该探针板的方法
KR20050086803A (ko) 프로브 배열체 및 그 제조 방법
TW469671B (en) Contact structure formed by microfabrication process
TW463280B (en) Method of producing a contact structure
TW445501B (en) Contact structure formed by microfabrication process
US20030113990A1 (en) Microelectronic spring contact repair
US7830162B2 (en) Vertical probe and methods of fabricating and bonding the same
US6828810B2 (en) Semiconductor device testing apparatus and method for manufacturing the same
JPH02165647A (ja) 集積回路実装構造体
US12019111B2 (en) Manufacturing method of a multi-layer for a probe card
KR100394326B1 (ko) 반도체 장치와 그 제조방법 및 이것에 사용하는 금속기판
US20010009376A1 (en) Probe arrangement assembly, method of manufacturing probe arrangement assembly, probe mounting method using probe arrangement assembly, and probe mounting apparatus
US6667627B2 (en) Probe for inspecting semiconductor device and method of manufacturing the same
US6420886B1 (en) Membrane probe card
US6660541B2 (en) Semiconductor device and a manufacturing method thereof
JP4700353B2 (ja) プローブエレメントの製造方法
JP2001210540A (ja) 電磁コイルの製造方法、それを用いた荷電粒子線露光装置並びに半導体デバイスの製造方法
KR101334458B1 (ko) 프로브 구조물과 형성 방법
KR101301738B1 (ko) 프로브 카드 제조 방법 및 그에 의한 프로브 카드
JP2009092532A (ja) プローブの製作方法
JPS6159530B2 (zh)
JP2009092484A (ja) プローブの製作方法
KR20030046169A (ko) 초소형 프로브 구조체, 프로브 카드 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100519

Termination date: 20121019