JP3188975B2 - 半導体素子が実装される基板の検査方法、及びその基板を検査する検査治具 - Google Patents
半導体素子が実装される基板の検査方法、及びその基板を検査する検査治具Info
- Publication number
- JP3188975B2 JP3188975B2 JP30089090A JP30089090A JP3188975B2 JP 3188975 B2 JP3188975 B2 JP 3188975B2 JP 30089090 A JP30089090 A JP 30089090A JP 30089090 A JP30089090 A JP 30089090A JP 3188975 B2 JP3188975 B2 JP 3188975B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- wiring pattern
- inspection
- inspecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素子が実装される基板の検査方法、
及びその基板を検査する検査治具に関する。
及びその基板を検査する検査治具に関する。
従来、半導体素子が実装される基板の検査方法として
は、第２図に示されるような方法が知られていた。第２
図において、１は基板であり、この上に配線パターン２
が形成されている。この配線パターン２は、検査後に接
続される半導体素子の能動素子形成面上の金属突起に相
対する位置に少なくとも形成されている。３は半導体素
子接続領域を示している。このような半導体素子が実装
される基板を検査する場合、後で接続する半導体素子の
金属突起に相対する位置と外部装置と接続される位置
に、プローブピン４が保持治具５に立てられている。こ
れが、基板１上の配線パターン２に押し付けられ、必要
な電気的導通を得て、例えば、配線パターン２の切断の
有無、ショートの有無などを検査することができる。こ
の方法で、複数の半導体素子に相当する配線パターンを
有する半導体装置を検査する場合、第２図に示されるよ
うに、その複数の半導体素子に相対するようにプローブ
ピンが立てられている。
は、第２図に示されるような方法が知られていた。第２
図において、１は基板であり、この上に配線パターン２
が形成されている。この配線パターン２は、検査後に接
続される半導体素子の能動素子形成面上の金属突起に相
対する位置に少なくとも形成されている。３は半導体素
子接続領域を示している。このような半導体素子が実装
される基板を検査する場合、後で接続する半導体素子の
金属突起に相対する位置と外部装置と接続される位置
に、プローブピン４が保持治具５に立てられている。こ
れが、基板１上の配線パターン２に押し付けられ、必要
な電気的導通を得て、例えば、配線パターン２の切断の
有無、ショートの有無などを検査することができる。こ
の方法で、複数の半導体素子に相当する配線パターンを
有する半導体装置を検査する場合、第２図に示されるよ
うに、その複数の半導体素子に相対するようにプローブ
ピンが立てられている。
しかし、従来の半導体素子が実装される基板の検査方
法では、複数の半導体素子に対応する半導体装置を検査
する時に、多数のプローブピンを高い位置精度を保って
配置しなければならず、その配置は困難であるため検査
装置は高価になってしまうという問題点を有していた。
法では、複数の半導体素子に対応する半導体装置を検査
する時に、多数のプローブピンを高い位置精度を保って
配置しなければならず、その配置は困難であるため検査
装置は高価になってしまうという問題点を有していた。
そこで、本発明の半導体素子が実装される基板の検査
方法では、安価な検査治具を利用できる半導体素子が実
装される基板の検査方法を提供することを目的としてい
る。
方法では、安価な検査治具を利用できる半導体素子が実
装される基板の検査方法を提供することを目的としてい
る。
上記課題を解決するため、本発明の検査方法は、配線
パターンが形成されてなり、且つ半導体素子が実装され
る基板を検査治具により検査する方法において、前記検
査治具は、金属突起を有する半導体素子、及び前記半導
体素子を駆動する又は検査するための装置、信号又は電
源に接続されたプローブピン、を具備してなり、前記プ
ローブピンはバネ性を有しており、前記金属突起、及び
前記プローブピンを前記配線パターンに押し付けて検査
を言うことを特徴とする。
パターンが形成されてなり、且つ半導体素子が実装され
る基板を検査治具により検査する方法において、前記検
査治具は、金属突起を有する半導体素子、及び前記半導
体素子を駆動する又は検査するための装置、信号又は電
源に接続されたプローブピン、を具備してなり、前記プ
ローブピンはバネ性を有しており、前記金属突起、及び
前記プローブピンを前記配線パターンに押し付けて検査
を言うことを特徴とする。
また、本発明の検査治具は、配線パターンが形成され
てなり、且つ半導体素子が実装される基板を検査する検
査治具において、前記検査治具は、金属突起を有する半
導体素子、及び前記半導体素子を駆動する又は検査する
ための装置、信号又は電源に接続されたプローブピン、
を具備してなり、前記プローブピンはバネ性を有してな
ることを特徴とする。
てなり、且つ半導体素子が実装される基板を検査する検
査治具において、前記検査治具は、金属突起を有する半
導体素子、及び前記半導体素子を駆動する又は検査する
ための装置、信号又は電源に接続されたプローブピン、
を具備してなり、前記プローブピンはバネ性を有してな
ることを特徴とする。
本発明によれば、導電性物質を有する半導体素子を複
数個、導電性物質の相対する位置に形成されている基板
上の配線パターンに押し付け、かつ導電部材を配線パタ
ーンの半導体装置の外部接続ヵ所に押し付ける検査方式
としたので以下の作用を有する。半導体素子と配線パタ
ーンは導電性物質を介して押しつけられているので、半
導体素子の動作に必要な配線パターンとの電気的導通を
得ることができる。また配線パターンは、装置外部との
導通が必要な部分に導電部材を押しつけられるので、電
気的導通が発現し、半導体装置の電気的な駆動が可能に
なるので、半導体素子が実装される基板の電気的な検査
が可能となる。
数個、導電性物質の相対する位置に形成されている基板
上の配線パターンに押し付け、かつ導電部材を配線パタ
ーンの半導体装置の外部接続ヵ所に押し付ける検査方式
としたので以下の作用を有する。半導体素子と配線パタ
ーンは導電性物質を介して押しつけられているので、半
導体素子の動作に必要な配線パターンとの電気的導通を
得ることができる。また配線パターンは、装置外部との
導通が必要な部分に導電部材を押しつけられるので、電
気的導通が発現し、半導体装置の電気的な駆動が可能に
なるので、半導体素子が実装される基板の電気的な検査
が可能となる。
以下に、本発明の実施例を図面に基づき、詳細に説明
する。
する。
第１図は、本発明による半導体素子が実装される基板
の検査方式を示す斜視図である。１は基板であり、少な
くとも表面が絶縁されている。基板の材質としては、ガ
ラス、セラミクス、ガラスエポキシ、ポリイミド、ホウ
ロウ、プラスチック、ポリエステル等であることが多
い。２は配線パターンであって、Cu、Ni、Al、Cr、Au、
Ag等を、スパッタ、蒸着、メッキ等で形成した後、フォ
ト〜エッチング工程で目的のパターンに形成されること
が多い。３は半導体素子接続領域であって、後述の方法
によって半導体素子が接続される。配線パターン２は、
３の半導体接続領域で、半導体素子10上に半導体素子か
ら外部に接続されるために形成されている金属突起11に
相対するように形成されている。半導体素子10は、保持
治具10に、基板１と平行度を保って、少なくとも金属突
起11が保持治具10から出るような状態でうめ込まれる。
金属突起11と、配線パターン２は、後述の半導体素子の
接続時と同じ状態で、押し付けられることになる。42は
プローブピンであり、導電性部材として用いられ、保持
治具５の中にうめ込まれているが、金属突起11との段差
を吸収するために、バネ性を有している場合が多い。金
属突起11および、プローブピン４は、くり返し配線パタ
ーンに押し付けられるため、硬度の高いタングステン等
で形成されることが多い。このように、本発明による検
査治具は、金属突起を有する半導体素子と、プローブピ
ンが埋め込まれている。プローブピンは、半導体素子を
駆動あるいは検査するための外部の装置、信号、電源に
接続されている。保持治具は、絶縁物の、ガラスエポキ
シ、セラミクス等で形成されていることが多い。本発明
の半導体素子が実装される基板の検査方法、検査治具、
を用いれば、例えば、基板１が、Ｘ−Ｙマトリクス型の
表示装置であるような場合、第１図に示される基板とは
直角方向にも別の基板が載置されるか、又は、同一基板
上の配線パターンが図の配線パターンとは直角方向にも
存在している。このような半導体素子が実装される基板
を検査する場合は、検査治具も直角方向に必要個数を用
いて、必要な配線パターンすべてに必要な信号、電源を
接続するために、検査治具上の半導体素子の金属突起の
プローブピンを、配線パターンに押しつける。一枚の基
板上に配線パターンが直角方向に配置されている半導体
素子が実装される基板では、直角方向に配置されている
検査治具を同一面同一方向から配線パターンに押し付
け、２枚の基板で配線パターンが直角方向に配置されて
いる半導体素子が実装される基板では、直角方向に配置
されている検査治具を２枚の基板をはさみ込むように、
互いに反対方向から配線パターンに押し付けることで、
半導体素子が実装される基板の検査を行う。
の検査方式を示す斜視図である。１は基板であり、少な
くとも表面が絶縁されている。基板の材質としては、ガ
ラス、セラミクス、ガラスエポキシ、ポリイミド、ホウ
ロウ、プラスチック、ポリエステル等であることが多
い。２は配線パターンであって、Cu、Ni、Al、Cr、Au、
Ag等を、スパッタ、蒸着、メッキ等で形成した後、フォ
ト〜エッチング工程で目的のパターンに形成されること
が多い。３は半導体素子接続領域であって、後述の方法
によって半導体素子が接続される。配線パターン２は、
３の半導体接続領域で、半導体素子10上に半導体素子か
ら外部に接続されるために形成されている金属突起11に
相対するように形成されている。半導体素子10は、保持
治具10に、基板１と平行度を保って、少なくとも金属突
起11が保持治具10から出るような状態でうめ込まれる。
金属突起11と、配線パターン２は、後述の半導体素子の
接続時と同じ状態で、押し付けられることになる。42は
プローブピンであり、導電性部材として用いられ、保持
治具５の中にうめ込まれているが、金属突起11との段差
を吸収するために、バネ性を有している場合が多い。金
属突起11および、プローブピン４は、くり返し配線パタ
ーンに押し付けられるため、硬度の高いタングステン等
で形成されることが多い。このように、本発明による検
査治具は、金属突起を有する半導体素子と、プローブピ
ンが埋め込まれている。プローブピンは、半導体素子を
駆動あるいは検査するための外部の装置、信号、電源に
接続されている。保持治具は、絶縁物の、ガラスエポキ
シ、セラミクス等で形成されていることが多い。本発明
の半導体素子が実装される基板の検査方法、検査治具、
を用いれば、例えば、基板１が、Ｘ−Ｙマトリクス型の
表示装置であるような場合、第１図に示される基板とは
直角方向にも別の基板が載置されるか、又は、同一基板
上の配線パターンが図の配線パターンとは直角方向にも
存在している。このような半導体素子が実装される基板
を検査する場合は、検査治具も直角方向に必要個数を用
いて、必要な配線パターンすべてに必要な信号、電源を
接続するために、検査治具上の半導体素子の金属突起の
プローブピンを、配線パターンに押しつける。一枚の基
板上に配線パターンが直角方向に配置されている半導体
素子が実装される基板では、直角方向に配置されている
検査治具を同一面同一方向から配線パターンに押し付
け、２枚の基板で配線パターンが直角方向に配置されて
いる半導体素子が実装される基板では、直角方向に配置
されている検査治具を２枚の基板をはさみ込むように、
互いに反対方向から配線パターンに押し付けることで、
半導体素子が実装される基板の検査を行う。
次に、本発明による半導体素子が実装される基板の検
査方法を第３図を用いてさらに詳細に説明する。第３図
は、本発明による半導体素子が実装される基板の検査方
法を示す断面模式図である。第３図（ａ）においては、
１は基板であり、その表面に配繚パターン２が形成され
ている。半導体素子10と半導体素子外部とを接続する必
要のある部分に電極12が形成されている。これは、Cr−
Cu、Ti−Pd等の金属を被着して形成されることが多く、
その上に、Au、Cu、ハンダ等の金属を、電気メッキ、ス
パッタ、蒸暑等で数μｍ〜数10μｍの厚さで金属突起11
が形成されている。プローブピン４は、半導体素子５に
供給する供給源、入力信号、あるいは出力信号を半導体
素子外部へ取り出す接続部も含まれているが、この電極
に相対する部分に、配線パターンが形成されている。
尚、保持治具は図示していない。
査方法を第３図を用いてさらに詳細に説明する。第３図
は、本発明による半導体素子が実装される基板の検査方
法を示す断面模式図である。第３図（ａ）においては、
１は基板であり、その表面に配繚パターン２が形成され
ている。半導体素子10と半導体素子外部とを接続する必
要のある部分に電極12が形成されている。これは、Cr−
Cu、Ti−Pd等の金属を被着して形成されることが多く、
その上に、Au、Cu、ハンダ等の金属を、電気メッキ、ス
パッタ、蒸暑等で数μｍ〜数10μｍの厚さで金属突起11
が形成されている。プローブピン４は、半導体素子５に
供給する供給源、入力信号、あるいは出力信号を半導体
素子外部へ取り出す接続部も含まれているが、この電極
に相対する部分に、配線パターンが形成されている。
尚、保持治具は図示していない。
次に、検査方法の具合的手順について説明する。ICプ
ローブカード等を用いて良品と判断された半導体素子10
を、第３図（ａ）に示すように金属突起３と、それに相
対する配線パターン２とを位置合わせした後、基板１に
押し付ける。半導体素子５に半導体装置外部と結線され
るべき配線パターン上にプローブピン４を押し付ける。
この状態で、電気的には、半導体装置が完成した状態に
なるから、半導体素子が実装される基板を電気的な異常
がないかどうかの検査を行うことができる。プローブピ
ン４は、第１図（ａ）に示すような針状導電性物質で、
タングステンや、Niメッキした鉄等であるが、突起を有
する導電性物質であれば何でも良い。さらに異方性導電
膜による配線パターンとの接続を行っても良い。
ローブカード等を用いて良品と判断された半導体素子10
を、第３図（ａ）に示すように金属突起３と、それに相
対する配線パターン２とを位置合わせした後、基板１に
押し付ける。半導体素子５に半導体装置外部と結線され
るべき配線パターン上にプローブピン４を押し付ける。
この状態で、電気的には、半導体装置が完成した状態に
なるから、半導体素子が実装される基板を電気的な異常
がないかどうかの検査を行うことができる。プローブピ
ン４は、第１図（ａ）に示すような針状導電性物質で、
タングステンや、Niメッキした鉄等であるが、突起を有
する導電性物質であれば何でも良い。さらに異方性導電
膜による配線パターンとの接続を行っても良い。
その後の半導体素子10と基板１との接続方法の１例を
示す。基板１の配線パターン２上の半導体素子10と相対
する部分に、光又は熱硬化性を有する絶縁樹脂13を塗
布、又は設置する。（第１図（ｂ））次に、金属突起11
と、配線パターン２とが所定の位置になるように位置合
わせを行い、両者を圧接し、電気的接続を得る。この状
態で絶縁樹脂13の硬化に必要なエネルギー（光又は熱）
を加えれば、絶縁樹脂13は硬化し、接続は完成する。
（第１図（ｃ））。これを複数の半導体素子に、順次又
は一括して行い、半導体素子の接続は完了する。
示す。基板１の配線パターン２上の半導体素子10と相対
する部分に、光又は熱硬化性を有する絶縁樹脂13を塗
布、又は設置する。（第１図（ｂ））次に、金属突起11
と、配線パターン２とが所定の位置になるように位置合
わせを行い、両者を圧接し、電気的接続を得る。この状
態で絶縁樹脂13の硬化に必要なエネルギー（光又は熱）
を加えれば、絶縁樹脂13は硬化し、接続は完成する。
（第１図（ｃ））。これを複数の半導体素子に、順次又
は一括して行い、半導体素子の接続は完了する。
以上、説明したように、本発明においては、検査治具
は、金属突起を有する半導体素子、及び半導体素子を駆
動する又は検査するための装置、信号又は電源に接続さ
れたプローブピン、を具備し、プローブピンはバネ性を
有しており、金属突起、及びプローブピンを配線パター
ンに押し受けて検査を行うので、多数のピンプロープを
高い位置精度を保って配置する必要が無いため、検査治
具が、安価なものとなるという効果を有する。また、高
精度に保持する必要のあるピンプロープの数が少なくて
すむため、保守に用する費用も少なくて済むという効果
も有する。
は、金属突起を有する半導体素子、及び半導体素子を駆
動する又は検査するための装置、信号又は電源に接続さ
れたプローブピン、を具備し、プローブピンはバネ性を
有しており、金属突起、及びプローブピンを配線パター
ンに押し受けて検査を行うので、多数のピンプロープを
高い位置精度を保って配置する必要が無いため、検査治
具が、安価なものとなるという効果を有する。また、高
精度に保持する必要のあるピンプロープの数が少なくて
すむため、保守に用する費用も少なくて済むという効果
も有する。
さらに、直交する配線パターンを有する半導体装置を
検査する場合は、検査治具が基板に押し付けられる際、
より多数のプローブピンが直角方向の高い位置精度を有
して配置されることが必要無いため、検査装置の価格、
および保守性は、従来のピンプローブ方式に比較してよ
り、低価格、高い保守性を有することになるという効果
を有する。
検査する場合は、検査治具が基板に押し付けられる際、
より多数のプローブピンが直角方向の高い位置精度を有
して配置されることが必要無いため、検査装置の価格、
および保守性は、従来のピンプローブ方式に比較してよ
り、低価格、高い保守性を有することになるという効果
を有する。
第１図は、本発明による半導体素子が実装される基板の
検査方法および検査治具を示す斜視図であり、第２図
は、従来の半導体素子が実装される基板の検査方法およ
び検査治具を示す斜視図である。第３図は、本発明によ
る半導体素子が実装される基板の検査方法を示す断面模
式図である。 １……基板 ２……配線パターン ３……半導体素子接続領域 ４……プローブピン ５……保持治具 10……半導体素子 11……金属突起 12……電極 13……絶縁樹脂
検査方法および検査治具を示す斜視図であり、第２図
は、従来の半導体素子が実装される基板の検査方法およ
び検査治具を示す斜視図である。第３図は、本発明によ
る半導体素子が実装される基板の検査方法を示す断面模
式図である。 １……基板 ２……配線パターン ３……半導体素子接続領域 ４……プローブピン ５……保持治具 10……半導体素子 11……金属突起 12……電極 13……絶縁樹脂
Claims (2)
- 【請求項１】配線パターンが形成されてなり、且つ半導
体素子が実装される基板を検査治具により検査する方法
において、 前記検査治具は、金属突起を有する半導体素子、及び前
記半導体素子を駆動する又は検査するための装置、信号
又は電源に接続されたプローブピン、を具備してなり、 前記プローブピンはバネ性を有しており、 前記金属突起、及び前記プローブピンを前記配線パター
ンに押し付けて検査を行うことを特徴とする半導体素子
が実装される基板の検査方法。 - 【請求項２】配線パターンが形成されてなり、且つ半導
体素子が実装される基板を検査する検査治具において、 前記検査治具は、金属突起を有する半導体素子、及び前
記半導体素子を駆動する又は検査するための装置、信号
又は電源に接続されたプローブピン、を具備してなり、 前記プローブピンはバネ性を有してなることを特徴とす
る検査治具。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30089090A JP3188975B2 (ja) | 1990-11-06 | 1990-11-06 | 半導体素子が実装される基板の検査方法、及びその基板を検査する検査治具 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30089090A JP3188975B2 (ja) | 1990-11-06 | 1990-11-06 | 半導体素子が実装される基板の検査方法、及びその基板を検査する検査治具 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04171957A JPH04171957A (ja) | 1992-06-19 |
| JP3188975B2 true JP3188975B2 (ja) | 2001-07-16 |
Family
ID=17890358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30089090A Expired - Fee Related JP3188975B2 (ja) | 1990-11-06 | 1990-11-06 | 半導体素子が実装される基板の検査方法、及びその基板を検査する検査治具 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3188975B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100741697B1 (ko) * | 2005-10-28 | 2007-07-23 | 주식회사 파이컴 | 프로브 카드 및 그 제조 방법 |
| JP2009182244A (ja) * | 2008-01-31 | 2009-08-13 | Sharp Corp | 太陽電池モジュールの製造方法 |
-
1990
- 1990-11-06 JP JP30089090A patent/JP3188975B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04171957A (ja) | 1992-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100779329B1 (ko) | 세그멘트형 접촉자 | |
| US6441629B1 (en) | Probe contact system having planarity adjustment mechanism | |
| KR20080049612A (ko) | 전기적 접속 장치 및 그 조립 방법 | |
| JPH10111315A (ja) | プローブカードおよびこれを用いた試験装置 | |
| US20110254577A1 (en) | Non-Reflow Probe Card Structure | |
| KR19980086946A (ko) | 액정 표시 패널 및 액정 표시 패널의 검사 방법 | |
| JP3188975B2 (ja) | 半導体素子が実装される基板の検査方法、及びその基板を検査する検査治具 | |
| JP4209696B2 (ja) | 電気的接続装置 | |
| JPH0782032B2 (ja) | 表示パネル用プローブとその組み立て方法 | |
| JPS612338A (ja) | 検査装置 | |
| JP2559242B2 (ja) | プローブカード | |
| KR20130134101A (ko) | 프로브 카드 | |
| JP3187855B2 (ja) | 表示パネル用プローバ | |
| JPH01295185A (ja) | 検査装置 | |
| JPH0922764A (ja) | ベアチップテスト用ソケット | |
| JPH09159694A (ja) | Ｌｓｉテストプローブ装置 | |
| CN111751585B (zh) | 探针卡 | |
| JP3737886B2 (ja) | プローブ装置 | |
| JP2001021585A (ja) | プローブカード | |
| JP2003066067A (ja) | プローブユニット、検査装置、電気光学パネル基板の検査方法および電気光学装置の製造方法 | |
| KR20030010256A (ko) | 프로브 카드 | |
| JP2001007168A (ja) | 検査用基板 | |
| JPH10197599A (ja) | 半導体素子検査装置 | |
| JPH05133992A (ja) | 回路基板検査方法と検査基板並びに回路基板検査装置 | |
| JPH08316274A (ja) | 異方導電フィルム及び異方導電フィルムを用いた半導体ウェハ測定治具 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080518 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |