JPH04171957A - 半導体素子が実装される基板の検査方法、及びその基板を検査する検査治具 - Google Patents
半導体素子が実装される基板の検査方法、及びその基板を検査する検査治具Info
- Publication number
- JPH04171957A JPH04171957A JP30089090A JP30089090A JPH04171957A JP H04171957 A JPH04171957 A JP H04171957A JP 30089090 A JP30089090 A JP 30089090A JP 30089090 A JP30089090 A JP 30089090A JP H04171957 A JPH04171957 A JP H04171957A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- semiconductor device
- semiconductor
- semiconductor elements
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000007689 inspection Methods 0.000 claims abstract description 19
- 239000000126 substance Substances 0.000 claims abstract description 5
- 238000012360 testing method Methods 0.000 claims description 26
- 239000004020 conductor Substances 0.000 claims description 5
- 239000000523 sample Substances 0.000 abstract description 16
- 239000011347 resin Substances 0.000 abstract description 6
- 229920005989 resin Polymers 0.000 abstract description 6
- 238000003825 pressing Methods 0.000 abstract description 3
- 229920001187 thermosetting polymer Polymers 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 239000011521 glass Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 210000003298 dental enamel Anatomy 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- -1 enamel Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の検査方法に関する。
従来、半導体装置の検査方法としては、第2図に示され
るような方法が知られていた。第2図において、1は基
板であり、この上に配線パターン2が形成されている。
るような方法が知られていた。第2図において、1は基
板であり、この上に配線パターン2が形成されている。
この配線パターン2は、検査後に接続される半導体素子
の能動素子形成面上の金属突起に相対する位置に少くと
も形成されている。3は半導体素子接続領域を示してい
る。このような半導体装置を検査する場合、後で接続す
る半導体素子の金属突起に相対する位置と外部装置と接
続される位置に、プローブビン4が保持治具5に立てら
れている。これか、基板1上の配線パターン2に押しつ
けられ、必要な電気的導通を得て、例えば、配線パター
ン2の切断の有無、ショートの有無などを検査すること
ができる。この方法で、複数の半導体素子に相当する配
線パターンを有する半導体装置を検査する場合、第2図
に示されるように、その複数の半導体素子に相対するよ
うにプローブピンが立てられている。
の能動素子形成面上の金属突起に相対する位置に少くと
も形成されている。3は半導体素子接続領域を示してい
る。このような半導体装置を検査する場合、後で接続す
る半導体素子の金属突起に相対する位置と外部装置と接
続される位置に、プローブビン4が保持治具5に立てら
れている。これか、基板1上の配線パターン2に押しつ
けられ、必要な電気的導通を得て、例えば、配線パター
ン2の切断の有無、ショートの有無などを検査すること
ができる。この方法で、複数の半導体素子に相当する配
線パターンを有する半導体装置を検査する場合、第2図
に示されるように、その複数の半導体素子に相対するよ
うにプローブピンが立てられている。
しかし、従来の半導体装置の検査方法では、複数の半導
体素子に対応する半導体装置を検査する時に、多数のプ
ローブピンを高い位置精度を保って配置しなければなら
ず、その配置は困難であるため検査装置は高価になって
しまうという問題点を有していた。
体素子に対応する半導体装置を検査する時に、多数のプ
ローブピンを高い位置精度を保って配置しなければなら
ず、その配置は困難であるため検査装置は高価になって
しまうという問題点を有していた。
そこで、本発明の半導体装置の検査方法では、安価な検
査装置を利用できる半導体装置の検査方法を提供するこ
とを目的としている。
査装置を利用できる半導体装置の検査方法を提供するこ
とを目的としている。
上記課題を解決するため、本発明の半導体装置の検査方
法では、絶縁基板と、前記絶縁基板上に形成された配線
パターンと、前記絶縁基板の前記配線パターンの第1部
分に能動素子形成面か対向して存在する半導体素子と、
前記配線パターンの第1部分と前記半導体素子の間に存
在する導電性物質とから少くとも成る半導体装置におい
て、前記絶縁基板上の前記配線パターンは、複数の前記
半導体素子に相対する第1部分を有しており、前記複数
の半導体素子との間に存在する前記導電性物質が加圧さ
れることて、前記配線パターンの第1部分と前記複数の
半導体素子の間に電気的導通を生じ、同時に前記配線パ
ターンの第2部分に押しつけられた導電性部材によって
前記配線パターンと前記導電性部材との間に電気的導通
を生しることによって検査の行われることを特徴とする
。
法では、絶縁基板と、前記絶縁基板上に形成された配線
パターンと、前記絶縁基板の前記配線パターンの第1部
分に能動素子形成面か対向して存在する半導体素子と、
前記配線パターンの第1部分と前記半導体素子の間に存
在する導電性物質とから少くとも成る半導体装置におい
て、前記絶縁基板上の前記配線パターンは、複数の前記
半導体素子に相対する第1部分を有しており、前記複数
の半導体素子との間に存在する前記導電性物質が加圧さ
れることて、前記配線パターンの第1部分と前記複数の
半導体素子の間に電気的導通を生じ、同時に前記配線パ
ターンの第2部分に押しつけられた導電性部材によって
前記配線パターンと前記導電性部材との間に電気的導通
を生しることによって検査の行われることを特徴とする
。
また、本発明の半導体装置の検査治具では、前記複数の
半導体素子と、前記導電部材は、同一平面上に載置され
ていることを特徴とする。
半導体素子と、前記導電部材は、同一平面上に載置され
ていることを特徴とする。
本発明によれば、導電性物質を有する半導体素子を複数
個、導電性物質に相対する位置に形成されている基板上
の配線パターンに押しっけ、かつ導電部材を配線パター
ンの半導体装置の外部接続力所に押しつける検査方式と
したので以下の作用を有する。半導体素子と配線パター
ンは導電性物質を介して押しつけられているので、半導
体素子の動作に必要な配線パターンとの電気的導通を得
ることができる。また配線パターンは、装置外部との導
通が必要な部分に導電部材を押しつけられるので、電気
的導通が発現し、半導体装置の電気的な駆動が可能にな
るので、半導体装置の電気的な検査が可能となる。
個、導電性物質に相対する位置に形成されている基板上
の配線パターンに押しっけ、かつ導電部材を配線パター
ンの半導体装置の外部接続力所に押しつける検査方式と
したので以下の作用を有する。半導体素子と配線パター
ンは導電性物質を介して押しつけられているので、半導
体素子の動作に必要な配線パターンとの電気的導通を得
ることができる。また配線パターンは、装置外部との導
通が必要な部分に導電部材を押しつけられるので、電気
的導通が発現し、半導体装置の電気的な駆動が可能にな
るので、半導体装置の電気的な検査が可能となる。
以下に、本発明の実施例を図面に基き、詳細に説明する
。
。
第1図は、本発明による半導体装置の検査方法を示す斜
視図である。1は基板であり、少くとも表面が絶縁され
ている。基板の材質としては、ガ、ラス、セラミクス、
ガラスエポキシ、ポリイミド、ホウロウ、プラスチック
、ポリエステル等であることが多い。2は配線パターン
であって、Cu。
視図である。1は基板であり、少くとも表面が絶縁され
ている。基板の材質としては、ガ、ラス、セラミクス、
ガラスエポキシ、ポリイミド、ホウロウ、プラスチック
、ポリエステル等であることが多い。2は配線パターン
であって、Cu。
Ni、Ap、Cr、AuSAg等を、スパッタ、蒸着、
メツキ等で形成した後、フォト−エツチング工程で目的
のパターンに形成されることが多い。
メツキ等で形成した後、フォト−エツチング工程で目的
のパターンに形成されることが多い。
3は半導体素子接続領域であって、後述の方法によって
半導体素子が接続される。配線パターン2は、3の半導
体接続領域で、半導体素子lO上に半導体素子から外部
に接続されるために形成されている金属突起11に相対
するように形成されている。半導体素子10は、保持治
具10に、基板1と平行度を保って、少くとも金属突起
11は保持治具10から出るような状態でうめ込まれる
。
半導体素子が接続される。配線パターン2は、3の半導
体接続領域で、半導体素子lO上に半導体素子から外部
に接続されるために形成されている金属突起11に相対
するように形成されている。半導体素子10は、保持治
具10に、基板1と平行度を保って、少くとも金属突起
11は保持治具10から出るような状態でうめ込まれる
。
金属突起11と、配線パターン2は1.後述の半導体素
子の接続時と同じ状態で、押しつけられることになる。
子の接続時と同じ状態で、押しつけられることになる。
4はプローブピンであり、導電性部材として用いられ、
保持治具5の中にうめ込まれているが、金属突起11と
の段差を吸収するために、バネ性を有している場合が多
い。金属突起11および、プローブピン4は、くり返し
配線パターンに押しつけられるため、硬度の高いタング
ステン等で形成されることが多い。このように、本発明
による半導体装置の検査治具は、金属突起を有する半導
体素子と、プローブピンが埋め込まれている。プローブ
ピンは、半導体装置を駆動あるいは検査するための外部
の装置、信号、電源に接続されている。保持治具は、絶
縁物の、ガラスエポキシ、セラミクス等で形成されてい
ることが多い。
保持治具5の中にうめ込まれているが、金属突起11と
の段差を吸収するために、バネ性を有している場合が多
い。金属突起11および、プローブピン4は、くり返し
配線パターンに押しつけられるため、硬度の高いタング
ステン等で形成されることが多い。このように、本発明
による半導体装置の検査治具は、金属突起を有する半導
体素子と、プローブピンが埋め込まれている。プローブ
ピンは、半導体装置を駆動あるいは検査するための外部
の装置、信号、電源に接続されている。保持治具は、絶
縁物の、ガラスエポキシ、セラミクス等で形成されてい
ることが多い。
本発明の半導体装置の検査治具、検査方法を用いれば、
例えば、1の基板が、X−Yマトリクス型の表示装置で
あるような場合、第1図に示される基板とは直角方向に
も別の基板が載置されるか、又は、同一基板上の配線パ
ターンが図の配線パターンとは直角方向にも存在してい
る。このような半導体装置を検査する場合は、検査治具
も直角方向に必要個数を用いて、必要な配線パターンす
べてに必要な信号、電源を接続するために、検査治具上
の半導体素子の金属突起のプローブピンを、配線パター
ンに押しつける。−枚の基板上に配線パターンが直角方
向に配置されている半導体装置では、直角方向に配置さ
れている検査治具を同一面同一方向から配線パターンに
押しつけ、2枚の基板で配線パターンか直角方向に配置
されている半導体装置では、直角方向に配置されている
検査治具を2枚の基板をはさみ込むように、互いに反対
方向から配線パターンに押しつけることて、半導体装置
の検査を行う。
例えば、1の基板が、X−Yマトリクス型の表示装置で
あるような場合、第1図に示される基板とは直角方向に
も別の基板が載置されるか、又は、同一基板上の配線パ
ターンが図の配線パターンとは直角方向にも存在してい
る。このような半導体装置を検査する場合は、検査治具
も直角方向に必要個数を用いて、必要な配線パターンす
べてに必要な信号、電源を接続するために、検査治具上
の半導体素子の金属突起のプローブピンを、配線パター
ンに押しつける。−枚の基板上に配線パターンが直角方
向に配置されている半導体装置では、直角方向に配置さ
れている検査治具を同一面同一方向から配線パターンに
押しつけ、2枚の基板で配線パターンか直角方向に配置
されている半導体装置では、直角方向に配置されている
検査治具を2枚の基板をはさみ込むように、互いに反対
方向から配線パターンに押しつけることて、半導体装置
の検査を行う。
次に、本発明による半導体装置の検査方法を第3図を用
いてさらに詳細に説明する。第3図は、本発明による半
導体装置の検査方法を示す断面模式図である。第3図(
a)において、1は基板であり、その表面に配線パター
ン2が形成されている。半導体素子10と半導体素子外
部とを接続する必要のある部分に電極12が形成されて
いる。
いてさらに詳細に説明する。第3図は、本発明による半
導体装置の検査方法を示す断面模式図である。第3図(
a)において、1は基板であり、その表面に配線パター
ン2が形成されている。半導体素子10と半導体素子外
部とを接続する必要のある部分に電極12が形成されて
いる。
これは、Cr−Cu5Ti−Pd等の金属を被着して形
成されることが多く、その上に、Au、Cu1ハンダ等
の金属を、電気メツキ、スパッタ、蒸着等で数μm〜数
10μmの厚さで金属突起11が形成されている。電極
4は、半導体素子5に供給する電源、入力信号、あるい
は出力信号を半導体素子外部へ取り出す接続部も含まれ
ているが、この電極に相対する部分に、配線パターンが
形成されている。尚、保持治具は図示していない。
成されることが多く、その上に、Au、Cu1ハンダ等
の金属を、電気メツキ、スパッタ、蒸着等で数μm〜数
10μmの厚さで金属突起11が形成されている。電極
4は、半導体素子5に供給する電源、入力信号、あるい
は出力信号を半導体素子外部へ取り出す接続部も含まれ
ているが、この電極に相対する部分に、配線パターンが
形成されている。尚、保持治具は図示していない。
次に、検査方法の具体的手順について説明する。
ICプローブカード等を用いて良品と判断された半導体
素子10を、第3図(a)に示すように金属突起3と、
それに相対する配線パターン2とを位置合わせした後、
基板1に押しつける。半導体素子5に半導体装置外部と
結線されるべき配線パターン上にプローブピン4を押し
つける。この状態で、電気的には、半導体装置が完成し
た状態になるから、半導体装置を電気的な異常がないか
どうかの検査を行うことができる。ブロービングピン4
は、第1図(a)に示すような針状導電性物質で、タン
グステンや、Niメツキした鉄等であるが、突起を有す
る導電性物質であれば何でも良い。さらに異方性導電膜
による配線パターンとの接続を行っても良い。
素子10を、第3図(a)に示すように金属突起3と、
それに相対する配線パターン2とを位置合わせした後、
基板1に押しつける。半導体素子5に半導体装置外部と
結線されるべき配線パターン上にプローブピン4を押し
つける。この状態で、電気的には、半導体装置が完成し
た状態になるから、半導体装置を電気的な異常がないか
どうかの検査を行うことができる。ブロービングピン4
は、第1図(a)に示すような針状導電性物質で、タン
グステンや、Niメツキした鉄等であるが、突起を有す
る導電性物質であれば何でも良い。さらに異方性導電膜
による配線パターンとの接続を行っても良い。
その後の半導体素子10と基板1との接続方法の1例を
示す。基板1の配線パターン2上の半導体素子10と相
対する部分に、光又は熱硬化性を有する絶縁樹脂13を
塗布、又は設置する。(第1図(b))次に、金属突起
11と、配線パターン2とが所定の位置になるように位
置合わせを行ない、両者を圧接し、電気的接続を得る。
示す。基板1の配線パターン2上の半導体素子10と相
対する部分に、光又は熱硬化性を有する絶縁樹脂13を
塗布、又は設置する。(第1図(b))次に、金属突起
11と、配線パターン2とが所定の位置になるように位
置合わせを行ない、両者を圧接し、電気的接続を得る。
この状態で絶縁樹脂13の硬化に必要なエネルギー(光
又は熱)を加えれば、絶縁樹脂13は硬化し、接続は完
成する。(第1図(C))。これを複数の半導体素子に
、順次又は−括して行い、半導体素子の接続は完了する
。
又は熱)を加えれば、絶縁樹脂13は硬化し、接続は完
成する。(第1図(C))。これを複数の半導体素子に
、順次又は−括して行い、半導体素子の接続は完了する
。
以上、説明したように、本発明の半導体装置の検査方法
および検査治具では、複数の半導体素子と、導電部材と
を同一の検査治具上に、被検査基板の配線パターンに相
対するように保持し、かつ押しつける方法としたので、
多数のピンプローブを高い位置精度を保って配置する必
要が無いため、検査治具を含む検査装置は、安価なもの
となるという効果を有する。また、高精度に保持する必
要のあるビンプローブの数が少くてすむため、保守に用
する費用も少くて済むという効果も有する。
および検査治具では、複数の半導体素子と、導電部材と
を同一の検査治具上に、被検査基板の配線パターンに相
対するように保持し、かつ押しつける方法としたので、
多数のピンプローブを高い位置精度を保って配置する必
要が無いため、検査治具を含む検査装置は、安価なもの
となるという効果を有する。また、高精度に保持する必
要のあるビンプローブの数が少くてすむため、保守に用
する費用も少くて済むという効果も有する。
さらに、直交する配線パターンを有する半導体装置を検
査する場合は、検査治具が基板に押しつけられる際、よ
り多数のプローブビンが直角方向の高い位置精度を有し
て配置されることが必要無(1にめ、検査装置の価格、
および保守性は、従来のビンプローブ方式に比較してよ
り、低価格、高い保守性を有することになるという効果
を有する。
査する場合は、検査治具が基板に押しつけられる際、よ
り多数のプローブビンが直角方向の高い位置精度を有し
て配置されることが必要無(1にめ、検査装置の価格、
および保守性は、従来のビンプローブ方式に比較してよ
り、低価格、高い保守性を有することになるという効果
を有する。
第1図は、本発明による半導体装置の検査方法および検
査治具を示す斜視図であり、第2図は、従来の半導体装
置の検査方法および検査治具を示す斜視図である。第3
図は、本発明による半導体装置の検査方法を示す断面模
式図である。 1・・・基板 2・・・配線パターン 3・・・半導体素子接続領域 4・・・プローブビン 5・・・保持治具 10・・・半導体素子 11・・・金属突起 12・・・電極 13・・・絶縁樹脂 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部(他1名)第2図
査治具を示す斜視図であり、第2図は、従来の半導体装
置の検査方法および検査治具を示す斜視図である。第3
図は、本発明による半導体装置の検査方法を示す断面模
式図である。 1・・・基板 2・・・配線パターン 3・・・半導体素子接続領域 4・・・プローブビン 5・・・保持治具 10・・・半導体素子 11・・・金属突起 12・・・電極 13・・・絶縁樹脂 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部(他1名)第2図
Claims (2)
- (1)絶縁基板と、前記絶縁基板上に形成された配線パ
ターンと、前記絶縁基板の前記配線パターンの第1部分
に能動素子形成面が対向して存在する半導体素子と、前
記配線パターンの第1部分と前記半導体素子の間に存在
する導電性物質とから少くとも成る半導体装置において
、前記絶縁基板上の前記配線パターンは、複数の前記半
導体素子に相対する第1部分を有しており、前記複数の
半導体素子との間に存在する前記導電性物質が加圧され
ることで前記配線パターンの第1部と前記複数の半導体
素子の間に電気的導通を生じ、同時に前記配線パターン
の第2部分に押しつけられた導電性部材によって前記配
線パターンと前記導電性部材との間に電気的導通を生じ
ることによって検査の行われることを特徴とする半導体
装置の検査方法。 - (2)前記複数の半導体素子と、前記導電部材は、同一
平面上に載置されていることを特徴とする半導体装置の
検査治具。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30089090A JP3188975B2 (ja) | 1990-11-06 | 1990-11-06 | 半導体素子が実装される基板の検査方法、及びその基板を検査する検査治具 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30089090A JP3188975B2 (ja) | 1990-11-06 | 1990-11-06 | 半導体素子が実装される基板の検査方法、及びその基板を検査する検査治具 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04171957A true JPH04171957A (ja) | 1992-06-19 |
JP3188975B2 JP3188975B2 (ja) | 2001-07-16 |
Family
ID=17890358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30089090A Expired - Fee Related JP3188975B2 (ja) | 1990-11-06 | 1990-11-06 | 半導体素子が実装される基板の検査方法、及びその基板を検査する検査治具 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3188975B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009513970A (ja) * | 2005-10-28 | 2009-04-02 | パイコム コーポレイション | プローブカード及びその製造方法 |
JP2009182244A (ja) * | 2008-01-31 | 2009-08-13 | Sharp Corp | 太陽電池モジュールの製造方法 |
-
1990
- 1990-11-06 JP JP30089090A patent/JP3188975B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009513970A (ja) * | 2005-10-28 | 2009-04-02 | パイコム コーポレイション | プローブカード及びその製造方法 |
JP2009182244A (ja) * | 2008-01-31 | 2009-08-13 | Sharp Corp | 太陽電池モジュールの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3188975B2 (ja) | 2001-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7309244B2 (en) | Anisotropic conductive connector device and production method therefor and circuit device inspection device | |
US20080048685A1 (en) | Probe card having vertical probes | |
WO2000010016A1 (fr) | Contacteur et procede de production de contacteur | |
US20090015281A1 (en) | Method of positioning an anisotropic conductive connector, method of positioning the anisotropic conductive connector and a circuit board for inspection, anisotropic conductive connector, and probe card | |
KR20050123088A (ko) | 이방 도전성 시트 및 그 제조 방법, 어댑터 장치 및 그제조 방법 및 회로 장치의 전기적 검사 장치 | |
JPH07174788A (ja) | 導電性接触子 | |
JP4209696B2 (ja) | 電気的接続装置 | |
JPH04171957A (ja) | 半導体素子が実装される基板の検査方法、及びその基板を検査する検査治具 | |
JPH05283490A (ja) | 集積回路装置の試験方法 | |
JP2005300279A (ja) | 異方導電性コネクター装置およびその製造方法並びに回路装置の検査装置 | |
JPH01295185A (ja) | 検査装置 | |
JPH0772172A (ja) | 回路基板検査機 | |
JPH09159694A (ja) | Lsiテストプローブ装置 | |
JPH04132970A (ja) | 基板の両面検査プローバ機構 | |
JPS63302377A (ja) | 回路基板検査装置 | |
JPS6259871A (ja) | 回路基板の検査方法 | |
JPH10260233A (ja) | 平板状被検査体のための検査用ヘッド | |
JP2007298476A (ja) | デバイス検査および/または実装用のインターポーザ | |
JPH06194399A (ja) | 印刷配線回路の検査方法 | |
JPH04326539A (ja) | プローブ装置 | |
JPH07312386A (ja) | 半導体チップのバーンイン基板とバーンイン方法 | |
JPH02212784A (ja) | 半導体装置の検査方法 | |
TW472151B (en) | Method for testing COF chip bonded on thin film | |
JPH0252257A (ja) | プローブ装置 | |
JPH01276073A (ja) | プローブ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080518 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |