KR20000047438A - 반도체 시험 방법 및 반도체 시험 장치 - Google Patents

Abstract

본 발명은 리드레스 표면 실장형의 소형 반도체 장치에 대하여 시험을 행하는 반도체 시험 방법 및 반도체 시험 장치에 관한 것으로, 고밀도화된 반도체 장치라도 고정밀도, 고효율이면서 저렴하게 시험을 실시하는 것을 과제로 한다.

테이프 홀딩 링(32)에 배설된 점착 테이프(33) 상에 개편(個片)화된 복수의 반도체 장치(10)가 붙여진 상태로 하는 점착 상태 형성 공정(스텝(10~ 14))과, 점착 테이프(33)에 붙여진 개개의 반도체 장치(10)에 대하여 화상 처리 기술을 이용하여 개별로 위치 인식 및 위치 보정을 하는 위치 보정 공정(스텝(15~19))과, 이 위치 보정 공정에서 위치 보정된 반도체 장치(10)를 시험용 콘택터(70)에 압접하여 개개의 반도체 장치(10)에 대하여 전기적 특성 시험을 하는 전기적 시험 공정(스텝(19~22))을 가진다.

Description

반도체 시험 방법 및 반도체 시험 장치{METHOD AND APPARATUS FOR TESTING SEMICONDUCTOR DEVICES}

본 발명은 반도체 시험 방법 및 반도체 시험 장치에 관한 것으로, 특히 리드레스 표면 실장형의 소형 반도체 장치에 대하여 시험을 행하는 반도체 시험 방법 및 반도체 시험 장치에 관한 것이다.

근년, 전자 부품의 소형화가 진행되고, 이에 따라서 CSP(Chip Size Package)라고 불리는 리드레스 표면 실장형의 반도체 장치가 주류가 되어 있다. 한편으로는, 반도체 장치에는 가일층의 신뢰성의 향상 및 코스트 다운이 요구되고 있다.

그런데 신뢰성의 향상을 도모하기 위해서는 정밀도가 높은 시험을 반도체 장치에 대하여 실시할 필요가 있고, 또 반도체 장치의 코스트 다운을 도모하려면 반도체 장치에 대한 시험을 효율 좋게 염가의 비용으로 실시할 필요가 있다.

종래의 CSP타입의 반도체 장치의 시험에서는 개편화된 반도체 장치를 트레이(수납 용기)에 균일하게 정렬한 후, 수평 반송식 시험 장치(핸들러)로 1개 또는 복수개의 반도체 장치에 대하여 동시에 전기적 특성 시험을 하고, 시험 종료 후에 다시 트레이에 양품과 불량품을 분류하여 수납하고 있었다.

또 시험을 종료한 반도체 장치를 고객에게 출하할 때에는 반도체 장치를 트레이에 수납한 채로의 상태로, 혹은 엠보스 테이프라고 불리는 포켓과 커버로 된 테이프에 반도체 장치를 수납하고 릴에 감은 상태로 출하하고 있었다.

한편, 웨이퍼 상태로 반도체 장치(IC칩)를 시험하는 경우에는 오토 프로버라고 불리는 XY(θ)의 구동계를 갖는 설비에 웨이퍼를 세트한 후, 침상의 접촉자인 프로브로 IC칩의 전극(알루미늄 패드)에 콘택하여 전기적 특성 시험을 하고 있었다. 이 오토 프로버에 의한 시험 방법은 웨이퍼를 다이싱하기 전에 실시하는 시험으로, 각 칩간의 위치 정밀도가 옹스트롬 오더로서 정밀도 좋게 정렬하고 있기 때문에 가능한 방법이었다.

그런데 상기한 종래의 핸들러로 반도체 장치에 대하여 시험을 행하는 경우에는 다이싱시에 이용한 점착 테이프 상에 정연하게 정렬하고 있는 반도체 장치를 일단 점착 테이프로부터 박리해서 정렬 장치로 정렬시키거나, 혹은 점착 테이프 상에 정렬하고 있는 반도체 장치를 피커로 밀어 올려 박리한 후, 이것을 트레이에 수납하는 등의 이체 처리가 필요하였다.

또 핸들러에 의한 시험 방법에서는 전기적 특성 시험을 실시하기 전에 반도체 장치는 개편화되어 있고, 또 근년에는 단자간 피치가 0.5mm이하로 고밀도화하여 가고 있다. 이 때문에, 반도체 장치의 위치 결정이 어렵고, 따라서 반도체 장치의 전극을 전기적 특성 시험 장치의 콘택 핀에 정확하게 압접시키는 것이 곤란한 문제점이 있었다. 또한 반도체 장치가 외형이 바뀔 때마다 품종 변경 부품을 필요로 하여, 범용성이 부족한 문제점도 있었다.

한편, 오토 프로버에 의한 시험에서는 침상(針狀)의 길다란 프로버를 사용하여 전기적 특성 시험을 행하고 있었기 때문에 프로버의 임피던스가 높고, 따라서 고주파IC의 전기적 특성 시험을 할 수 없는 문제점이 있었다. 또 상기와 같이 단자간 피치가 0.5mm이하의 고밀도화된 반도체 장치나, 에리어 상에 단자가 배열된 반도체 장치에 대해서는 종래의 짧은 컨택로는 반도체 장치의 단자에 확실하게 접촉시킬 수 없고, 따라서 반도체 시험을 실시할 수 없는 문제점이 있었다. 또한 오토 프로버에 의한 시험에서는 다이싱 전에 시험을 실시하기 때문에, 다이싱에 의하여 IC칩에 발생하는 스트레스에 대해서는 보증을 할 수 없는 문제점도 있었다.

본 발명은 상기의 점을 감안하여 된 것으로, 고밀도화된 반도체 장치에서도, 이에 대하여 고정밀도, 고효율이면서 저렴하게 시험을 실시할 수 있는 반도체 시험 방법 및 반도체 시험 장치를 제공하는 것을 목적으로 한다.

도1은 본 발명의 일 실시예인 반도체 시험 방법의 시험 공정도.

도2는 본 발명의 일 실시예인 반도체 시험 방법으로 시험이 실시되는 반도체 장치의 일례를 나타내는 단면도.

도3은 리드 프레임의 형성 방법의 일 실시예를 설명하기 위한 도면(에칭 레지스트 도포 공정).

도4는 리드 프레임의 형성 방법의 일 실시예를 설명하기 위한 도면(에칭 레지스트 패턴 형성 공정).

도5는 리드 프레임의 형성 방법의 일 실시예를 설명하기 위한 도면(에칭 공정).

도6은 리드 프레임의 형성 방법의 일 실시예를 설명하기 위한 도면(에칭 레지스트 제거 공정).

도7은 리드 프레임의 형성 방법의 일 실시예를 설명하기 위한 도면(도금 레지스트 도포 공정 및 도금 레지스트 패턴 형성 공정).

도8은 리드 프레임의 형성 방법의 일 실시예를 설명하기 위한 도면(금속막 형성 공정 및 도금 레지스트 제거 공정).

도9는 완성한 리드 프레임을 나타내는 단면도.

도10은 반도체 장치의 제조 방법의 일 실시예를 설명하기 위한 도면(소자 탑재 공정).

도11은 반도체 장치의 제조 방법의 일 실시예를 설명하기 위한 도면(접속 공정).

도12는 접속 공정이 종료한 상태의 리드 프레임을 나타내는 도면.

도13은 반도체 장치의 제조 방법의 일 실시예를 설명하기 위한 도면(봉지 공정).

도14는 반도체 장치의 제조 방법의 일 실시예를 설명하기 위한 도면(분리 공정).

도15는 분리 공정이 종료한 상태의 수지 봉지체를 나타내는 도면.

도16은 테이프 홀딩 링(점착 테이프)에 반도체 장치 집합체를 붙인 상태를 나타내는 도면.

도17은 반도체 장치 집합체를 다이싱(dicing)하고 있는 상태를 나타내는 도면.

도18은 다이싱에 의하여 개편화된 반도체 장치의 상태를 나타내는 도면.

도19는 미리 다이싱에 의하여 개편화된 반도체 장치를 테이프 홀딩 링(점착 테이프)으로 붙인 상태를 나타내는 도면.

도20은 본 발명의 일 실시예인 반도체 시험 장치를 나타내는 정면도.

도21은 본 발명의 일 실시예인 반도체 시험 장치를 나타내는 측면도.

도22는 시험용 콘택터를 확대하여 나타내는 도면.

도23은 바코드가 부여된 테이프 홀딩 링을 나타내는 도면.

(부호의 설명)

10 반도체 장치

11 반도체 소자

12 수지 패키지

13 금속막

17 수지 돌기

18 와이어

19 전극

20 리드 프레임

21 금속 기재

27 수지

31 반도체 장치 집합체

32 테이프 홀딩 링

33 점착 테이프

34A, 34B 위치 결정 오목부

37 절단톱

40 바코드

45 스터드 범프

50 반도체 시험 장치

52 위치 보정 장치

53 전기적 특성 시험 장치

54 XYθ테이블

56 승강 기구

58A, 58B 위치 인식용 CCD 카메라

60 콘택터 확인용 CCD 카메라

61 시험 장치 본체

62A, 62B 위치 결정 핀

63 바코드 인자 장치

70 시험용 콘택터

71 TAB테이프

72 프린트 기판

73 수지 필름

74 필름측 전극

75 콘택부

77 탄성 부재

78 기판 본체

79 기판측 배선

80 땜납볼

상기 과제를 해결하기 위해서 본 발명에서는 다음에 설명하는 각 수단을 강구한 것을 특징으로 하는 것이다.

청구항1에 기재한 발명은

테이프 홀딩 부재에 배설된 점착 테이프 상에, 복수의 반도체 장치가 일체화된 구성의 반도체 장치 집합체, 또는 개편화된 복수의 반도체 장치의 어느 한쪽이 붙여진 상태로 하는 점착 상태 형성 공정과,

상기 점착 테이프에 붙여진 상기 반도체 장치에 대하여 화상 처리 기술을 이용하여 위치 인식 및 위치 보정을 할 수 있도록 구성된 위치 보정 장치에 대하여 상기 테이프 홀딩 부재를 장착함과 동시에, 상기 개개의 반도체 장치에 대하여 개별로 위치 인식 및 위치 보정을 하는 위치 보정 공정과,

이 위치 보정 공정에서 위치 보정된 상기 반도체 장치를 시험용 콘택터에 압접하고, 이 반도체 장치에 대하여 전기적 특성 시험을 하는 전기적 시험 공정을 갖는 것을 특징으로 하는 것이다.

또 청구항2에 기재한 발명은

상기 청구항1에 기재한 반도체 시험 방법에 있어서,

상기 점착 상태 형성 공정에서,

우선 상기 점착 테이프 상에 복수의 반도체 장치가 일체 형성된 반도체 장치 집합체를 붙이고,

그 후, 상기 반도체 장치 집합체를 절단하여 개편화하는 것을 특징으로 하는 것이다.

또 청구항3에 기재한 발명은

상기 청구항1에 기재한 반도체 시험 방법에 있어서,

상기 점착 상태 형성 공정은

우선 복수의 반도체 장치가 일체 형성된 반도체 장치 집합체를 절단하여 개편화하고,

그 후, 상기 개편화된 각 반도체 장치를 상기 점착 테이프 상에 붙인 것을 특징으로 하는 것이다.

또 청구항4에 기재한 발명은

상기 청구항1~ 청구항3의 어느 1항에 기재한 반도체 시험 방법에 있어서,

상기 위치 보정 공정에서 상기 개개의 반도체 장치에 대하여 개별로 위치 인식을 할 때, 이 개개의 반도체 장치에 대한 외관 시험을 함께 실시하는 것을 특징으로 하는 것이다.

또 청구항5에 기재한 발명은

상기 청구항1~ 청구항4의 어느 1항에 기재한 반도체 시험 방법에 있어서,

상기 전기적 시험 공정이 종료한 후, 시험 결과에 의거하는 상기 반도체 장치의 양부 판단 데이터를, 적어도 상기 반도체 장치 또는 상기 테이프 홀딩 부재의 어느 한쪽에 부여하는 양부 판단 데이터 부여 공정을 갖는 것을 특징으로 하는 것이다.

또 청구항6에 기재한 발명은

상기 청구항5에 기재한 반도체 시험 방법에 있어서,

상기 양부 판단 데이터 부여 공정에서 부여되는 양부 판단 데이터에 의거하여 양품인 상기 반도체 장치만을, 또는 양품인 것을 식별할 수 있는 상태로 상기 반도체 장치를 반송하는 반송 공정을 갖는 것을 특징으로 하는 것이다.

또 청구항7에 기재한 발명은

상기 청구항6에 기재한 반도체 시험 방법에 있어서,

상기 반송 공정은

상기 양부 판단 데이터를 상기 테이프 홀딩 부재에 표시하고,

또한 상기 점착 상태 형성 공정에서 상기 테이프 홀딩 부재에 붙여진 상태를 그대로 유지시키면서, 상기 반도체 장치를 상기 테이프 홀딩 부재와 함께 반송하는 것을 특징으로 하는 것이다.

또 청구항8에 기재한 발명은

테이프 홀딩 부재에 배설된 점착 테이프 상에 붙여진 개편화된 복수의 반도체 장치에 대하여 시험을 행하는 반도체 시험 장치로서,

상기 점착 테이프에 붙여진 복수의 상기 반도체 장치의 각각에 대해서, 화상 처리 기술을 이용하여 위치 인식 처리 및 위치 보정 처리를 하는 위치 보정 장치와,

상기 반도체 장치에 형성된 전극과 접속되는 시험용 콘택터를 구비하고 있으며, 상기 위치 보정 장치에 의하여 위치 보정된 상기 반도체 장치가 상기 시험용 콘택터에 압접되고, 상기 반도체 장치에 대하여 전기적 특성 시험을 행하는 전기적 특성 시험 장치를 구비하는 것을 특징으로 하는 것이다.

또 청구항9에 기재한 발명은

상기 청구항8에 기재한 반도체 시험 장치에 있어서,

상기 위치 보정 장치는

상기 점착 테이프 상에 붙여진 개개의 반도체 장치에 대하여 외관 검사를 행하는 촬상 장치를 구비하고 있는 것을 특징으로 하는 것이다.

또한 청구항10에 기재한 발명은

상기 청구항8 또는 청구항9에 기재한 반도체 시험 장치에 있어서,

상기 시험용 콘택터는

수지 필름과, 상기 수지 필름에 형성됨과 동시에 상기 반도체 장치의 전극과 접속되는 콘택부를 갖는 제1 배선으로 구성되는 플렉시블 기판과,

상기 플렉시블 기판에 형성된 제1 배선과 접속되는 제2 배선이 형성된 프린트 배선 기판과,

상기 플렉시블 기판과 상기 프린트 배선 기판 간에 개장(介裝)되어 있고, 상기 수지 필름을 탄성적으로 지지하는 탄성 부재와,

상기 탄성 부재 내에 배설되어 있고, 상기 제1 배선과 상기 제2 배선을 전기적으로 접속하는 도전성 볼 부재를 설치하는 구성인 것을 특징으로 하는 것이다.

상기한 각 수단은 다음과 같이 작용한다.

청구항1에 기재한 발명에 의하면,

점착 상태 형성 공정에서, 반도체 장치 집합체 혹은 개편화된 복수의 반도체 장치는 테이프 홀딩 부재에 배설된 점착 테이프 상에 붙여진 상태로 된다. 따라서 반도체 장치 집합체, 개편화된 각 반도체 장치는 점착 테이프 상에 홀딩된 상태가 된다. 이 때, 복수의 반도체 장치를 점착 테이프 상에 붙인 구성으로는 각 반도체 장치의 위치가 일률적으로 결정된 상태가 되지 않고, 각각 다른 위치가 되는 경우가 있다.

계속해서 실시되는 위치 보정 공정에서는 우선 위치 보정 장치에 대하여 상기 테이프 홀딩 부재를 장착한다. 위치 보정 장치는 점착 테이프에 붙여진 반도체 장치에 대해서, 화상 처리 기술을 이용하여 위치 인식 및 위치 보정을 할 수 있도록 구성되어 있다. 따라서 이 위치 보정 장치에 의해서 상기와 같이 점착 테이프 상에서 각각 다른 위치를 가진 상태의 반도체 장치일지라도 개별로 각 반도체 장치에 대하여 위치 인식 및 위치 보정을 할 수 있다.

또 화상 처리 기술을 이용하여 위치 인식 및 위치 보정을 하기 때문에, 위치 인식 및 위치 보정을 고정밀도로 행할 수 있게 된다. 또 화상 처리 기술을 이용한 위치 인식 및 위치 보정 처리의 경우, 개개의 반도체 장치의 크기가 변화되어도 반도체 장치에 관한 형상 데이터(화상 처리 장치에 기억시키는 데이터)를 변경하는 것만으로 용이하게 대응할 수 있어, 크기가 다른 각종 반도체 장치에 대하여 기계적인 장치 구성을 변경하는 일이 없이 시험을 실시하는 것이 가능해진다.

또 계속해서 실시되는 전기적 시험 공정에서는 위치 보정 공정에서 고정밀도로 위치 보정된 반도체 장치에 대하여 시험을 행하기 때문에, 고밀도화된 반도체 장치일지라도 고정밀도로 확실하게 시험용 콘택터에 압접할 수 있어, 전기적 특성 시험의 신뢰성을 향상시킬 수 있다.

또한 점착 상태 형성 공정에서, 반도체 장치 집합체를 점착 테이프 상에 붙인 구성으로 한 경우에는 각 반도체 장치를 개편화하기 전에 전기적 특성 시험을 실시할 수 있기 때문에, 반도체 장치 집합체 내의 각 반도체 장치의 위치는 일률적으로 결정되고 있다. 이 때문에, 각 반도체 장치에 대한 위치 인식 및 위치 보정 처리가 용이해져서(혹은 필요로 하지 않는 경우도 있음), 위치 보정 공정의 간단화를 도모할 수 있다.

또 청구항2에 기재한 발명에 의하면,

상기 점착 상태 형성 공정에서, 우선 점착 테이프 상에 복수의 반도체 장치가 일체 형성된 반도체 장치 집합체를 붙이고, 그 후에 반도체 장치 집합체를 절단하여 개편화함으로써, 개편화된 반도체 장치를 종래와 같이 개별의 트레이 등으로 이체하는 처리는 불요가 된다.

이와 같이 이체 처리가 불요가 됨으로써 시험 공정의 간단화를 도모할 수 있고, 또 종래 필요한 트레이 등의 수납 용기가 불요가 되기 때문에 시험 비용의 저감을 도모할 수 있다.

또 청구항3에 기재한 발명에 의하면,

점착 상태 형성 공정에서 착테이프 상에 개편화된 복수의 반도체 장치를 붙일 때, 우선 복수의 반도체 장치가 일체 형성된 반도체 장치 집합체를 절단하여 개편화하고, 그 후에 개편화된 각 반도체 장치를 점착 테이프 상에 붙이는 방법으로 하여도, 반도체 장치를 고정밀도로 확실하게 시험용 콘택터에 압접할 수 있어 전기적 특성 시험의 신뢰성을 향상시킬 수 있다.

또 청구항4에 기재한 발명에 의하면,

위치 보정 공정에서 개개의 반도체 장치에 대하여 개별로 위치 인식을 할 때, 개개의 반도체 장치에 대한 외관 시험을 함께 실시함으로써, 전기적 특성 시험에 부가하여 외관 시험도 실시할 수 있기 때문에, 반도체 시험에 대한 신뢰성을 보다 높일 수 있다. 또 위치 보정 공정에서 외관 시험을 동시에 실시하기 때문에, 외관 시험을 실시하여도 시험 공정이 증가하는 일이 없어서, 반도체 장치에 대하여 효율이 좋은 고정밀도의 시험을 실시할 수 있다.

또 청구항5에 기재한 발명에 의하면,

양부 판단 데이터 부여 공정에서, 전기적 시험 공정에서 얻어진 시험 결과에 의거한 반도체 장치의 양부 판단 데이터를 반도체 장치에 부여한 경우에는 반도체 장치에 부여된 이 양부 판단 데이터를 직접 봄으로써 상기 반도체 장치의 양부를 판단할 수 있다. 또 양부 판단 데이터를 테이프 홀딩 부재에 부여한 경우에는 이 테이프 홀딩 부재에 부여된 양부 판단 데이터에 의해 테이프 홀딩 부재에 장착되어 있는 반도체 장치의 양부를 간접적으로 판단할 수 있다.

또 청구항6에 기재한 발명에 의하면,

반송 공정에서, 양부 판단 데이터 부여 공정에서 부여되는 양부 판단 데이터에 의거하여 양품의 반도체 장치만 반송할 수 있게 된다. 또 양품인 것을 식별할 수 있는 상태로 반도체 장치를 반송함으로써, 불량품의 반도체 장치가 잘못하여 전자 기기 등에 실장되는 것을 확실하게 방지할 수 있다.

또 청구항7에 기재한 발명에 의하면,

반송 공정에서, 양부 판단 데이터를 테이프 홀딩 부재에 표시함과 동시에, 점착 상태 형성 공정에서 테이프 홀딩 부재에 붙여진 상태를 그대로 유지시켜 반도체 장치를 테이프 홀딩 부재와 함께 반송함으로써, 반송시에 반도체 장치를 개별의 수납 용기(트레이, 엠보스 테이프 등)에 다시 장착할 필요가 없어져 반송 공정의 간략화를 도모할 수 있다.

또 반도체 장치를 전자 기기 등에 실장하는 경우에는 테이프 홀딩 부재에 표시된 양부 판단 데이터에 의거하여, 양품의 반도체 장치만을 테이프 홀딩 부재로부터 꺼내어 실장하면 되어, 본 발명의 구성에 의한 실장시의 처리가 복잡화하는 일은 없다.

또 청구항8에 기재한 발명에 의하면,

위치 보정 장치는 점착 테이프에 붙여진 복수의 반도체 장치의 각각에 대하여 화상 처리 기술을 이용하여 위치 인식 처리 및 위치 보정 처리를 하기 때문에, 점착 테이프 상에 각각 다른 위치를 가진 상태의 반도체 장치일지라도, 개개의 반도체 장치에 대하여 고정밀도의 위치 인식 및 위치 보정을 할 수 있다.

또 화상 처리 기술을 이용하여 위치 인식 및 위치 보정 처리를 하기 때문에, 개개의 반도체 장치의 크기가 변화하여도 반도체 장치에 관한 형상 데이터(화상 처리 장치에 기억시키는 데이터)를 변경하는 것만으로 용이하게 대응할 수 있어, 크기가 다른 각종 반도체 장치에 대하여 기계적인 장치 구성을 변경하는 일이 없이 시험을 실시하는 것이 가능해진다.

또 전기적 특성 시험 장치는 반도체 장치에 형성된 전극과 접속되는 시험용 콘택터를 구비하고 있고, 위치 보정 장치에 의하여 위치 보정된 반도체 장치는 이 시험용 콘택터에 압접됨으로써 전기적 특성 시험이 행하여진다. 상기와 같이 반도체 장치는 위치 보정 장치에 의하여 고정밀도로 위치 보정되고 있기 때문에, 반도체 장치를 고정밀도로 확실하게 시험용 콘택터에 압접할 수 있고, 따라서 전기적 특성 시험의 신뢰성을 향상시킬 수 있다.

또 청구항9에 기재한 발명에 의하면,

위치 보정 장치에 점착 테이프 상에 붙여진 개개의 반도체 장치에 대하여 외관 검사를 행하는 촬상 장치를 설치했기 때문에, 위치 보정 장치에 의하여 위치 인식 및 위치 보정 처리에 부가해서 반도체 장치에 대한 외관 검사도 함께 실시할 수 있다. 이에 따라 반도체 장치에 대한 신뢰성을 향상시킬 수 있음과 동시에, 시험 공정의 간략화를 도모할 수 있다.

또한 청구항10에 기재한 발명에 의하면,

시험용 콘택터에 반도체 장치를 압접했을 때, 반도체 장치의 전극은 플렉시블 기판에 형성된 콘택부와 도전성 볼 부재를 통해서 프린트 배선 기판에 형성된 제2 배선에 접속된다. 따라서 종래와 같이 탐침을 이용한 구성에 비하여, 반도체 장치의 전극과 프린트 배선 기판의 제2 전극과의 거리가 짧아져 임피던스가 저감되기 때문에, 반도체 장치에 대하여 고주파 시험을 실시하는 것이 가능해진다.

또 콘택부는 수지 필름에 형성되기 때문에, 종래의 탐침에 비하여 고밀도(좁은 피치)로 배설하는 것이 가능하고, 따라서 반도체 장치가 고밀도화해도 이에 용이하게 대응할 수 있다.

또 플렉시블 기판과 프린트 배선 기판 간에는 수지 필름을 탄성적으로 지지하는 탄성 부재가 개장되어 있기 때문에, 반도체 장치의 전극 높이나 도전성 볼 부재의 높이에 분산(dispersion)이 존재하여도, 탄성 부재가 탄성 변형됨으로써 이것을 흡수할 수 있다.

또 반도체 장치가 시험용 콘택터에 압접되었을 때, 탄성 부재는 콘택부와 반도체 장치의 전극 간에 탄성력을 부여한다. 따라서 탄성 부재를 설치함으로써, 반도체 장치와 시험용 콘택터의 전기적 접속성의 향상을 도모할 수 있다.

(실시예)

다음에 본 발명의 실시예에 대해서 도면과 함께 설명한다.

도1은 본 발명의 일 실시예인 반도체 시험 방법의 시험 공정도다. 도1에 나타내는 바와 같이, 본 실시예에 관한 반도체 시험 방법은 대략하면 스텝(10)~ 스텝(14)(도면에서는 스텝을 S로 생략하여 나타내고 있음)으로 되는 점착 상태 형성 공정과, 스텝(15)~스텝(18)으로 되는 위치 보정 공정과, 스텝(19)~스텝(22)으로 되기 전기적 시험 공정과, 스텝(23)~스텝(25)으로 되는 반송 공정을 갖고 있다.

이하 각 시험 공정에 대해서 설명하지만, 구체적인 시험 공정의 설명 전에, 본 실시예에서 시험이 행하여지는 반도체 장치(10)의 구성에 대해서 간단하게 설명하여 둔다. 도2는 본 실시예의 시험 대상이 되는 반도체 장치(10)를 나타내고 있다. 이 반도체 장치(10)는 대략하면 반도체 소자(11), 수지 패키지(12) 및 전극(19)으로 되는 지극히 간단한 구성으로 되어 있다.

반도체 소자(11)는 그 상면에 복수의 전극 패드(14)가 형성되어 있고, 소자 고정 수지(15) 상에 탑재된 구성으로 되어 있다. 또 수지 패키지(12)는 예를 들면 에폭시 수지를 후술하는 바와 같이 트랜스퍼 몰드(포팅도 가능함)함으로써 형성되는 것으로, 그 실장면(16)의 소정 위치에는 수지 돌기(17)가 일체적으로 형성되어 있다.

이 수지 돌기(17)는 수지 패키지(12)의 실장면(16)으로부터 하방을 향해 돌출 형성되어 있다. 또 금속막(13)은 수지 패키지(12)에 형성된 수지 돌기(17)를 피복하도록 형성되어 있고, 이 금속막(13)과 수지 돌기(17)로 외부 접속 단자가 되는 전극(19)이 구성된다. 또 금속막(13)과 상기한 전극 패드(14) 간에는 와이어(18)가 배설되어 있고, 이것에 의하여 금속막(13)과 반도체 소자(11)는 전기적으로 접속한 구성으로 되어 있다.

계속해서 도1에 나타내는 점착 상태 형성 공정에서의 반도체 장치 집합체(31)(도15참조)의 형성 공정(스텝(10))에 대해서 설명한다.

도2에 나타낸 반도체 장치(10)는 개별로 제조되는 것이 아니라, 생산성의 향상을 도모하는 차원에서 복수개를 일괄적으로 형성하고, 이것을 다이싱 처리(후에 상술함)함으로써 개편화하는 제조 방법이 채용되고 있다. 반도체 장치 집합체(31)는 반도체 장치(10)가 개편화되기 전의 상태, 즉 다수의 반도체 장치(10)가 집합된 상태의 것이다. 그리고 스텝(10)은 이 반도체 장치 집합체(31)를 형성하는 처리다.

반도체 장치 집합체(31)는 도9에 나타내는 리드 프레임(20)을 이용하여 제조된다. 이 리드 프레임(20)은 도전성 금속 기재(21)에 복수의 오목부(22)가 형성됨과 동시에, 이 오목부(22)에 금속막(13C)이 형성된 구성으로 되어 있다. 오목부(22)의 형성 위치는 반도체 장치(10)에 형성된 수지 돌기(17)의 형성 위치와 대응하도록 구성되어 있고, 또 금속막(13C)은 수지 돌기(17)에 끼워맞출 수 있도록 형성되어 있다.

또 후술하는 바와 같이, 리드 프레임(20)은 복수의 반도체 장치(10)를 일괄적으로 형성할 수 있도록(즉 소위 복수개 취할 수 있도록) 구성되어 있고, 따라서 오목부(22) 및 금속막(13C)도 1개의 금속 기재(21)에 복수조 형성되어 있다. 또 본 실시예에서는 인접하는 1개의 반도체 장치(10A)의 영역이 지극히 근접하여 형성되어 있고, 따라서 고밀도화가 도모된 구성으로 되어 있다.

여기서 반도체 장치 집합체(31)를 형성할 때에 이용하는 리드 프레임(20)의 제조 방법에 대해서 도3~ 도9를 이용하여 설명한다.

리드 프레임(20)을 제조하려면 우선 도3에 나타내는 바와 같이, 도전 재료(예를 들면 동)로 되는 평판상의 금속 기재(21)를 준비하고, 이 금속 기재(21)의 상하 양면에 에칭 레지스트(24)를 도포한다(에칭 레지스트 도포 공정). 이 에칭 레지스트(24)는 예를 들면 감광성 수지이고, 드라이 필름을 점착한 후에 액상의 감광성 수지를 도포함으로써 소정 막두께로 형성된다.

계속해서 에칭 레지스트(24)에 도시하지 않는 마스크를 이용하여 노광 처리를 하고, 그 후에 현상 처리를 함으로써 에칭 레지스트(24)의 오목부 형성 위치 및 지그 구멍 형성 위치에 대응하는 부위를 제거하여, 도4에 나타내는 에칭 레지스트 패턴(24a)을 형성한다(에칭 레지스트 패턴 형성 공정).

에칭 레지스트 패턴 형성 공정이 종료하면, 에칭 레지스트 패턴(24a)이 형성된 금속 기재(21)에 대하여 에칭 처리가 실시된다(에칭 공정). 이 에칭 공정에서는 오목부(22)의 형성 위치에서는 금속 기재(21)의 상면에서만의 하프 에칭이 실시되고, 위치 결정공(23)의 형성 위치에서는 양면 에칭이 실시된다. 또한 금속 기재(21)의 재료로서 동(Cu)이 이용된 경우에는 에칭액으로서는 예를 들면 염화제2철 등이 이용된다.

이에 따라 도5에 나타내는 바와 같이, 금속 기재(21)의 오목부 형성 위치에는 오목부(22)가 형성됨과 동시에, 위치 결정공 형성 위치에는 위치 결정공(23)이 형성된다. 이 때, 하프 에칭으로 형성되는 오목부(22)의 깊이는 금속 기재(21)의 판두께에 대하여 60%정도의 깊이로 할 수 있다.

상기의 에칭 공정이 종료하면, 에칭 레지스트 패턴(24a)을 제거하는 처리(에칭 레지스트 제거 공정)가 실시되어, 도6에 나타내는 바와 같이 오목부(22) 및 위치 결정공(23)이 형성된 금속 기재(21)만의 상태가 된다. 계속해서 도6에 나타내는 상태의 금속 기재(21)에는 그 상하 양면에 도금 레지스트(25)가 도포된다(도금 레지스트 도포 공정). 그리고 도시하지 않는 마스크를 이용하여 이 도금 레지스트(25)에 노광 처리를 하고, 그 후에 현상 처리를 함으로써, 에칭 레지스트(24)의 오목부 형성 위치에 대응하는 부위만을 제거하여 도7에 나타내는 도금 레지스트 패턴(25a)을 형성한다(도금 레지스트 패턴 형성 공정).

상기와 같이 도금 레지스트 패턴 형성 공정에서는 도4에 나타낸 에칭 레지스트 형성 공정과 달리, 도금 레지스트 패턴(25a)은 오목부(22)의 형성 위치만을 노출시키고, 금속 기재(21) 이외의 부분은 위치 결정공(23)의 형성 위치를 포함하여 모두 피복하는 구성으로 하고 있다.

도금 레지스트 패턴 형성 공정이 종료하면, 계속해서 도8에 나타내는 바와 같이 금속막 형성 공정이 실시되어 금속막(13)이 형성된다. 본 실시예에서는 금속막(13)의 형성에 도금법을 이용하고 있다. 또한 본 실시예에 관한 금속막(13)은 외층, 중간층 및 내층을 적층한 3층 구조로 되어 있다. 구체적으로는 외층으로서 금(Au), 중간층으로서 팔라듐(Pd), 내층으로서 금을 이용한 구성으로 하고 있다.

상기와 같이 금속막 형성 공정에서 오목부(22) 내에 금속막(13)이 형성되면, 계속해서 도금 레지스트 패턴(25a)을 제거하는 도금 레지스트 제거 공정 및 금속 기재(21)의 표면 평활화 공정이 실시되어, 도9에 나타내는 리드 프레임(20)이 형성된다.

다음에 상기와 같이 하여 제조되는 리드 프레임(20)을 이용하여 반도체 장치(10)를 제조하는 제조 방법에 대해서 설명한다.

반도체 장치(10)를 제조하려면 도10에 나타내는 바와 같이, 리드 프레임(20)의 소정 소자 탑재 위치에 소자 고정 수지(15)를 도포함과 동시에, 소자 고정 수지(15)의 상부에 반도체 소자(11)를 탑재한다(소자 탑재 공정). 소자 고정 수지(15)는 절연성을 가짐과 동시에 접착제로서 기능하고, 따라서 반도체 소자(11)는 리드 프레임(20) 상에 소자 고정 수지(15)의 접착력에 의하여 탑재된 상태가 된다.

소자 탑재 공정이 종료하면, 리드 프레임(20)은 와이어 본딩 장치에 장착되고, 도11에 나타내는 바와 같이 반도체 소자(11)에 형성된 전극 패드(14)와, 리드 프레임(20)에 형성되어 있는 금속막(13) 간에 와이어(18)를 배설하여, 반도체 소자(11)와 금속막(13)을 전기적으로 접속한다(접속 공정). 도22는 접속 공정이 종료한 리드 프레임(20)을 나타내고 있다. 도12a는 리드 프레임(20)의 단면도이고, 도12b는 리드 프레임(20)의 평면도다. 또한 도12b에서는 와이어(18)의 도시는 생략하고 있다.

상기한 접속 공정이 종료하면, 계속해서 리드 프레임(20) 상에 형성된 복수의 반도체 소자(11)를 봉지하도록 수지(27)를 형성하는 봉지 공정을 실시한다.

본 실시예에서는 수지(27)를 트랜스퍼 몰드로 성형하는 방법에 대해서 설명하지만, 수지(27)는 포팅등 그 외의 수지 형성 방법으로 형성하는 것도 가능하다. 이 포팅을 행하는 경우에는 리드 프레임(20) 상에 포팅하는 수지의 흐름을 저지하는 댐이 되는 틀체를 배설하여 두고, 이 틀체 내에 수지를 포팅하는 구성으로 하는 것이 바람직하다.

봉지 공정에서는 도13a에 나타내는 바와 같이, 이 리드 프레임(20)은 금형(28)에 장착되어 트랜스퍼 몰드가 행하여진다. 본 실시예에서 이용하는 금형(28)은 상형(29)과 하형(30)으로 구성되어 있다.

하형(30)은 리드 프레임(20)과 대향하기 때문에, 그 표면은 평탄면으로 된 캐비티 구조로 되어 있다. 또 상형에 주목하면, 상형(29)에는 종래와 같은 개개의 수지 패키지의 형상에 대응한 캐비티는 형성되어 있지 않고, 평탄면으로 된 캐비티 구조로 되어 있다.

이와 같이 본 실시예에서는 상형(29)에는 개개의 수지 패키지(12)의 형상에 대응한 캐비티가 설치되어 있지 않기 때문에, 리드 프레임(20) 상에 탑재된 복수의 반도체 소자(11)는 봉지 공정에서 수지(27)에 의하여 일괄하여 봉지된다. 즉 이 봉지 공정에서는 개개의 수지 패키지(12)를 형성하는 것이 아니라, 1개의 수지(27)에 의하여 복수의 반도체 소자(11)를 일괄적으로 봉지한다. 도13b는 수지(27)가 형성된 리드 프레임(20)을 평면에서 본 상태를 나타내고 있다.

상기 구성으로 된 금형(28)을 사용하여 봉지 공정을 실시함으로써, 금형(28)에 종래와 같은 수지 패키지에 대응한 캐비티 및 게이트를 형성할 필요가 없어져서 금형(28)의 구성을 간단화할 수 있다. 또 게이트가 불요가 됨으로써 각 반도체 칩(11)을 근접시키는 일이 가능해져서, 금형(28)의 소형화 및 다수개를 취하는 가일층의 효율화를 도모할 수 있다. 또 후속 공정에서 게이트를 제거하는 공정이 불요가 되어서, 반도체 장치(10)의 제조 공정의 간단화를 도모할 수 있다.

또 수지 패키지(12)의 크기에 변경이 발생하여도, 금형(28)의 구조를 변경할 필요 없이 수지(27)의 분할 위치를 변경하는 것만으로 대응할 수 있어, 수지 패키지(12)의 크기의 변경에 유연하게 대응할 수 있다. 또한 이 수지(18) 봉지체(27)를 분할 처리하는 분할 공정에 대해서는 후에 상술한다.

상기한 봉지 공정이 종료하면, 계속해서 수지(27)를 리드 프레임(20)으로부터 분리하는 분리 공정이 실시된다. 도14는 분리 공정을 나타내고 있고, 도14에 나타내는 예에서는 리드 프레임(20)에 에칭액을 분사시켜 용해함으로써, 수지(27)를 리드 프레임(20)으로부터 분리시키는 방법을 나타내고 있다.

이 분리 공정에서 이용되는 에칭액은 리드 프레임(20)만을 용해하고, 금속막(13)은 용해하지 않는 성질을 갖는 에칭액을 선정하고 있다. 따라서 리드 프레임(20)이 완전하게 용해됨으로써 수지(27)는 리드 프레임(20)으로부터 분리된다. 이와 같이 리드 프레임(20)을 용해하여 수지(27)를 리드 프레임(20)으로부터 분리하는 방법을 이용함으로써, 리드 프레임(20)으로부터의 수지(27)의 분리 처리를 확실하고 용이하게 할 수 있어서, 수율을 향상할 수 있다.

도15는 이상 설명한 각 공정을 실시함으로써 형성된 반도체 장치 집합체(31)를 나타내고 있다. 도15a는 반도체 장치 집합체(31)의 단면도이고, 도15b는 반도체 장치 집합체(31)의 저면도이다.

각 도면에 나타내는 바와 같이, 본 실시예에서는 분리 공정이 종료한 상태에서도, 개개의 반도체 장치(10)의 단위로 수지(27)가 분할되고 있지는 않다. 따라서 이 반도체 장치 집합체(31)를 취급함으로써, 복수의 반도체 소자(11)를 일괄하여 동시에 취급할 수 있다. 또한 이 상태의 반도체 장치 집합체(31)에서는 여전히 반도체 소자(11) 및 금속막(13)은 정밀도 좋게 정렬한 상태를 유지하고 있다.

이상 설명한 반도체 장치 집합체(31)의 형성 공정(스텝(10))이 종료하면, 스텝(11, 12)의 처리, 혹은 스텝(13, 14)의 처리가 선택적으로 실시된다.

스텝(11, 12)의 처리에서는 우선 상기와 같이 형성된 반도체 장치 집합체(31)를 테이프 홀딩 부재가 되는 테이프 홀딩 링(32)에 장착한다(스텝(11)). 도16은 반도체 장치 집합체(31)를 테이프 홀딩 링(32)에 장착한 상태를 나타내고 있다.

테이프 홀딩 링(32)은 그 하면에 점착 테이프(33)를 붙인 구성으로 되어 있고, 통상의 반도체 장치의 제조 공정에서 실시되는 다이싱 공정에서 이용되는 웨이퍼 프레임과 동일한 구성으로 되어 있다. 따라서 테이프 홀딩 링(32)은 특히 본 반도체 시험 방법에서 새롭게 작성한 것은 아니며, 따라서 테이프 홀딩 링(32)을 이용함으로써 반도체 시험 비용이 상승되는 일은 없다.

테이프 홀딩 링(32)에 붙여진 점착 테이프(33)는 그 표면에 점착재가 도포되어 있다. 따라서 반도체 장치 집합체(31)를 테이프 홀딩 링(32)에 장착하려면, 우선 점착 테이프(33)에 반도체 장치 집합체(31)를 붙이고, 그 다음에 이 점착 테이프(33)를 테이프 홀딩 링(32)에 붙인다.

이 때, 반도체 장치 집합체(31)에 형성되어 있는 전극(19)이 상부에 위치하도록 붙여진다. 이에 따라 도16에 나타내는 바와 같이 반도체 장치 집합체(31)를 테이프 홀딩 링(32)에 장착할 수 있다. 또한 도16에서는 3개의 반도체 장치 집합체(31)를 테이프 홀딩 링(32)에 장착한 예를 나타내고 있다.

상기와 같이, 스텝(11)에서 반도체 장치 집합체(31)가 테이프 홀딩 링(32)에 장착되면, 계속해서 반도체 장치 집합체(31)에 다이싱 처리(절단 처리)가 실시된다(스텝(12)). 이 다이싱 처리는 도17에 나타내는 바와 같이 절단톱(37)을 이용하여, 개개의 반도체 장치(10)의 경계선이 되는 소정의 컷 라인(36)을 따라 절단 처리가 행하여진다. 이 다이싱 처리를 실시함으로써 반도체 장치 집합체(31)는 개개의 반도체 장치(10)로 개편화된다.

그런데 상기한 바와 같이 다이싱 처리는 점착 테이프(33)에 붙여진 반도체 장치 집합체(31)에 대하여 실시되기 때문에, 다이싱 처리 종료 후에도 개편화된 반도체 장치(10)는 점착 테이프(33)에 붙여진 상태를 유지하고 있다. 즉 개편화된 복수의 반도체 장치(10)는 테이프 홀딩 링(32)에 배설된 점착 테이프(33) 상에 붙여진 상태가 되어 있다.

도18은 다이싱 처리가 종료한 상태의 반도체 장치(10)를 나타내고 있다. 또한 설명의 편의상, 도18에서는 각 반도체 장치(10)를 확대하여 나타내고 있다.

상기한 바와 같이, 다이싱 처리는 반도체 장치 집합체(31)를 절단톱(37)을 이용하여 분리하는 처리이기 때문에, 반도체 장치(10)가 개편화될 때에 큰 절단력이 작용한다. 따라서 도17에 나타내는 바와 같이 직선상의 컷 라인(36)을 따라 반도체 장치 집합체(31)를 절단해도, 개개의 반도체 장치(10)의 위치는 도18에 나타내는 바와 같이 일률적인 정렬 상태로는 되지 않고, 점착 테이프(33) 상의 각 반도체 장치(10)의 위치에는 분산이 발생하여 버린다. 또 이 각 반도체 장치(10)의 위치 분산에는 규칙성은 없고, 랜덤하게 발생한다.

또 스텝(11)만을 실시하고 스텝(12)의 처리를 실시하지 않는 구성으로 하는 것도 가능하다. 이 경우에는 복수의 반도체 장치(10)가 일체화된 구성의 반도체 장치 집합체(31)인 채로 후술하는 스텝(15) 이하의 각 공정이 실시되고, 또 스텝(12)의 처리를 실시하지 않기 때문에 반도체 장치 집합체(31)를 구성하는 각 반도체 장치(10)의 위치는 일률적으로 결정된 상태를 유지하고 있다.

한편, 스텝(13, 14)의 처리에서는 우선 반도체 장치 집합체(31)에 대하여 다이싱 처리를 실시하여 반도체 장치(10)를 개편화한다(스텝(13)). 또한 본 실시예에서는 스텝(13)에서 다이싱을 이용하여 반도체 장치(10)를 개편화하는 방법을 채용하고 있지만, 다른 방법을 이용하여 반도체 장치(10)를 개편화하는 것도 가능하다.

예를 들면 절단톱(37)을 이용하여 컷 라인(36)을 따라서 홈을 형성하여 두고, 이 홈에 의해 초콜렛을 부서뜨릴 때와 같이 수지(27)를 가르고, 이에 따라 반도체 장치(27)를 개편화하는 방법을 이용해도 좋다. 즉 스텝(13)에서의 반도체 장치(10)의 개편화 처리에서는 반드시 반도체 장치 집합체(31)를 점착 테이프(33)에 붙여 둘 필요는 없다.

상기와 같이 스텝(13)에서 반도체 장치(10)가 개편화되면, 계속되는 스텝(14)에서는 이 개편화된 반도체 장치(10)를 상기한 테이프 홀딩 링(32)에 배설한다(점착 테이프(33)에 붙임). 이 때, 각 반도체 장치(10)에 형성된 전극(19)이 상측이 되도록 붙인다. 이에 따라 개편화된 복수의 반도체 장치(10)는 테이프 홀딩 링(32)에 배설된 점착 테이프(33) 상에 붙여진 상태가 된다.

도19는 스텝(13) 및 스텝(14)의 처리가 종료한 상태의 반도체 장치(10)를 나타내고 있다. 또한 설명의 편의상, 도19에서도 각 반도체 장치(10)를 확대하여 나타내고 있다.

그런데 개편화된 반도체 장치(10)를 테이프 홀딩 링(32)에 배설할 때, 고정밀도로 구동 가능한 핸들러 등을 이용하면, 각 반도체 장치(10)를 고정밀도로 정렬시킬 수는 있다. 그런데 고성능인 핸들러는 고가이고, 또 위치 결정에 시간을 필요로 하기 때문에, 시험 비용의 상승 및 시험 효율의 저하를 초래하고 만다.

그래서 본 실시예에서는 도19에 나타내는 바와 같이, 시험 비용의 저감 및 테이프 홀딩 링(32)으로의 효율 좋은 장착을 실현하기 때문에, 각 반도체 장치(10)를 비교적 낮은 정밀도로 정렬시키고 있다. 따라서 이 방법을 이용한 경우에도, 도18에서 나타내는 방법과 마찬가지로 점착 테이프(33) 상에서의 각 반도체 장치(10)의 위치에는 규칙성이 없는 분산이 발생한다.

이상 설명한 점착 상태 형성 공정(스텝(10~스텝(14))을 실시함으로써, 개편화된 복수의 반도체 장치(10)는 테이프 홀딩 링(32)에 배설된 점착 테이프(33) 상에 붙여진 상태가 된다.

여기서 상기한 스텝(11, 12)의 처리를 실시할지, 혹은 스텝(13, 14)의 처리를 실시할지, 혹은 스텝(11)만의 처리를 실시할지는 임의로 선정할 수 있고, 어떠한 방법을 채용한 경우에도 후술하는 반도체 시험을 확실하게 행할 수 있다.

그런데 스텝(11, 12)의 처리를 채용한 경우에는 우선 점착 테이프(33) 상에 반도체 장치 집합체(31)를 붙이고, 이것을 테이프 홀딩 링(32)에 장착한 다음 반도체 장치 집합체(31)를 절단하여 개편화하기 때문에, 스텝(13, 14)과 같이 개편화된 반도체 장치(10)를 개개에 점착 테이프(33)에 붙이는 처리가 불요가 된다. 따라서 시험 공정의 간단화를 도모하는 점에서는 스텝(11, 12)을 실시하는 방법, 혹은 스텝(11)만을 실시하는 방법을 채용하는 편이 이익이 크다. 또 본 실시예에서 채용하고 있는 점착 상태 형성 공정에서는 종래에서 필요한 트레이 등의 수납 용기가 불요가 되기 때문에, 시험 비용의 저감을 도모할 수 있다.

상기한 점착 상태 형성 공정이 종료하면, 계속해서 위치 보정 공정(스텝(15)~ 스텝(19))이 실시된다.

위치 보정 공정은 도20 및 도21에 나타내는 반도체 시험 장치(50)를 이용하여 실시된다. 따라서 위치 보정 공정(스텝(15~스텝(19))의 구체적 설명에 앞서 반도체 시험 장치(50)의 구성에 대해서 설명한다.

반도체 시험 장치(50)는 대략하면 기대(基臺)(51), 위치 보정 장치(52), 전기적 특성 시험 장치(53) 및 각종CCD 카메라(57, 58A, 58B, 60) 등으로 구성되어 있다.

위치 보정 장치(52)는 주로 위치 보정 공정에서 이용되는 것이다. 이 위치 보정 장치(52)는 기대(51) 상에 도면중 화살표X1, X2 방향으로 이동 가능하게 설치되어 있고, 위치 인식용 CCD 카메라(58A, 58B)와 함께 화상 처리 기술을 이용하여 위치 인식 처리 및 위치 보정 처리를 하는 기능을 발휘하는 것이다. 이 위치 보정 장치(52)는 XYθ테이블(54), 척(chuck) 기구(55) 및 승강 기구(56) 등으로 구성되어 있다.

척 기구(55)는 XYθ테이블(54)의 상부에 배설되어 있고, 먼저 설명한 개편화된 반도체 장치(10)가 배설된 테이프 홀딩 링(32)이 장착되어, 이것을 고정(처킹)하는 것이다. 또한 이 테이프 홀딩 링(32)의 척 기구(55)로의 장착은 본 실시예에서는 사람손에 의하여 행하고 있지만, 자동화하는 것도 가능하다.

이 척 기구(55)에는 테이프 홀딩 링(32)에 형성된 위치 결정 오목부(34A, 34B)에 대응하는 위치 결정 핀(62A, 62B)(도16참조)이 설치되어 있다. 따라서 테이프 홀딩 링(32)을 척 기구(55) 상에 장착하고, 오목부(34A, 34B)를 위치 결정 핀(62A, 62B)으로 가압시킴으로써, 척 기구(55)상의 테이프 홀딩 링(32)의 위치 결정이 행하여진다.

또 테이프 홀딩 링(32)에는 위치 결정면(35)이 형성되어 있기 때문에, 이 위치 결정면(35)을 이용하여 위치 결정함으로써 더욱 정밀도가 높은 위치 결정을 행할 수 있다. 또 테이프 홀딩 링(32)을 척 기구(55)에 고정하는 수단은 특별히 한정되는 것이 아니고, 기계적으로 고정하는 수단을 이용하여도, 또는 진공 상태로 만들어서 고정하는 구성으로 하여도 좋다.

XYθ 테이블(54)은 상부에 배설된 척 기구(55)를 도면중 화살표X방향, 화살표Y방향으로 구동함과 동시에, 중심축(도면중, A로 나타내는 일점 쇄선)을 중심으로 하여 회전 구동시키는 것이다. 이에 따라 척 기구(55)에 장착된 테이프 홀딩 링(32)(즉 반도체 장치(10))를 X방향, Y방향, θ방향으로 이동시키는 것이 가능해진다.

또 승강 기구(56)는 척 기구(55)를 도면중 화살표 Z1, Z2 방향으로 승강 동작시키는 것이다. 이 승강 기구(56)는 후술하는 전기적 시험 공정에서 테이프 홀딩 링(32)을 상승시키고, 반도체 장치(10)를 전기적 특성 시험 장치(53)의 시험용 콘택터(70)에 압접시키는 기능을 발휘하는 것이다.

한편, 위치 인식용 CCD 카메라(58A, 58B)는 베이스 부재(59)에 배설되어 있고, 위치 보정 장치(52)에 장착된 테이프 홀딩 링(32)에 배설된 각 반도체 장치(10)를 개별로 촬상할 수 있는 구성으로 되어 있다. 본 실시예에서는 직사각형상으로 된 개개의 반도체 장치(10)를 그 외주 2측변을 식별함으로써 위치 인식하는 구성으로 되어 있기 때문에, 2대의 위치 인식용 CCD 카메라(58A, 58B)를 배설한 구성으로 하고 있다. 그런데 위치 인식용 CCD 카메라의 배설 대수는 2대에 한정되는 것이 아니라, 반도체 장치(10)의 위치 인식을 하는 방법에 따라 적당하게 그 배설수를 선정할 수 있다.

또 위치 보정 장치(52)에 장착된 테이프 홀딩 링(32)에 배설된 각 반도체 장치(10)를 촬상할 수 있는 위치에는 상기한 위치 인식용 CCD 카메라(58A, 58B)와 함께, 외관 시험용 CCD 카메라(57)가 배설되어 있다. 이 외관 시험용 CCD 카메라(57)는 반도체 장치(10)의 외주에 크랙 등의 손상이 발생되고 있는지의 여부를 시험하기 위해서 설치되어 있다.

또 위치 보정 장치(52)의 측부에는 콘택터 확인용 CCD 카메라(60)가 일체적으로 배설되어 있다. 따라서 이 콘택터 확인용 CCD 카메라(60)는 위치 보정 장치(52)가 X1, X2방향으로 이동할 때, 이에 동반하여 X1, X2 방향으로 이동하는 구성으로 되어 있다. 또 이 콘택터 확인용 CCD 카메라(60)는 상방을 향해 렌즈가 배설되어 있고, 후술하는 전기적 시험 공정에서 위치 보정 장치(52)가 시험용 콘택터(70)의 소정 직하 위치에 이동했을 때, 시험용 콘택터(70)의 위치 인식을 하는 기능을 발휘하는 것이다.

또한 위치 보정 장치(52)의 상부에는 바코드 인자(印字) 장치(63)가 배설되어 있다. 이 바코드 인자 장치(63)는 후술하는 전기적 시험에서 각 반도체 장치(10)에 양부 판단이 된 경우, 이 양부 데이터를 바코드로서 테이프 홀딩 링(32)에 부여(인자)하는 기능을 발휘하는 것이다.

상기한 XYθ테이블(54), 승강 기구(56), 각 CCD 카메라(57, 58A, 58B, 60) 및 바코드 인자 장치(63)는 도시하지 않는 중앙 제어 장치에 접속되어 있어 일괄적으로 제어 처리된다. 이 중앙 제어 장치는 각 CCD 카메라(57, 58A, 58B, 60)에서 촬상되는 촬상 데이터를 화상 처리하는 화상 처리부, 화상 처리부에서 처리된 위치 인식 데이터를 저장하는 위치 인식 데이터 저장부, 후술하는 전기적 특성 시험 장치(53)에서 판단된 반도체 장치(10)의 양부 판단 데이터를 저장하는 양부 판단 데이터 저장부 및 후술하는 외관 시험을 실시함으로써 얻어지는 외관 시험 데이터를 저장하는 외관 시험 데이터 저장부 등을 가진 구성으로 되어 있다.

또한 이 중앙 제어 장치는 퍼스널 컴퓨터로 구성할 수 있다. 또 도21에 나타내는 64는 모니터이고, 이 모니터(64)에는 각 CCD 카메라(57, 58A, 58B, 60)에서 촬상된 화상을 표시할 수 있음과 동시에, 중앙 제어 장치에 저장되어 있는 반도체 시에 이용하는 프로그램 및 각종 데이터를 표시하게 할 수도 있다.

계속해서 전기적 특성 시험 장치(53)에 대해서 설명한다. 이 전기적 특성 시험 장치(53)는 주로 전기적 시험 공정에서 이용되는 것이다. 전기적 특성 시험 장치(53)는 대략하면 시험 장치 본체(61)와 시험용 콘택터(70)로 구성되어 있다. 시험 장치 본체(61)는 반도체 장치(10)에 대하여 실시하는 전기적 특성 시험의 시험 프로그램이 저장되고 있고, 이 시험 프로그램을 따라서 시험용 콘택터(70)를 통해서 각 반도체 장치(10)에 시험 신호가 공급되어 반도체 장치(10)의 양부를 판단한다.

시험용 콘택터(70)는 상기한 위치 보정 장치(52)에 의하여 위치 보정된 반도체 장치(10)가 압접되는 구성으로 되어 있고, 이에 의하여 시험용 콘택터(70)와 반도체 장치(10)는 전기적으로 접속된 상태가 된다. 또 시험용 콘택터(70)는 시험 장치 본체(61)에 접속되어 있기 때문에, 반도체 장치(10)가 시험용 콘택터(70)에 압접됨으로써, 각 반도체 장치(10)에 내설된 반도체 소자(11)는 시험 장치 본체(61)에 접속된 구성이 된다. 따라서 시험 장치 본체(61)에 의하여 반도체 소자(11)에 대한 전기적 특성 시험이 가능해진다.

도22는 시험용 콘택터(70)를 확대하여 나타내는 도면이다. 또한 도22는 시험용 콘택터(70)에 대하여 반도체 장치(10)가 압접되기 직전의 상태를 나타내고 있다. 시험용 콘택터(70)는 대략하면 TAB테이프(71)(플렉시블 기판), 프린트 기판(72), 탄성 부재(77) 및 땜납볼(80)(도전성 볼 부재) 등으로 구성되어 있다.

TAB테이프(71)는 가소성을 가진 필름상 기판이고, 예를 들면 폴리이미드 등의 수지 필름(73)과, 이 수지 필름(73)에 형성된 필름측 배선(74)으로 구성되어 있다. 또 수지 필름(73)에서 반도체 장치(10)의 전극(19)과 대향하는 위치에는 개구부가 형성되어 있고, 필름측 배선(74)이 노출된 노출부가 형성되어 있다. 이 노출부에는 예를 들면 금(Au) 등의 도금막(76)이 형성되고, 이에 의하여 필름측 배선(74)의 전극(19)과 대향하는 위치에는 이 전극(19)과 전기적으로 접속되는 콘택부(75)가 형성되어 있다.

프린트 기판(72)은 상기한 시험 장치 본체(61)에 배설된 것이다(도20과 도22에서는 시험용 콘택터(70)의 위치가 상하 반대로 되어 있음). 이 프린트 기판(72)은 일반적으로 이용되고 있는 유리-에폭시제의 기판 본체(78)에 기판측 배선(79)이 형성된 구성으로 되어 있다. 이 기판측 배선(79)은 일단은 시험 장치 본체(61)에 전기적으로 접속됨과 함께, 타단은 도시된 바와 같이 콘택터부(75)에 전기적으로 접속되는 구성으로 되어 있다.

탄성 부재(77)는 탄성 및 절연성을 가진 고무재로서, TAB테이프(71)와 프린트 배선 기판(72) 간에 개장되어 있다. 또 탄성 부재(77)의 콘택부(75)와 대향하는 위치에는 오목부(77A)가 형성되어 있고, 이 오목부(77A) 내에는 땜납볼(80)이 배설되어 있다. 이 땜납볼(80)에 의해서 콘택부(75)와 배선측 기판(79)은 전기적으로 접속된 구성이 된다.

상기 구성에 의하면, 시험용 콘택터(70)에 반도체 장치(10)를 압접했을 때, 반도체 장치(10)의 전극(19)은 콘택부(75) 및 땜납볼(80)을 통해서 프린트 배선 기판(72)에 형성된 기판측 배선(79)에 접속된다. 따라서 종래와 같이 탐침을 이용한 구성에 비하여, 반도체 장치(10)의 전극(19)과 프린트 배선 기판(72)의 기판측 배선(79)과의 거리를 짧게 할 수 있다. 이에 따라 전극(19)과 기판측 배선(79) 간의 임피던스 저감을 도모할 수 있어, 반도체 장치(10)에 대하여 고주파 시험을 실시하는 것이 가능해진다.

또 콘택부(75)는 수지 필름(73)에 형성되기 때문에, 종래의 탐침에 비하여 고밀도(좁은 피치)로 형성하는 것이 가능해지고, 따라서 반도체 장치(10)가 고밀도화하여 전극(19)의 피치가 좁은 피치화해도 이에 확실하게 대응할 수 있다.

또 TAB테이프(71)와 프린트 배선 기판(72) 간에는 수지 필름(73)을 탄성적으로 지지하는 탄성 부재(77)가 개장되어 있기 때문에, 반도체 장치(10)의 전극(19)의 높이나 땜납볼(80)의 높이에 분산이 존재하여도, 탄성 부재(77)가 탄성 변형됨으로써 이것을 흡수할 수 있다. 또한 반도체 장치(10)가 시험용 콘택터(70)에 압접되었을 때, 탄성 부재(77)는 콘택부(75)와 전극(19) 간에 탄성력을 부여하기 때문에, 반도체 장치(10)와 시험용 콘택터(70)의 전기적 접속성의 향상을 도모할 수 있다.

계속해서 상기 구성으로 된 반도체 시험 장치(50)를 이용하여 실시하는 위치 보정 공정 및 전기적 시험 공정에 대해서 설명한다.

위치 보정 공정에서는 우선 스텝(15)에 있어서, 테이프 홀딩 링(32)을 위치 보정 장치(52)의 척 기구(55)에 장착하는 장착 처리가 행하여진다. 이 장착 처리에서는 상기한 바와 같이 테이프 홀딩 링(32)에 형성된 위치 결정 오목부(34A, 34B)를 척 기구(55)에 설치된 위치 결정 핀(62A, 62B)으로 끼움으로써 위치 결정 처리를 할 수 있기 때문에, 용이하면서 고정밀도로 테이프 홀딩 링(32)을 척 기구(55)(위치 보정 장치(52)에 장착할 수 있다.

보정 장치(52)에 테이프 홀딩 링(32)이 장착되면, 계속해서 스텝(16)에서, 위치 인식용 CCD 카메라(58A, 58B)에 의하여 점착 테이프(33)에 붙여져 있는 복수의 반도체 장치(10) 중의 1개의 반도체 장치(10)를 촬상하고, 그 위치 인식 처리를 한다. 이 위치 인식 처리는 위치 인식용 CCD 카메라(58A, 58B)에 의하여 촬상된 화상 데이터에 의거하여 중앙 제어 장치가 화상 처리를 함으로써 행하여진다. 이와 같이 하여 생성된 위치 인식 데이터는 중앙 제어 장치의 위치 인식 데이터 저장부에 저장된다.

위치 인식 처리(스텝(16))이 종료하면, 계속해서 위치 인식 처리가 행하여진 반도체 장치(10)에 대해서 외관 검사용 CCD 카메라(57)를 이용하여 외관 시험이 실시된다. 이 외관 시험은 외관 검사용 CCD 카메라(57)에 의하여 촬상된 화상 데이터에 의거하여 중앙 제어 장치가 화상 처리를 함으로써 행하여진다.

구체적으로는 중앙 제어 장치에는 미리 정상적인 상태의 반도체 장치의 데이터(정상 외관 데이터)가 저장되어 있고, 이 정상 외관 데이터와 외관 검사용 CCD 카메라(57)에 의하여 촬상된 화상 데이터를 비교함으로써 양부 판정이 행하여진다. 이와 같이 하여 생성된 외관 시험 데이터는 중앙 제어 장치의 외관 시험 데이터 저장부에 저장된다.

또한 점착 상태 형성 공정에서 스텝(11)만을 실시한 경우, 즉 반도체 장치 집합체(31)의 상태에서 위치 보정 공정이 실시되는 경우에는 각 반도체 장치(10)는 개편화되기 전이기 때문에, 이 스텝(17)의 처리는 실시되지 않는다.

이와 같이 본 실시예에서는 위치 보정 공정에서 개개의 반도체 장치(10)에 대하여 개별로 위치 인식을 할 때, 개개의 반도체 장치(10)에 대한 외관 시험도 함께 실시한다. 이 때문에, 후술하는 전기적 특성 시험에 부가해서 반도체 장치(10)에 대하여 외관 시험도 행하여지기 때문에, 반도체 시험에 대한 신뢰성을 보다 높일 수 있다. 또 위치 보정 공정에서 외관 시험을 동시에 실시하기 때문에, 외관 시험을 실시하여도 시험 공정이 증가하는 일이 없이 시험 효율의 향상을 도모할 수 있다.

상기한 스텝(16) 및 스텝(17)의 처리는 테이프 홀딩 링(32)에 장착되어 있는 모든 반도체 장치(10)에 대하여 실시된다(스텝(18)). 또한 본 실시예에서는 위치 인식용 CCD 카메라(58A, 58B)와 외관 검사용 CCD 카메라(57)를 개별로 배설한 구성으로 했지만, 위치 인식용 CCD 카메라(58A, 58B)를 외관 검사용 CCD 카메라와 겸용하는 구성으로 하는 것도 가능하다.

스텝(15)~스텝(18)의 처리에 의해서 테이프 홀딩 링(32)에 장착되어 있는 모든 반도체 장치(10)의 위치 인식 데이터 및 외관 시험 데이터가 중앙 제어 장치에 입력되면, 계속해서 반도체 장치(10)에 대한 위치 보정 처리가 실시된다(스텝(19)).

이 스텝(19)에서는 우선 위치 보정 장치(52)가 도20에 화살표 X1으로 나타내는 방향으로 이동한다. 상기한 바와 같이 위치 보정 장치(52)에는 콘택터 확인용 CCD 카메라(60)가 배설되어 있고, 이 콘택터 확인용 CCD 카메라(60)는 위치 보정 장치(52)와 함께 이동하는 구성으로 되어 있다. 그리고 위치 보정 장치(52)가 전기적 특성 시험 장치(53)의 하부의 소정 위치까지 이동하면, 콘택터 확인용 CCD 카메라(60)는 시험용 콘택터(70)를 검출하고, 중앙 제어 장치는 위치 보정 장치(52)의 이동을 정지시킨다.

계속해서 위치 보정 장치(52)는 상기한 스텝(15)~스텝(18)의 처리에 의하여 위치 인식 데이터 저장부에 저장된 각 반도체 장치(10)의 위치 인식 데이터에 의거하여, 전기적 특성 시험을 행하고자 하는 반도체 장치(10)(이하 이 반도체 장치를 특히 피시험 반도체 장치라고 함)와 시험용 콘택터(70)와의 위치를 맞추는 위치 보정 처리를 한다(스텝(19)).

구체적으로는 중앙 제어 장치는 콘택터 확인용 CCD 카메라(60)로부터의 화상 데이터에 의하여 시험용 콘택터(70)의 위치 인식을 하고 있고, 또 상기와 같이 위치 인식 데이터 저장부에는 피시험 반도체 장치(10)의 위치 인식 데이터가 저장되어 있다. 따라서 이 각 데이터에 의거하여 피시험 반도체 장치(10)에 형성된 각 전극(19)의 위치와, 시험용 콘택터(70)의 콘택부(75)의 위치가 일치하는 데에 필요로 하는 피시험 반도체 장치(10)의 필요 이동량(X방향 이동량, Y방향 이동량, θ방향 회전량)을 연산한다. 그리고 연산된 필요 이동량에 의거하여 중앙 제어 장치는 위치 보정 장치(52)의 XYθ테이블(54)을 구동하고, 이에 의하여 시험용 콘택터(70)에 대한 피시험 반도체 장치(10)의 위치 보정 처리가 행하여진다.

상기한 바와 같이 본 실시예에 의한 위치 보정 공정에서는 점착 테이프(33)에 붙여진 반도체 장치(10)에 대해서 화상 처리 기술을 이용하여 위치 인식 및 위치 보정을 하는 구성되어 있다. 따라서 점착 테이프(33) 상에서 각각 다른 위치를 갖고 붙은 반도체 장치(10)라도 개별로 각 반도체 장치(10)에 대하여 위치 인식 및 위치 보정을 할 수 있다.

또 화상 처리 기술을 이용하여 위치 인식 및 위치 보정을 하기 때문에, 위치 인식 및 위치 보정을 고정밀도로 행할 수 있게 된다. 또 화상 처리 기술을 이용한 위치 인식 및 위치 보정 처리의 경우, 개개의 반도체 장치(10)의 크기가 변화하여도 반도체 장치(10)에 관한 형상 데이터(화상 처리 장치에 기억시키는 데이터)를 변경하는 것만으로 용이하게 대응할 수 있고, 크기가 다른 각종 반도체 장치(10)에 대하여 기계적인 장치 구성(예를 들면, 테이프 홀딩 링(32)이나 척 기구(55) 등)을 변경하는 일이 없이 반도체 시험을 실시하는 것이 가능해진다.

이상 설명한 위치 보정 공정이 종료하면, 계속해서 스텝(20)~스텝(22)의 전기적 시험 공정이 실시된다.

스텝(20)에서는 상기한 위치 보정 공정을 실시함으로써 시험용 콘택터(70)와 피시험 반도체 장치(10)와의 위치 결정이 된 상태를 유지하면서 승강 기구(56)가 구동함으로써, 테이프 홀딩 링(32)은 시험용 콘택터(70)를 향해 상승한다.

상기한 스텝(19)의 처리에 의해서, 피시험 반도체 장치(10)에 형성된 각 전극(19)과 시험용 콘택터(70)의 콘택부(75)는 위치 결정된 상태가 되어 있다. 따라서 승강 기구(56)에 의하여 테이프 홀딩 링(32)을 상승시키는 것만으로, 피시험 반도체 장치(10)의 각 전극(19)은 시험용 콘택터(70)의 콘택부(75)에 압접된다(스텝(20)). 이에 따라 각 전극(19)과 콘택부(75)는 전기적으로 접속된 상태가 된다.

스텝(20)의 처리에 의해서 피시험 반도체 장치(10)와 시험용 콘택터(70)가 전기적으로 접속된 상태가 되면, 전기적 특성 시험 장치(53)가 기동되어 피시험 반도체 장치(10)에 대하여 소정의 전기적 특성 시험을 실시한다(스텝(21)). 구체적으로는 전기적 특성 시험 장치(53)는 피시험 반도체 장치(10)에 내설되어 있는 반도체 소자(11)에 대하여 시험 신호의 공급을 하고, 그 출력 신호에 의해 상기 피시험 반도체 장치(10)의 양부를 판단한다.

이와 같이 하여 얻어진 피시험 반도체 장치(10)의 양부 판단 데이터는 중앙 제어 장치에 송신되고, 중앙 제어 장치에서는 이 양부 판단 데이터를 양부 판단 데이터 저장부에 저장한다. 이상 설명한 스텝(19~스텝(21)의 처리는 테이프 홀딩 링(32)에 배설되어 있는 모든 반도체 장치(10)(피시험 반도체 장치(10))에 대하여 실시된다(스텝(22)).

상기와 같이 본 실시예에 의한 전기적 시험 공정에서는 위치 보정 공정에서 고정밀도로 위치 보정된 반도체 장치(10)에 대하여 전기적 특성 시험을 행하기 때문에, 고밀도화된 반도체 장치(10)일지라도 반도체 장치(10)를 고정밀도로 또한 확실하게 시험용 콘택터(70)에 압접할 수 있어 전기적 특성 시험의 신뢰성을 향상시킬 수 있다. 또 각 반도체 장치(10)를 테이프 홀딩 링(32)에 배설한 상태로 전기적 특성 시험을 실시할 수 있기 때문에, 개개의 반도체 장치를 전기적 특성 시험 장치에 장착하여 시험을 행하고 있던 종래 구성에 비하여 시험 효율의 향상을 도모할 수 있다.

이상 설명한 전기적 시험 공정이 종료하면, 계속해서 스텝(23)~스텝(25)의 반송 공정이 실시된다.

스텝(23)에서는 스텝(17)이 외관 시험 처리를 함으로써 얻어진 외관 시험 데이터 및 스텝(20)~스텝(22)에서 얻어진 양부 판단 데이터에 의거하여, 테이프 홀딩 링(32)으로부터 양품의 반도체 장치(10)와 불량품의 반도체 장치(10)를 분류하여 꺼내어 반송용 지그 혹은 폐기용 지그로 분류 수납한다(스텝(23)). 그리고 스텝(25)에서 양품만을 시험 장치로부터 반송한다. 또한 상기한 점착 상태 형성 공정에서 스텝(11)만이 실시된 경우에는 각 반도체 장치(10)는 절단되기 전의 반도체 장치 집합체(31)의 상태이기 때문에, 이 스텝(23)을 채용할 수는 없다.

한편, 스텝(24)에서는 스텝(17)이 외관 시험 처리를 함으로써 얻어진 외관 시험 데이터 및 스텝(20)~스텝(22)에서 얻어진 양부 판단 데이터(이하 외관 시험 데이터와 양부 판단 데이터를 총칭하여 양부 판단 데이터라고 함)를 테이프 홀딩 링(32)에 부여하는 양부 판단 데이터 부여 공정이 실시된다. 본 실시예에서는 상기한 바코드 인자 장치(63)를 이용하여, 테이프 홀딩 링(32)의 상면에 바코드(40)로서 양부 판단 데이터를 표시하는 구성으로 하고 있다. 또한 도23은 바코드(40)가 인자된 테이프 홀딩 링(32)을 나타내고 있다.

또 스텝(24)의 처리를 실시할 경우에는 스텝(25)에서는 양품과 불량품의 분류 처리는 행하지 않고, 점착 상태 형성 공정에서 테이프 홀딩 링(32)에 붙여진 상태를 그대로 유지시키고, 반도체 장치(10) 혹은 반도체 장치 집합체(31)를 테이프 홀딩 링(32)과 함께 반송하는 구성으로 하고 있다. 즉 양품의 반도체 장치(10)와 불량품의 반도체 장치(10)가 함께 테이프 홀딩 링(32)에 배설된 채로의 상태로 반송 처리를 하고 있다.

이에 따라 반송시에 반도체 장치(10)를 분류하고, 양품 및 불량품의 개별의 수납 용기(트레이, 엠보스 테이프 등)에 다시 장착할 필요가 없어져서 반송 공정의 간략화를 도모할 수 있다.

또 반송처에서 반도체 장치(10)를 전자 기기 등에 실장하는 경우에는 테이프 홀딩 링(32)에 표시된 바코드(40)에 나타난 양부 판단 데이터에 의거하여, 양품의 반도체 장치(10)만을 테이프 홀딩 링(32)으로부터 꺼내어 실장하여도 된다(스텝(11)만을 실시한 구성의 경우에는 다이싱을 한 후에 꺼냄). 따라서 본 구성에 의하여 실장시에 잘못하여 불량품이 실장된다든지, 또는 실장처리가 복잡화하는 일은 없다.

또한 양부 판단 데이터의 표시 형태로서는 바코드(40)에 한정되는 것이 아니라 다른 표시 형태를 이용하는 것도 가능하다. 또 양부 판단 데이터는 반드시 테이프 홀딩 링(32)에 표시할 필요는 없고, 다른 매체(예를 들면 플로피 디스크 등)에 양부 판단 데이터를 저장하여 두고, 테이프 홀딩 링(32)에 이 매체를 부속시켜서 반송시키는 구성으로 하여도 좋다.

또한 개개의 반도체 장치(10)에 양부 판단 데이터를 기록할 수 있는 영역이 있는 경우에는 반도체 장치(10)에 직접 양부 판단 데이터를 표시하는 구성으로 하여도 좋다. 이 구성의 경우에는 반도체 장치(10)에 부여된 이 양부 판단 데이터를 직접 봄으로써 상기 반도체 장치의 양부를 판단할 수 있다.

상술한 바와 같이 본 발명에 의하면, 다음에 설명하는 여러가지 효과를 실현할 수 있다.

청구항1, 청구항3 및 청구항8에 기재한 발명에 의하면, 위치 보정 장치에 의해 점착 테이프에 붙여진 개개의 반도체 장치에 대하여 화상 처리 기술을 이용하여 위치 인식 및 위치 보정을 하기 때문에, 점착 테이프 상에서 각각 다른 위치를 가진 상태의 반도체 장치일지라도 개별적으로 각 반도체 장치에 대하여 위치 인식 및 위치 보정을 할 수 있다.

또 화상 처리 기술을 이용하여 위치 인식 및 위치 보정을 하기 때문에, 위치 인식 및 위치 보정을 고정밀도로 행하는 것이 가능해지고, 또 개개의 반도체 장치의 크기가 변화하여도 각종 반도체 장치에 대하여 장치 구성을 변경하는 일이 없이 시험을 실시하는 것이 가능해진다.

또 전기적 시험 공정에서는 위치 보정 공정에서 고정밀도로 위치 보정된 반도체 장치에 대하여 시험을 행하기 때문에, 고밀도화된 반도체 장치에서도 고정밀도로 또한 확실하게 시험용 콘택터에 압접할 수 있고, 전기적 특성 시험의 신뢰성을 향상시킬 수 있다.

또 청구항2에 기재한 발명에 의하면, 개편화된 반도체 장치를 종래와 같이 개별의 트레이 등에 이체하는 처리가 불요가 되기 때문에, 시험 공정의 간단화를 도모할 수 있음과 동시에, 종래 필요했던 트레이 등의 수납 용기가 불요가 되기 때문에 시험 비용의 저감을 도모할 수 있다.

또 청구항4 및 청구항9에 기재한 발명에 의하면, 위치 보정 장치를 이용하여 개개의 반도체 장치에 대하여 개별로 위치 인식을 할 때, 개개의 반도체 장치에 대한 외관 시험을 함께 실시함으로써, 전기적 특성 시험에 부가하여 외관 시험도 실시할 수 있기 때문에, 반도체 시험에 대한 신뢰성을 더욱 높일 수 있다.

또 위치 보정 공정에서 외관 시험을 동시에 실시하기 때문에, 외관 시험을 실시하여도 시험 공정이 증가하는 일이 없고, 반도체 장치에 대하여 효율 좋은 고정밀도의 시험을 실시할 수 있다.

또 청구항5에 기재한 발명에 의하면, 반도체 장치의 양부 판단 데이터를 반도체 장치에 부여한 경우에는 반도체 장치에 부여된 이 양부 판단 데이터를 직접 봄으로써 상기 반도체 장치의 양부를 판단할 수 있다. 또 양부 판단 데이터를 테이프 홀딩 부재에 부여한 경우에는 이 테이프 홀딩 부재에 부여된 양부 판단 데이터에 의해 테이프 홀딩 부재에 장착되어 있는 반도체 장치의 양부를 간접적으로 판단할 수 있다.

또 청구항6에 기재한 발명에 의하면, 불량품의 반도체 장치가 잘못하여 전자 기기 등에 실장되는 것을 확실하게 방지할 수 있다.

또 청구항7에 기재한 발명에 의하면, 반송시에 반도체 장치를 개별의 수납 용기(트레이, 엠보스 테이프 등)에 다시 장착할 필요가 없어져서, 반송 공정의 간략화를 도모할 수 있다.

또 반도체 장치를 전자 기기 등에 실장하는 경우에는 테이프 홀딩 부재에 표시된 양부 판단 데이터에 의거하여, 양품의 반도체 장치만을 테이프 홀딩 부재로부터 꺼내기 실장하면 되고, 본 발명의 구성에 의하여 실장시에 처리가 복잡해지는 일은 없다.

또한 청구항10에 기재한 발명에 의하면, 종래의 탐침을 이용한 구성에 비하여 반도체 장치의 전극과 프린트 배선 기판의 제2 전극과의 거리가 짧아져 임피던스가 저감되기 때문에, 반도체 장치에 대하여 고주파 시험을 실시하는 것이 가능해진다.

또 콘택부는 수지 필름에 형성되기 때문에, 종래의 탐침에 비하여 고밀도(좁은 피치)로 배설하는 것이 가능하고, 따라서 반도체 장치가 고밀도화하여도 이에 용이하게 대응할 수 있다.

또 플렉시블 기판과 프린트 배선 기판 간에는 수지 필름을 탄성적으로 지지하는 탄성 부재가 개장되어 있기 때문에, 반도체 장치의 전극 높이나 도전성 볼 부재의 높이에 분산이 존재하여도 탄성 부재가 탄성 변형됨으로써 이것을 흡수할 수 있다.

또 반도체 장치가 시험용 콘택터에 압접되었을 때, 탄성 부재는 콘택부와 반도체 장치의 전극 간에 탄성력을 부여한다. 따라서 탄성 부재를 설치함으로써, 반도체 장치와 시험용 콘택터의 전기적 접속성의 향상을 도모할 수 있다.

Claims (10)

1. 테이프 홀딩 부재에 배설된 점착 테이프 상에, 복수의 반도체 장치가 일체화된 구성의 반도체 장치 집합체 또는 개편화된 복수의 반도체 장치 중 어느 한쪽이 붙여진 상태로 하는 점착 상태 형성 공정과,

   상기 점착 테이프에 붙여진 상기 반도체 장치에 대하여 화상 처리 기술을 이용하여 위치 인식 및 위치 보정을 할 수 있도록 구성된 위치 보정 장치에 대하여 상기 테이프 홀딩 부재를 장착함과 동시에, 상기 개개의 반도체 장치에 대하여 개별로 위치 인식 및 위치 보정을 하는 위치 보정 공정과,

   상기 위치 보정 공정에서 위치 보정된 상기 반도체 장치를 시험용 콘택터에 압접하여, 상기 반도체 장치에 대하여 전기적 특성 시험을 하는 전기적 시험 공정을 갖는 것을 특징으로 하는 반도체 시험 방법.
2. 제1항에 있어서,

   상기 점착 상태 형성 공정에서는

   우선 상기 점착 테이프 상에 복수의 반도체 장치가 일체 형성된 반도체 장치 집합체를 붙이고,

   그 후, 상기 반도체 장치 집합체를 절단하여 개편화하는 것을 특징으로 하는 반도체 시험 방법.
3. 제1항에 있어서,

   상기 점착 상태 형성 공정에서는

   우선 복수의 반도체 장치가 일체 형성된 반도체 장치 집합체를 절단하여 개편화하고,

   그 후, 상기 개편화된 각 반도체 장치를 상기 점착 테이프 상에 붙이는 것을 특징으로 하는 반도체 시험 방법.
4. 제1항 내지 제3항중 어느 한항에 있어서,

   상기 위치 보정 공정에서 상기 개개의 반도체 장치에 대하여 개별로 위치 인식을 할 때, 상기 개개의 반도체 장치에 대한 외관 시험을 함께 실시하는 것을 특징으로 하는 반도체 시험 방법.
5. 제1항 내지 제4항중 어느 한항에 있어서,

   상기 전기적 시험 공정이 종료한 후, 시험 결과에 의거하는 상기 반도체 장치의 양부 판단 데이터를 적어도 상기 반도체 장치 또는 상기 테이프 홀딩 부재 중 어느 한쪽에 부여하는 양부 판단 데이터 부여 공정을 갖는 것을 특징으로 하는 반도체 시험 방법.
6. 제5항에 있어서,

   상기 양부 판단 데이터 부여 공정에서 부여되는 양부 판단 데이터에 의거하여, 양품인 상기 반도체 장치만을 또는 양품인 것을 식별할 수 있는 상태에서 상기 반도체 장치를 반출하는 반출 공정을 갖는 것을 특징으로 하는 반도체 시험 방법.
7. 제6항에 있어서,

   상기 반출 공정에서는

   상기 양부 판단 데이터를 상기 테이프 홀딩 부재에 표시하고,

   또한 상기 점착 상태 형성 공정에서 상기 테이프 홀딩 부재에 붙여진 상태를 그대로 유지하면서, 상기 반도체 장치를 상기 테이프 홀딩 부재와 함께 반출하는 것을 특징으로 하는 반도체 시험 방법.
8. 테이프 홀딩 부재에 배설된 점착 테이프 상에 붙여진 개편화된 복수의 반도체 장치에 대하여 시험을 행하는 반도체 시험 장치로서,

   상기 점착 테이프에 붙여진 복수의 상기 반도체 장치의 각각에 대해서 화상 처리 기술을 이용하여 위치 인식 처리 및 위치 보정 처리를 하는 위치 보정 장치와,

   상기 반도체 장치에 형성된 전극과 접속되는 시험용 콘택터를 구비하고 있으며, 상기 위치 보정 장치에 의하여 위치 보정된 상기 반도체 장치가 상기 시험용 콘택터에 압접되고, 상기 반도체 장치에 대하여 전기적 특성 시험을 행하는 전기적 특성 시험 장치를 구비하는 것을 특징으로 하는 반도체 시험 장치.
9. 제8항에 있어서,

   상기 위치 보정 장치는

   상기 점착 테이프 상에 붙여진 개개의 반도체 장치에 대하여 외관 검사를 행하는 촬상 장치를 구비하는 것을 특징으로 하는 반도체 시험 장치.
10. 제8항 또는 제9항에 있어서,

    상기 시험용 콘택터는

    수지 필름과, 상기 수지 필름에 형성됨과 동시에 상기 반도체 장치의 전극과 접속되는 콘택부를 갖는 제1 배선으로 구성되는 플렉시블 기판과,

    상기 플렉시블 기판에 형성된 제1 배선과 접속되는 제2 배선이 형성된 프린트 배선 기판과,

    상기 플렉시블 기판과 상기 프린트 배선 기판 간에 개장되어 있고, 상기 수지 필름을 탄성적으로 지지하는 탄성 부재와,

    상기 탄성 부재 내에 배설되어 있고, 상기 제1 배선과 상기 제2 배선을 전기적으로 접속하는 도전성 볼 부재를 구비하는 것을 특징으로 하는 반도체 시험 장치.