JP2795267B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及び半
導体装置の製造方法に関するものである。

【０００２】

【従来の技術】従来から、半導体装置の製造する為には
多くの、製造方法が提案され、実施されて来ている。こ
こで、従来における半導体装置の製造方法の代表的な具
体例の一つを以下に示す図６〜図９に従って説明する。

【０００３】即ち、図６（Ａ）〜図６（Ｄ）及び図７
（Ａ）〜図７（Ｂ）は、従来の半導体装置の製造工程の
一例を示す断面図であり、図８は製造された半導体装置
を適宜の切断手段により切断した後の半導体装置の平面
図であり、又図９は、その製造工程を示すフローチャー
トである。ここで、図６（Ａ）に示す様に、半導体チッ
プ１ｃはウェハ上での電気テストの後、適宜の切断手段
であるダイサー（図示せず）によりウェハからカットさ
れ個々のチップ状態に形成される。（図９のフローチャ
ートに於けるステップ（Ｓ１）に相当する。） 次いで、個々のチップ状態に形成された半導体チップ１
ｃの電極端子部２ｃを予め用意された薄膜体８ｃの電極
パッド部３ｃと接続する様に積層して固定する。（図９
のフローチャートに於けるステップ（Ｓ２）に相当す
る。） 該薄膜体８ｃは、図８に例示する様に、半導体チップ１
ｃの表面に配置された電極端子部２ｃに対応する複数個
の電極パッド部３ｃ及びそこから例えば金属突起形成用
パッド４ｃまで延びる複数の配線部５ｃが形成された導
体パターンが形成されている。

【０００４】その後、図６（Ｃ）に示す様に、当該半導
体チップ１ｃを該金属突起形成面の反対側の面、即ち、
該半導体チップ１ｃが接続されている面側に於いて樹脂
封止を行い樹脂封止部１３ｃを形成する。（図９のフロ
ーチャートに於けるステップ（Ｓ３）に相当する。） その後、例えばフラックス塗布後、図６（Ｄ）に示す様
に、半田を打ち抜き、該金属突起形成用パッド４ｃ上に
搭載し、リフロー後洗浄して金属突起９ｃを形成する。
（図９のフローチャートに於けるステップ（Ｓ４）に相
当する。） 次いで、図７（Ａ）に示す様に、当該半導体装置を例え
ば切断金型よりなる適宜の切断手段を用いて該薄膜体８
ｃと該樹脂封止部１３ｃを切断する。（図９のフローチ
ャートに於けるステップ（Ｓ５）に相当する。） この場合に、図７（Ａ）に示す様に、金型１５ｃにより
封止樹脂１３ｃの外形で位置決めしてから該薄膜体８ｃ
を切断するので、切断後のパッケージ外形に対する薄膜
体に形成されている金属突起形成用パッド４ｃ或いは電
極パッド部３ｃの位置精度は、封止樹脂部分の位置精
度、厚み、或いはその変形の程度によって決まってく
る。

【０００５】

【発明が解決しようとする課題】係る半導体装置の製造
過程に於いては、例えば上記の工程によって組立が完了
した半導体装置は、通常当該半導体装置が設計通りの構
成を有しているか、或いは設計通りの性能を発揮するか
否かをテストする為にバーインテストに供されるが、そ
の際、当該半導体装置は電気テスト用のテストボード上
のソケット或いはバーインテスト用のソケットに搭載さ
れて試験が行われる。

【０００６】係るバーインテストに於いては、被テスト
用の半導体装置を、当該半導体装置に設けられた各電極
パッド部３ｃ或いは金属突起９ｃに対応する位置に検査
用のプローブ（接触端子部）を配置した測定用ソケット
の挿入枠内に挿入し、該半導体装置の各電極パッド部３
ｃ或いは金属突起９ｃと該測定用ソケットの該接触端子
部との位置合わせを行う。そして、該ソケットの押さえ
部により該半導体装置を加圧して、該半導体装置の各電
極パッド部３ｃ或いは金属突起９ｃと該測定用ソケット
の該接触端子部とを電気的に接続し、当該半導体装置を
保持、固定する。

【０００７】そして、電気テスト・バーインテストで良
品となった半導体装置は以降の工程で、プリント配線基
板等に実装される。ここで、該検査用の測定用ソケット
の枠内寸法及び各プローブ（接触端子部）の配置位置及
びそれらの配置間隔等は、測定されるべき半導体装置の
外形寸法及び各電極パッド部３ｃ或いは金属突起９ｃの
配置位置及びそれらの配置間隔に極めて正確に一致する
様に構成されている。

【０００８】従って、被検査用の半導体装置に於ける上
記切断端部が、樹脂封止部１３ｃの変形、厚みの変化等
によって、半導体装置に於ける外形境界線が、実際に設
計さされている外形境界線とずれている場合には、当該
被検査用の半導体装置を該測定用ソケットの枠内に挿入
出来ても、当該半導体装置に於ける電極パッド部３ｃ或
いは金属突起９ｃとそれぞれが対応する測定用ソケット
の枠内の各プローブ（接触端子部）とが正確に接合出来
ない部分が発生する危険がある。

【０００９】特に、近年、チップサイズパッケージ（以
下ＣＳＰと言う）での実装技術が注目されており、その
為の検査手法、検査技術の確立が必要となって来てい
る。係るＣＳＰでのテスト技術で課題とされている項目
としては、半導体装置の外部端子と測定治具コンタクト
との確実な電気接続である。例えば、ＣＳＰに於いて
は、０．５ｍｍピッチ、またはそれ以下の外部端子ピッ
チを持つ半導体装置が主流となるので、係る挟ピッチ半
導体装置の検査技術が必要であり又その為に高精度な位
置合わせ技術が必要となってくる。

【００１０】従来の半導体装置を上記した測定用のソケ
ットの挿入枠内に落し込み、半導体装置の例えば金属突
起と該ソケットの接触端子（外径０．０２ｍｍΦ）との
位置合わせを行う際には、その位置合わせ精度は±０．
２０ｍｍ以下とする必要がある。従来の半導体装置は、
半導体チップを該金属突起形成面の反対側に於いて樹脂
封止後、金型により樹脂封止部の外形で位置決めし、薄
膜体８ｃをパッケージの外形寸法に切断していた為、切
断後のパッケージ外形に対する金属突起の位置精度は、
該薄膜体８ｃの導体パターンに対する樹脂部分の位置精
度によって決定されていた。

【００１１】つまり、図６（Ｃ）に示す様に当該樹脂封
止部１３ｃが、所定の設計位置である実線部分からずれ
て点線で示された様な位置で形成されたとすると、上記
した様な測定ソケットのプローブ（接触端子部）と該半
導体装置上の各電極及び金属突起９ｃとの良好な接触状
態は期待出来ない。具体的には、該薄膜体８ｃのセンタ
ーに対する切断後のパッケージ外形の位置精度（封止樹
脂の位置精度＋切断精度）及び金属突起の位置精度がそ
れぞれ±０．１ｍｍ、０．０５ｍｍであり、切断後のパ
ッケージ外形に対する金属突起の最大ずれは、０．１５
ｍｍとなっていた。

【００１２】一方、測定用ソケットの挿入枠寸法は、パ
ッケージ寸法に対してソケットセンターから０．０７５
ｍｍ大きくなっており、該ソケットセンターに対する接
触端子の位置精度も±０．２０ｍｍである為、挿入枠に
対する接触端子の位置精度は最大０．０９５ｍｍであっ
た。その為、半導体装置を測定用ソケットの挿入枠内に
落とし込み、半導体装置の電極或いは金属突起と該ソケ
ットの接触端子との位置合わせを行う際の総合位置合わ
せ精度は、±（０．１５ｍｍ＋０．０９５ｍｍ）＝±
０．２４５ｍｍとなる。従って、ソケットの接触端子の
径０．２０ｍｍΦに対して、上記の位置合わせ精度が±
０．２４５ｍｍである為、半導体装置の例えば金属突起
と該ソケットの接触端子との位置がずれてしまい、確実
なコンタクトが出来なくなっていた。特に上記の様な切
断方法を採用する場合では、この問題が多発して、その
結果電気テストの際にオープン不良等のコンタクト不良
やファンクションテスト不良が発生していた。

【００１３】又、係る従来の半導体装置の切断方法に於
いては、図７（Ｂ）に示す様に、樹脂封止を切断する場
合に、当該樹脂封止の形成位置或いは切断が正確に実行
されない場合には、当該薄膜体８ｃが完全に切断されず
に突起状に残存する部分（１０ｃ）が形成される場合が
ある。係る部分が半導体装置に残されている場合には、
上記した様に当該半導体装置を測定用ソケットの枠内に
挿入する際に測定用ソケットの枠と半導体装置本体の間
にかみこまれ、挿入操作が失敗することが考えられると
共に、当該薄膜体８ｃの突起部（１０ｃ）がめくれ作用
をうける事によって、該薄膜体８ｃと樹脂封止部１３ｃ
との間（Ｐ）に湿気がしみ込み、該薄膜体８ｃと樹脂封
止部１３ｃが剥離する事も予想されるので、係る突起部
（１０ｃ）が存在する事は製品上好ましくない。

【００１４】本発明の目的は、上記した従来技術の欠点
を改良し、半導体装置の金属突起と測定用ソケットの接
触端子部との確実なコンタクトが可能となり、電気テス
トの際のオープン不良等のコンタクト不良やファンクシ
ョンテスト不良の発生を防止でき、製品の歩止まりを向
上させると同時に検査工程の効率を向上させる事の出来
る半導体装置及び半導体装置の製造方法を提供するもの
である。

【００１５】

【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には以下に記載されたような技術
構成を採用するものである。即ち、本発明に於ける第１
の態様としては、半導体チップと該半導体チップの表面
に複数の電極パッド部を含む導体パターンが形成されて
いる薄膜体とが積層され、且つ該導体パターンが存在す
る面とは反対側の該薄膜体の面と、該面に接触する半導
体チップとが樹脂封止された半導体装置であって、当該
半導体装置の周縁側面においては、当該封止樹脂の形成
する表面と該薄膜体の端縁部表面とが同一表面上に形成
されている半導体装置であり、又第２の態様としては、
電極端子部を一方の主表面部に有する半導体チップと、
一方の主表面部に適宜の導体パターンが形成されている
薄膜体であって、少なくとも該導体パターンの一部に該
薄膜体をその他方の主面にまで貫通して該半導体チップ
に於ける該電極端子部と接合しえる様に構成させた導通
部を持つ電極パッド部が含まれている薄膜体とを使用
し、当該薄膜体に於ける該電極パッド部の該導通部と該
半導体チップの電極端子部とが接合する様に両者を貼り
合わせる工程、該薄膜体の導体パターンが形成されてい
ない他の主面と該半導体チップとを樹脂封止して半導体
装置を形成する工程、及び該半導体装置の該薄膜体が配
置されている主面側から、他方の主面に向けて、予め設
定されている最終パッケージの外形境界線に沿って当該
薄膜体及び該樹脂封止体とを、適宜の切断手段を用いて
同時に切断する工程とから構成されている半導体装置の
製造方法である。

【００１６】

【実施の形態】本発明に係る半導体装置は、従来の半導
体装置に比べて、周縁側面部が、平坦で、当該樹脂封止
部１３ｃと薄膜体８ｃの端面部とが同一の平面を構成し
ているので、当該半導体装置を測定用のソケットの内枠
内に挿入する際の障害がなく、効率的な測定操作を行え
ると共に、半導体装置の性能を悪化させる要因がないの
で、半導体装置の品質を向上する事が出来る。

【００１７】又、本発明における半導体装置の製造方法
に於いては、半導体装置を最終的に切断して、所定の外
形寸法に適合した半導体装置を製造するに際して、予め
定められたパッケージ外形境界線に沿って確実に切断す
る様に構成されているので、当該半導体装置に形成され
たそれぞれの電極パッド部及び金属突起形成用パッド部
の位置がパッケージ外形境界線に対して正確に位置ずけ
られているので、当該半導体装置を測定用のソケットの
内枠内に挿入する際に該当該半導体装置に形成されたそ
れぞれの電極パッド部及び金属突起形成用パッド部の位
置と該測定用のソケットの内枠内に設けられている測定
様接触端子部との位置合わせが正確に行われるので、測
定操作の効率が向上すると共に、不良品の発生を極力抑
える事が可能となる。

【００１８】

【実施例】以下に、本発明に係る半導体装置及び半導体
装置の製造方法に付いての具体例を図面を参照しながら
詳細に説明する。即ち、図１（Ａ）〜図２（Ｃ）は、本
発明にかかる半導体装置の製造方法の１具体例の工程を
説明する断面図であり、電極端子部２ａを一方の主表面
部３０に有する半導体チップ１ａと、一方の主表面部３
１に適宜の導体パターン３２が形成されている薄膜体８
ａであって、少なくとも該導体パターン３２の一部に、
該薄膜体を該主面３１からその他方の主面３３にまで貫
通して該半導体チップに於ける該電極端子部と接合しえ
る様に構成させた導通部３４を持つ電極パッド部３ａが
含まれている薄膜体８ａとを使用し、当該薄膜体８ａに
於ける該電極パッド部３ａの該導通部３４と該半導体チ
ップ１ａの電極端子部２ａとが接合する様に両者を貼り
合わせる工程、該薄膜体８ａの導体パターン３２が形成
されていない他の主面３３と該半導体チップ１ａとを樹
脂封止して半導体装置１を形成する工程、及び該半導体
装置１の該薄膜体８ａが配置されている主面側３０か
ら、他方の主面３５に向けて、予め設定されている最終
パッケージの外形境界線６ａに沿って当該薄膜体８ａ及
び該樹脂封止体１３ａとを、適宜の切断手段を用いて同
時に切断する工程とから構成されている半導体装置の製
造方法が示されている。

【００１９】より具体的に本発明に係る半導体装置の製
造方法を説明するならば、先ず、図１（Ａ）は、ウェハ
上での電気テストの後、図示していない適宜の切断手段
であるダイサーによりウェハからカットされ個々のチッ
プ状態に形成された、半導体チップ１ａを示す。係る半
導体チップ１ａの１主表面３０には、適宜の部位に電極
端子部２ａが設けられている。

【００２０】一方、一の主表面部３１に前記半導体チッ
プ１ａ上に配置されている電極端子部２ａに対応する複
数個の電極パッド部３ａと、該電極パッド部３ａから金
属突起形成用パッド４ａまでに延びる複数の配線部５ａ
等からなる所定の導体パターン３２が形成されている薄
膜体８ａを用意する。本発明に係る当該薄膜体８ａの導
体パターン３２の構造例は 図３（Ａ）に示されてお
り、係る導体パターン３２に於いて、当該電極パッド部
３ａは、該薄膜体８ａの該主面３１からその他方の主面
３３にまで貫通して該半導体チップに於ける該電極端子
部２ａと接合しえる様に構成させた導通部３４を有して
いるものである。

【００２１】本発明に於いては、係る半導体チップ１ａ
と該薄膜体８ａとを積層して当該薄膜体８ａに於ける該
電極パッド部３ａの該導通部３４と該半導体チップ１ａ
の電極端子部２ａとが接合する様に両者を貼り合わせる
事により図１（Ｂ）に示す様な半導体装置１が先ず形成
される。本発明に於いては、係る薄膜体８ａに於ける導
体パターン３２の一部の領域に、後の工程に於いて、当
該半導体装置１の周縁部を切断して所定の寸法を有する
パッケージとする為の切断予定線であるパッケージ境界
線６ａを直接設けるか、或いは該パッケージ境界線６ａ
を適宜の検出手段により認識させる事の出来る識別手段
７を設けておく事が望ましい。

【００２２】本発明に於ける当該識別手段７ａは、直接
的に当該パッケージ境界線６ａを該導体パターン３２内
に描画形成したもので有って良く、又当該薄膜体８ａの
該導体パターン３２内の適宜の部位に、当該パッケージ
境界線６ａの配置位置及び長さ等を示す認識マーク７ａ
を間欠的、或いは選択的に配置しておき、適宜の検出手
段、例えば画像認識カメラ等の画像処理手段、或いは反
射光等を利用した光学的な検出手段又は、二次電子の発
生等を利用した電子的な検出手段等を利用して検出し、
所定の該パッケージ境界線の位置を判定して、それに当
該半導体装置１をアラインメントして、切断する様に構
成する事が出来る。

【００２３】尚、本発明に於ける該認識手段７として
は、該薄膜体８ａ上に何らかの形状の認識マーク７ａを
配置するものに限られるものではなく、予め定められた
当該パッケージ境界線６ａを仮想線として当該半導体装
置１の上に把握しえるものであれば如何なるシステムで
有っても採用しえる。例えば、薄膜体８ａに形成された
導体パターン３２の所定の部位を基準として演算により
求める様にする事も可能である。

【００２４】その後、図１（Ｃ）に示す様に、該薄膜体
８ａの導体パターン３２が形成されていない他の主面３
３と該半導体チップ１ａとを適宜の樹脂材料を用いて樹
脂封止して樹脂封止部１３ａを構成し、続いて、図１
（Ｄ）に示す様に、半田を打ち抜き、該金属突起形成用
パッド４ｃ上に搭載し、リフロー後洗浄して金属突起９
ｃを形成する。

【００２５】最後に、図２（Ａ）に示す様に、切断用テ
ーブル１０ａ上に当該半導体装置の半製品を固定し、例
えばＣＣＤカメラ等の検出手段を使用して前記した認識
手段７を二値化処理する事によって、その位置を認識
し、予め定められた所定のパッケージ境界線６ａの正確
な位置を決定する。その後、図２（Ｂ）に示す様に、そ
の認識されたパッケージ境界線６ａに切断手段である例
えばダイアモンドの微粒子等からなるダイシングカッタ
ー１２ａをアラインメントさせて、当該パッケージ境界
線６ａに沿って該薄膜体８ａと該電樹脂封止部１３ａを
同時に切断していく事によって、図２（Ｃ）に示された
最終製品である半導体装置１が完成する。

【００２６】本発明に係る半導体装置１の構成は、上記
した様に、半導体チップ１ａと該半導体チップ１ａの表
面に複数の電極パッド部３ａを含む導体パターン３２が
形成されている薄膜体８ａとが積層され、且つ該導体パ
ターン３２が存在する面３１とは反対側の該薄膜体の面
３３と、該面３３に接触する半導体チップ１ａとが樹脂
封止された半導体装置１であって、当該半導体装置１の
周縁側面２０においては、当該封止樹脂の形成する表面
１３ｄと該薄膜体８ａの端縁部表面８ｄとが同一表面上
に形成されている半導体装置を特徴とするものである。

【００２７】その為、本発明に係る半導体装置１に於い
ては、当該半導体装置の周縁側面部２０には、当該薄膜
体８ａの端部１０ｃが突出することなく、平坦面を構成
しているので、当該半導体装置１を測定用のソケットの
枠内に容易にかつスムースに挿入できると同時に、使用
中に該薄膜体８ａと樹脂封止部１３ａとが剥離する恐れ
もないので、長期間に亘たって当該半導体装置１の信頼
性を確保する事が出来る。

【００２８】本発明に於ける該半導体装置１に使用され
る薄膜体８ａに設けられる認識手段７の具体例として
は、図３（Ａ）に示す様な認識マーク７ａを使用する事
も可能である。係る具体例に於いては、それぞれの十字
型のマークの中心点同志を結んだ線がパッケージ境界線
６ａを表わす事になるので、この仮想線に切断手段のカ
ッターをアラインメントさせて切断する事によって電極
パッド部及び金属突起形成用パッド部の位置精度を向上
させる事が可能となる。

【００２９】本具体例に於ける切断後の半導体装置１の
平面形状は図３（Ｂ）に示される通りのものとなる。係
る組立完了した半導体装置１は、電気テスト用のテスト
ボード上にあるソケット或いはバーインテスト用のソケ
ットに搭載されて所定の試験が行われる。該半導体装置
１を測定用のソケットの挿入枠内に落しこみ、例えば半
導体装置１の金属突起部とソケットの接触端子部との位
置合わせを行う。

【００３０】そして、該ソケットの押さえ部により該半
導体装置１を加圧して、該金属突起と該ソケットの接触
端子部とを電気的に接続し、当該半導体装置１を保持固
定して所定の試験を行った後、良品となった半導体装置
１はプリント配線基板に実装される。本発明に於いて
は、該薄膜体８ａのセンターに対する該認識マークの位
置精度は、例えば±０．０２ｍｍ、アラインメントによ
る切断精度は例えば±０．０２ｍｍである。

【００３１】該薄膜体８ａのセンターに対する切断後の
パッケージ外形位置精度は例えば±０．０４ｍｍとな
り、従って金属突起９ａの位置精度は薄膜体８ａに対し
て例えば±０．０５ｍｍであるから、切断後のパッケー
ジ外形に対する金属突起９ａの位置精度は±０．０９ｍ
ｍとなる。一方、測定用ソケットの挿入枠寸法は、パッ
ケージ寸法に対してソケットセンターから例えば０．０
７５ｍｍ大きくなっており、該ソケットセンターに対す
る接触端子の位置精度も例えば±０．２０ｍｍである
為、挿入枠に対する接触端子の位置精度は最大０．０９
５ｍｍであった。

【００３２】その為、本発明に於いては、半導体装置を
測定用ソケットの挿入枠内に落とし込み、半導体装置の
電極或いは金属突起と該ソケットの接触端子との位置合
わせを行う際の総合位置合わせ精度は、±（０．０９ｍ
ｍ＋０．０９５ｍｍ）＝±０．１８５ｍｍとなる。従っ
て、ソケットの接触端子の径０．２０ｍｍΦに対して、
従来の位置合わせ精度が±０．２４５ｍｍであった為、
半導体装置の例えば金属突起と該ソケットの接触端子と
の位置がずれてしまう危険が多かったが、本発明に於い
ては位置合わせ精度が±０．１８５ｍｍであるので、該
半導体装置１の金属突起９ａとソケットの接触端子との
位置がずれてしまうことが無くなり、確実なコンタクト
が可能となるので、電気テストの際にオープン不良等の
コンタクト不良やファンクション不良の発生を防止出
来、製品の歩止まりが向上する。

【００３３】次に、本発明に於ける半導体装置の製造方
法の他の具体例に付いて図４及び図５を参照しながら説
明する。即ち、図４は、金属突起９ａ形成後の半導体装
置１の平面図であり又図５は切断処理後の半導体装置１
の平面図である。本具体例に於いては、半導体チップ表
面に配置された電極端子部に対応する複数個の電極パッ
ド部３ｂとそこから金属突起形成用パッド４ｂにまで延
びる複数の配線部５ｂからなる導体パターン３２が形成
されている薄膜体８ｂに於いて、該半導体チップのグラ
ンド用電極端子に対応する電極パッド部２ｂを電気的に
接続しているグランド配線パターン１４ｂが設けられて
おり、該グランド配線パターン１４ｂの一部をエッチン
グ手段を使用して除去することによってパッケージ境界
線６ｂを認識する認識用マーク７ｂを該薄膜体８ｂ上に
形成したものである。

【００３４】係る具体例に基づいて、切断処理を行って
得られた半導体装置１の平面図を図５に示す。つまり、
本具体例に於いては、該半導体装置１を該パッケージ境
界線６ｂに沿って確実に切断出来るので、該パッケージ
境界線６ｂと該導体パターン３２内に設けられた各電極
パッド部２ｂ、３ｂ、金属突起９ｂ及び該パッケージ境
界線６ｂとの間の位置精度は極めて高く、従って、金属
突起形成用パッド４ｃ前記した具体例と同様に半導体装
置１の金属突起９ｂと測定用ソケットの接触端子部との
確実なコンタクトが可能となり電気テストの際にオープ
ン不良等のコンタクト不良やファンクション不良の発生
を防止出来、製品の歩止まりが向上する。

【００３５】又、本発明に於いては、当該薄膜体８ｂ上
でグランド用電極パッド同志が電気的に接続されている
ことにより、配線抵抗を小さくしグランドを強化する事
が可能となる。

【００３６】

【発明の効果】以上説明した様に、本発明に係る半導体
装置及びその製造方法に於いては、半導体チップと薄膜
体とを貼り合わせた後所定の樹脂封止を行った後、予め
定められたパッケージ境界線を認識する手段を用いて当
該半導体装置を切断する様にしているので、当該半導体
装置１に於ける該薄膜体に形成された電極パッド部や金
属突起部の当該半導体装置本体部に対する位置精度が極
めて高く、従って、該半導体装置を測定用のソケットに
挿入して電気的なテストするに際して、当該半導体装置
１の電極パッド部や金属突起部と該ソケット内の接触端
子との電気的な接続を確実にする事が出来るので電気テ
ストの際にオープン不良等のコンタクト不良やファンク
ション不良の発生を防止出来、製品の歩止まりが向上す
る他当該電気テストの作業効率を向上させるので、電気
テストに要する工数の低下、効率の向上が期待出来るの
で電気テストに要するコストの低減に貢献する。

【００３７】又、本発明に於いては、当該薄膜体８ｂ上
でグランド用電極パッド同志が電気的に接続されている
ことにより、配線抵抗を小さくしグランドを強化する事
が可能となる他、半導体装置の特性を長期に安定的に保
持する事も可能となる。

【図面の簡単な説明】

【図１】図１（Ａ）〜（Ｄ）は、本発明に係る半導体装
置の製造方法の１具体例の工程手順を示す断面図であ
る。

【図２】図２（Ａ）〜（Ｃ）は、本発明に係る半導体装
置の製造方法の１具体例の工程手順を示す断面図であ
る。

【図３】図３（Ａ）は、本発明に係る半導体装置に於け
る認識手段の１具体例の構成を示す平面図であり、図３
（Ｂ）は、図３（Ａ）に示す半導体装置を切断した後の
構成を示す平面図である。

【図４】図４は、本発明に係る半導体装置に於ける認識
手段の他の具体例の構成を示す平面図である。

【図５】図５は、図４に示す本発明に係る半導体装置を
切断した後の構成を示す平面図である。

【図６】図６（Ａ）〜（Ｄ）は、従来に於ける半導体装
置の製造方法の１具体例の工程手順を示す断面図であ
る。

【図７】図７（Ａ）〜（Ｂ）は、従来に於ける半導体装
置の製造方法の１具体例の工程手順を示す断面図であ
る。

【図８】図８は、従来に於ける半導体装置の切断後の形
状を示す平面図である。

【図９】図９は、従来に於ける半導体装置の製造方法の
１具体例の工程手順を示すフローチャートである。

【符号の説明】

１…半導体装置 １ａ、１ｃ…半導体チップ ２ａ，２ｃ…電極端子 ３ａ，２ｂ，３ｂ，３ｃ…電極パッド部 ４ａ，４ｂ，４ｃ…金属突起形成用パッド部 ５ａ，５ｂ，５ｃ…配線部 ６ａ，６ｂ，６ｃ…パッケージ境界線 ７…認識手段 ７ａ，７ｂ…認識マーク ８ａ，８ｂ，８ｃ…薄膜体 ８ｄ…薄膜体の端縁部 ９ａ，９ｂ，９ｃ…金属突起 １０ａ…切断テーブル １０ｃ…薄膜体の突起部 １１ａ…パッケージ境界線認識手段、カメラ １２ａ…切断手段、ダイシングカッター １３ａ、１３ｃ…樹脂封止部 １３ｄ…樹脂封止部の側部表面 １４ｂ…グランド用配線部 １５ｃ…切断金型 １６ａ…ダイシングシート ２０…半導体装置の周縁側面 ３０…半導体チップの主表面 ３１…薄膜体の主表面 ３２…導体パターン ３３…薄膜体の他の表面 ３４…導通部 ３５…半導体チップの他の表面

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 半導体チップと該半導体チップの表面に
   複数の電極パッド部を含む導体パターンが形成されてい
   る薄膜体とが積層され、且つ該導体パターンが存在する
   面とは反対側の該薄膜体の面と、該面に接触する半導体
   チップとが樹脂封止された半導体装置であって、当該半
   導体装置の周縁側面においては、当該封止樹脂の形成す
   る表面と該薄膜体の端縁部表面とが同一表面上に形成さ
   れている事を特徴とする半導体装置。
2. 【請求項２】 電極端子部を一方の主表面部に有する半
   導体チップと、一方の主表面部に適宜の導体パターンが
   形成されている薄膜体であって、少なくとも該導体パタ
   ーンの一部に該薄膜体をその他方の主面にまで貫通して
   該半導体チップに於ける該電極端子部と接合しえる様に
   構成させた導通部を持つ電極パッド部が含まれている薄
   膜体とを使用し、当該薄膜体に於ける該電極パッド部の
   該導通部と該半導体チップの電極端子部とが接合する様
   に両者を貼り合わせる工程、該薄膜体の導体パターンが
   形成されていない他の主面と該半導体チップとを樹脂封
   止して半導体装置を形成する工程、及び該半導体装置の
   該薄膜体が配置されている主面側から、他方の主面に向
   けて、予め設定されている最終パッケージの外形境界線
   に沿って当該薄膜体及び該樹脂封止体とを、適宜の切断
   手段を用いて同時に切断する工程とから構成されている
   事を特徴とする半導体装置の製造方法。
3. 【請求項３】 当該パッケージの外形境界線の配置位置
   を示す認識マークを当該薄膜体の該導体パターンが形成
   されている主面の任意の部位に設けておき、該認識マー
   クを用いて当該パッケージの外形境界線に当該半導体装
   置の切断手段をアラインメントさせて切断処理する事を
   特徴とする請求項２記載の半導体装置の製造方法。
4. 【請求項４】 当該認識マークを当該薄膜体の該導体パ
   ターン形成部内に形成する事を特徴とする請求項３記載
   の半導体装置の製造方法。