JPH05341000A - 半導体チップの試験方法 - Google Patents
半導体チップの試験方法Info
- Publication number
- JPH05341000A JPH05341000A JP4145831A JP14583192A JPH05341000A JP H05341000 A JPH05341000 A JP H05341000A JP 4145831 A JP4145831 A JP 4145831A JP 14583192 A JP14583192 A JP 14583192A JP H05341000 A JPH05341000 A JP H05341000A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- test
- chips
- sheet
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 本発明は、半導体チップの試験方法に関し、
スクライブ後のＩＣチップを効率良く試験することがで
き、しかもＩＣチップでの保証を十分取ることができる
半導体チップの試験方法を提供することを目的とする。 【構成】 ウエーハをチップ毎にスクライブし、スクラ
イブされた複数個の該チップ１を支持部材２上の所定位
置に固定した後、固定された複数個の該チップ１を試験
するように構成する。
スクライブ後のＩＣチップを効率良く試験することがで
き、しかもＩＣチップでの保証を十分取ることができる
半導体チップの試験方法を提供することを目的とする。 【構成】 ウエーハをチップ毎にスクライブし、スクラ
イブされた複数個の該チップ１を支持部材２上の所定位
置に固定した後、固定された複数個の該チップ１を試験
するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップの試験方
法に係り、詳しくは、スクライブ後のＩＣチップの出荷
試験に適用することができ、特に、スクライブ後のＩＣ
チップを効率良く試験することができる半導体チップの
試験方法に関する。半導体装置の出荷形態としては、Ｔ
ＡＢやパッケージされたＩＣチップを出荷するのが一般
的であるが、近年、実装技術の進展に伴い、顧客への供
給形態としてスクライブ後のＩＣチップ状態で出荷する
要求が増えてきている。このため、出荷試験方法として
ＩＣチップ状態での試験が要求されている。
法に係り、詳しくは、スクライブ後のＩＣチップの出荷
試験に適用することができ、特に、スクライブ後のＩＣ
チップを効率良く試験することができる半導体チップの
試験方法に関する。半導体装置の出荷形態としては、Ｔ
ＡＢやパッケージされたＩＣチップを出荷するのが一般
的であるが、近年、実装技術の進展に伴い、顧客への供
給形態としてスクライブ後のＩＣチップ状態で出荷する
要求が増えてきている。このため、出荷試験方法として
ＩＣチップ状態での試験が要求されている。
【０００２】
【従来の技術】従来の半導体チップの試験方法では、例
えばスクライブ後のＩＣチップを１個ずつ試験用キャリ
アケースに入れて試験する方法を採る方法や、ＩＣチッ
プでの試験をせずにウエーハ状態での試験で済ませる方
法が採られていた。或いは特開昭５９−４０４３号公報
に報告された試験方法では、接着テープにウエーハを貼
り付け、貼り付けた状態のウエーハをチップ毎にスクラ
イブし、スクライブされた状態のＩＣチップをそのまま
１個ずつ多数の針状の端子を有する試験用プローバで試
験するという方法も報告されている。
えばスクライブ後のＩＣチップを１個ずつ試験用キャリ
アケースに入れて試験する方法を採る方法や、ＩＣチッ
プでの試験をせずにウエーハ状態での試験で済ませる方
法が採られていた。或いは特開昭５９−４０４３号公報
に報告された試験方法では、接着テープにウエーハを貼
り付け、貼り付けた状態のウエーハをチップ毎にスクラ
イブし、スクライブされた状態のＩＣチップをそのまま
１個ずつ多数の針状の端子を有する試験用プローバで試
験するという方法も報告されている。
【０００３】
【発明が解決しようとする課題】しかしながらスクライ
ブ後のＩＣチップを１個ずつ試験用キャリアケースに入
れて試験する方法では、試験工程に非常に手間がかか
り、効率が悪いという問題があった。次に、上記したウ
エーハ状態での試験で代用する方法では、出荷形態の個
々に分割されたＩＣチップでの試験ではないため、ＩＣ
チップ単体での保証をするには不十分であるという問題
があった。
ブ後のＩＣチップを１個ずつ試験用キャリアケースに入
れて試験する方法では、試験工程に非常に手間がかか
り、効率が悪いという問題があった。次に、上記したウ
エーハ状態での試験で代用する方法では、出荷形態の個
々に分割されたＩＣチップでの試験ではないため、ＩＣ
チップ単体での保証をするには不十分であるという問題
があった。
【０００４】一方、上記した公報での試験方法では、ス
クライブ後のＩＣチップを複数個そのままの状態で１個
ずつ多数の針状の端子を有する試験用プローバで試験し
ている。しかしながらその後バーンイン等のチップ単位
の試験を行う場合には、接着テープ上からチップを個々
に取り出すことになるため、最終的にチップの出荷試験
などを行なう際には、前述したように試験工程に手間が
かかり、結局効率が悪いという問題があった。
クライブ後のＩＣチップを複数個そのままの状態で１個
ずつ多数の針状の端子を有する試験用プローバで試験し
ている。しかしながらその後バーンイン等のチップ単位
の試験を行う場合には、接着テープ上からチップを個々
に取り出すことになるため、最終的にチップの出荷試験
などを行なう際には、前述したように試験工程に手間が
かかり、結局効率が悪いという問題があった。
【０００５】そこで本発明は、スクライブ後のＩＣチッ
プを効率良く試験することができ、しかもＩＣチップで
の保証を十分取ることができる半導体チップの測定方法
を提供することを目的としている。
プを効率良く試験することができ、しかもＩＣチップで
の保証を十分取ることができる半導体チップの測定方法
を提供することを目的としている。
【０００６】
【課題を解決するための手段】本発明による半導体チッ
プの試験方法は上記目的達成のため、シート上に固定し
たウエーハをチップ毎にスクライブし、スクライブされ
た複数個の該チップ（１）を該シート上から個々に取り
出す工程と、複数個の該チップ（１を）支持部材（２）
上の所定位置に再固定した後、固定された複数個の該チ
ップ（１）の試験を行うものである。
プの試験方法は上記目的達成のため、シート上に固定し
たウエーハをチップ毎にスクライブし、スクライブされ
た複数個の該チップ（１）を該シート上から個々に取り
出す工程と、複数個の該チップ（１を）支持部材（２）
上の所定位置に再固定した後、固定された複数個の該チ
ップ（１）の試験を行うものである。
【０００７】本発明においては、前記支持部材は前記チ
ップが固定される側に粘着剤含有基材を有するシートあ
るいはトレイである場合が好ましく、この場合、支持部
材にチップを容易に、しかも確実に固定することができ
る。また、前記支持部材には、前記チップを所定の位置
に固定するための位置合わせマークが形成されている場
合、あるいは前記チップを支持部材上の所定位置に固定
するのは、メモリにアドレスが格納された自動搭載装置
により行われる場合が好ましく、これらの場合、支持部
材の所定位置にチップを容易に、しかも確実に固定する
ことができる。
ップが固定される側に粘着剤含有基材を有するシートあ
るいはトレイである場合が好ましく、この場合、支持部
材にチップを容易に、しかも確実に固定することができ
る。また、前記支持部材には、前記チップを所定の位置
に固定するための位置合わせマークが形成されている場
合、あるいは前記チップを支持部材上の所定位置に固定
するのは、メモリにアドレスが格納された自動搭載装置
により行われる場合が好ましく、これらの場合、支持部
材の所定位置にチップを容易に、しかも確実に固定する
ことができる。
【０００８】本発明においては、外観試験を行うのみな
らず、前記試験は、試験用のプローバによる電気的試験
である場合に好ましく適用させることができる。そし
て、前記試験用プローバは、前記チップ毎に位置合わせ
できる位置合わせ装置を有する場合が好ましく、この場
合、試験用プローバで各チップと試験用プローバとの位
置ずれ補正を行うことができる。
らず、前記試験は、試験用のプローバによる電気的試験
である場合に好ましく適用させることができる。そし
て、前記試験用プローバは、前記チップ毎に位置合わせ
できる位置合わせ装置を有する場合が好ましく、この場
合、試験用プローバで各チップと試験用プローバとの位
置ずれ補正を行うことができる。
【０００９】
【作用】本発明では、シート上に貼り付けた基板をスク
ライブし、シート上のチップを個々に取り出した後、例
えばバーンイン等のチップ単位の試験を行った後、支持
部材上に貼り直す。このように本発明では、後述する実
施例１の図１、２に示す如く、まずシートに貼り付けた
基板をスクライブし、シート上のチップを個々に取り出
した後、バーンイン等のチップ単位の試験を行う。そし
て、チップ単位の試験が行われた複数個のＩＣチップ１
をまとめて支持部材２上の所定位置に再固定した後、試
験用プローバにより電気的試験（出荷試験）を行うよう
にしたため、従来のウエーハ状態でプローバ試験を行う
場合と同様効率良く試験することができるとともに、従
来のＩＣチップ状態でそのまま試験を行う場合やＩＣチ
ップを１個ずつキャリアケースに入れて試験を行う場合
よりも効率良く試験することができる。しかも、ＩＣチ
ップ１状態で試験するようにしたため、従来のウエーハ
状態での試験で代用する場合よりもＩＣチップ１での保
証を十分取ることができる。
ライブし、シート上のチップを個々に取り出した後、例
えばバーンイン等のチップ単位の試験を行った後、支持
部材上に貼り直す。このように本発明では、後述する実
施例１の図１、２に示す如く、まずシートに貼り付けた
基板をスクライブし、シート上のチップを個々に取り出
した後、バーンイン等のチップ単位の試験を行う。そし
て、チップ単位の試験が行われた複数個のＩＣチップ１
をまとめて支持部材２上の所定位置に再固定した後、試
験用プローバにより電気的試験（出荷試験）を行うよう
にしたため、従来のウエーハ状態でプローバ試験を行う
場合と同様効率良く試験することができるとともに、従
来のＩＣチップ状態でそのまま試験を行う場合やＩＣチ
ップを１個ずつキャリアケースに入れて試験を行う場合
よりも効率良く試験することができる。しかも、ＩＣチ
ップ１状態で試験するようにしたため、従来のウエーハ
状態での試験で代用する場合よりもＩＣチップ１での保
証を十分取ることができる。
【００１０】
【実施例】以下、本発明を図面に基づいて説明する。 （実施例１）図１は本発明の実施例１に則した支持部材
上にＩＣチップが固定された様子を示す斜視図である。
図１において、１はＩＣチップであり、２はＩＣチップ
１が固定される側に粘着剤含有基材を有するシート（ト
レイでもよい）等の支持部材である。
上にＩＣチップが固定された様子を示す斜視図である。
図１において、１はＩＣチップであり、２はＩＣチップ
１が固定される側に粘着剤含有基材を有するシート（ト
レイでもよい）等の支持部材である。
【００１１】次に、図２は本発明の実施例１に則した半
導体チップの試験方法を説明するためのフローチャート
である。この図１、２を用いて半導体チップの試験方法
を説明する。まず、ｘmm角のウエーハを所望の寸法（χ
−αmm角）でチップ毎にスクライブした後、このスクラ
イブされたＩＣチップをシート上から取り出して、種々
のチップ単位の試験を行う。その後、このスクライブさ
れたチップ単位の試験が行われた複数個のＩＣチップ１
を支持部材２上の所定位置にＩＣチップ１の粘着剤含有
基材により再固定する（図１）。この時の固定は、予め
支持部材２に形成された位置合わせマークに合わせて作
業者がＩＣチップ１を固定してもよいし、あるいは、メ
モリにアドレスが格納された自動搭載装置により固定し
てもよい。
導体チップの試験方法を説明するためのフローチャート
である。この図１、２を用いて半導体チップの試験方法
を説明する。まず、ｘmm角のウエーハを所望の寸法（χ
−αmm角）でチップ毎にスクライブした後、このスクラ
イブされたＩＣチップをシート上から取り出して、種々
のチップ単位の試験を行う。その後、このスクライブさ
れたチップ単位の試験が行われた複数個のＩＣチップ１
を支持部材２上の所定位置にＩＣチップ１の粘着剤含有
基材により再固定する（図１）。この時の固定は、予め
支持部材２に形成された位置合わせマークに合わせて作
業者がＩＣチップ１を固定してもよいし、あるいは、メ
モリにアドレスが格納された自動搭載装置により固定し
てもよい。
【００１２】次に、図２のＰ1 に示す如く、支持部材２
上に固定された全てのＩＣチップ１の位置情報を認識し
た後、図２のＰ2 に示す如く、この位置情報に基づいて
各ＩＣチップ１の位置補正値を加味してＩＣチップ１と
多数の針状の端子を有する試験用プローバの位置合わせ
を行う。この位置合わせは、ＩＣチップ１側をずらして
合わせてもよいし、位置合わせ装置を有する試験用プロ
ーブ側をずらして合わせてもよいが、処理の容易さを考
慮すると後者で行うのが好ましい。
上に固定された全てのＩＣチップ１の位置情報を認識し
た後、図２のＰ2 に示す如く、この位置情報に基づいて
各ＩＣチップ１の位置補正値を加味してＩＣチップ１と
多数の針状の端子を有する試験用プローバの位置合わせ
を行う。この位置合わせは、ＩＣチップ１側をずらして
合わせてもよいし、位置合わせ装置を有する試験用プロ
ーブ側をずらして合わせてもよいが、処理の容易さを考
慮すると後者で行うのが好ましい。
【００１３】次に、図２のＰ3 に示す如く、位置合わせ
が終了されたＩＣチップ１と試験用プローバを接触させ
て電気的機能試験を行う。そして、図２のＰ4 に示す如
く、この一連の試験を最終ＩＣチップ１まで行う。な
お、不良ＩＣチップ１についてはマークを施しておき、
出荷の時は良品ＩＣチップ１のみを出荷するようにす
る。
が終了されたＩＣチップ１と試験用プローバを接触させ
て電気的機能試験を行う。そして、図２のＰ4 に示す如
く、この一連の試験を最終ＩＣチップ１まで行う。な
お、不良ＩＣチップ１についてはマークを施しておき、
出荷の時は良品ＩＣチップ１のみを出荷するようにす
る。
【００１４】このように、本実施例では、シートに貼り
付けた基板をスクライブし、シート上からの個々のチッ
プを取り出して例えばバーンイン等のチップ単位の試験
を行った後、このスクライブされチップ単位の試験が行
われた複数個のＩＣチップ１をまとめて支持部材２上の
所定位置に再固定した後、試験用プローバにより電気的
試験（出荷試験）を行うようにしたため、従来のウエー
ハ状態でプローバ試験を行う場合と同様効率良く試験す
ることができるとともに、従来のＩＣチップ状態でその
まま試験を行う場合やＩＣチップを１個ずつキャリアケ
ースに入れて試験を行う場合よりも効率良く試験するこ
とができる。しかも、ＩＣチップ１状態で試験するよう
にしたため、従来のウエーハ状態での試験で代用する場
合よりもＩＣチップ１での保証を十分取ることができ
る。 （実施例２）図３は本発明の実施例２に則した半導体チ
ップの試験方法を説明するためのフローチャートであ
る。実施例１では、全てのＩＣチップ１の位置情報を認
識した後で１個ずつＩＣチップ１と試験用プローバを位
置合わせをして試験を行う場合であったが、実施例２の
ように、１個ずつＩＣチップ１の位置情報を認識し、そ
の都度１個ずつＩＣチップ１と試験用ブローバを位置合
わせをして全てのＩＣチップ１に渡って試験を行う場合
であってもよい。本実施例も以上の他は実施例１と同様
に行えばよいので、実施例１と同様の効果を得ることが
できる。
付けた基板をスクライブし、シート上からの個々のチッ
プを取り出して例えばバーンイン等のチップ単位の試験
を行った後、このスクライブされチップ単位の試験が行
われた複数個のＩＣチップ１をまとめて支持部材２上の
所定位置に再固定した後、試験用プローバにより電気的
試験（出荷試験）を行うようにしたため、従来のウエー
ハ状態でプローバ試験を行う場合と同様効率良く試験す
ることができるとともに、従来のＩＣチップ状態でその
まま試験を行う場合やＩＣチップを１個ずつキャリアケ
ースに入れて試験を行う場合よりも効率良く試験するこ
とができる。しかも、ＩＣチップ１状態で試験するよう
にしたため、従来のウエーハ状態での試験で代用する場
合よりもＩＣチップ１での保証を十分取ることができ
る。 （実施例２）図３は本発明の実施例２に則した半導体チ
ップの試験方法を説明するためのフローチャートであ
る。実施例１では、全てのＩＣチップ１の位置情報を認
識した後で１個ずつＩＣチップ１と試験用プローバを位
置合わせをして試験を行う場合であったが、実施例２の
ように、１個ずつＩＣチップ１の位置情報を認識し、そ
の都度１個ずつＩＣチップ１と試験用ブローバを位置合
わせをして全てのＩＣチップ１に渡って試験を行う場合
であってもよい。本実施例も以上の他は実施例１と同様
に行えばよいので、実施例１と同様の効果を得ることが
できる。
【００１５】
【発明の効果】本発明によれば、スクライブ後のＩＣチ
ップを効率良く試験することができ、しかもＩＣチップ
での保証を十分取ることができるという効果がある。
ップを効率良く試験することができ、しかもＩＣチップ
での保証を十分取ることができるという効果がある。
【図１】本発明の実施例１に則した支持部材上にＩＣチ
ップが固定された様子を示す斜視図である。
ップが固定された様子を示す斜視図である。
【図２】本発明の実施例１に則したＩＣチップの試験方
法を説明するためのフローチャートである。
法を説明するためのフローチャートである。
【図３】本発明の実施例２に則したＩＣチップの試験方
法を説明するためのフローチャートである。
法を説明するためのフローチャートである。
１ ＩＣチップ ２ 支持部材
Claims (7)
- 【請求項１】 シート上に固定したウエーハをチップ毎
にスクライブし、スクライブされた複数個の該チップ
（１）を該シート上から個々に取り出す工程と、複数個
の該チップ（１）を支持部材（２）上の所定位置に再固
定した後、固定された複数個の該チップ（１）の試験を
行う工程とを有することを特徴とする半導体チップの試
験方法。 - 【請求項２】 前記支持部材（２）は、前記チップ
（１）が固定される側に粘着剤含有基材を有するシート
あるいはトレイであることを特徴とする請求項１記載の
半導体チップの試験方法。 - 【請求項３】 前記複数個のチップ（１）をシート上か
ら個々に取り出す工程の後、該チップ（１）を個々に試
験する工程を含み、その後該チップ（１）を支持部材
（２）上に再固定することを特徴とする請求項１及２記
載の半導体チップの試験方法。 - 【請求項４】 前記支持部材（２）には、前記チップ
（１）を所定の位置に固定するための位置合わせマーク
が形成されていることを特徴とする請求項１乃至３記載
の半導体チップの試験方法。 - 【請求項５】 前記チップ（１）を前記支持部材（２）
上の所定位置に固定するのは、メモリにアドレスが格納
された自動搭載装置により行われることを特徴とする請
求項１乃至３記載の半導体チップの試験方法。 - 【請求項６】 前記試験は、試験用プローバによる電気
的試験であることを特徴とする請求項１乃至５記載の半
導体チップの試験方法。 - 【請求項７】 前記試験用プローバは、前記チップ毎に
位置合わせできる位置合わせ装置を有することを特徴と
する請求項１乃至６記載の半導体チップの試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4145831A JPH05341000A (ja) | 1992-06-05 | 1992-06-05 | 半導体チップの試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4145831A JPH05341000A (ja) | 1992-06-05 | 1992-06-05 | 半導体チップの試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05341000A true JPH05341000A (ja) | 1993-12-24 |
Family
ID=15394128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4145831A Withdrawn JPH05341000A (ja) | 1992-06-05 | 1992-06-05 | 半導体チップの試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05341000A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0999583A2 (de) | 1998-11-05 | 2000-05-10 | Philips Corporate Intellectual Property GmbH | Stabilisierung eines Substrats mittels Trägerelement |
| KR100681772B1 (ko) * | 1998-12-01 | 2007-02-12 | 후지쯔 가부시끼가이샤 | 반도체 시험 방법 및 반도체 시험 장치 |
| JP2012112776A (ja) * | 2010-11-24 | 2012-06-14 | Micronics Japan Co Ltd | チップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置 |
-
1992
- 1992-06-05 JP JP4145831A patent/JPH05341000A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0999583A2 (de) | 1998-11-05 | 2000-05-10 | Philips Corporate Intellectual Property GmbH | Stabilisierung eines Substrats mittels Trägerelement |
| US6391679B1 (en) | 1998-11-05 | 2002-05-21 | U.S. Philips Corporation | Method of processing a single semiconductor using at least one carrier element |
| KR100681772B1 (ko) * | 1998-12-01 | 2007-02-12 | 후지쯔 가부시끼가이샤 | 반도체 시험 방법 및 반도체 시험 장치 |
| JP2012112776A (ja) * | 2010-11-24 | 2012-06-14 | Micronics Japan Co Ltd | チップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7733106B2 (en) | Apparatus and method of testing singulated dies | |
| US6815967B2 (en) | In-tray burn-in board, device and test assembly for testing integrated circuit devices in situ on processing trays | |
| JPH10199777A (ja) | 半導体製造プロセス期間中の情報を格納するシステム、方法及び装置 | |
| EP0746772B1 (en) | Reusable die carrier for burn-in and burn-in process | |
| JPH11231020A (ja) | Ｉｃ試験システム | |
| JPH09223724A (ja) | ベアチッププローバ装置およびベアチップハンドリング方法 | |
| JPH04330753A (ja) | 半導体検査装置及び半導体検査方法 | |
| JPH05341000A (ja) | 半導体チップの試験方法 | |
| JP2001356145A (ja) | 試験済み電子部品の分類制御方法 | |
| JPH07193106A (ja) | バーンインテスト用チップのホールディング装置及びその製造方法 | |
| JPH04115544A (ja) | 半導体試験装置とその試験方法 | |
| US5968193A (en) | Dual site loadboard tester | |
| US6864697B1 (en) | Flip-over alignment station for probe needle adjustment | |
| KR100305683B1 (ko) | 번인테스터용번인보드 | |
| JPH0513524A (ja) | 半導体素子の検査方法 | |
| JPH0266474A (ja) | 半導体素子の検査方法 | |
| JPH06102311A (ja) | 半導体パッケージのテスト方法およびその装置 | |
| JPH02213777A (ja) | 半導体チッププローバ | |
| US6557244B1 (en) | Wafer level board/card assembly apparatus | |
| JPH0210752A (ja) | 半導体素子の検査装置 | |
| JPH02119235A (ja) | プローブ装置 | |
| JPS62152138A (ja) | 半導体装置の製造方法 | |
| JP3022795B2 (ja) | 半導体集積回路の特性試験装置およびその特性試験方法 | |
| JPH04286345A (ja) | 半導体試験方法 | |
| JPH01253663A (ja) | バーンイン方法及びバーンイン用ボード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |