JP2012112776A - チップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置 - Google Patents
チップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置 Download PDFInfo
- Publication number
- JP2012112776A JP2012112776A JP2010261448A JP2010261448A JP2012112776A JP 2012112776 A JP2012112776 A JP 2012112776A JP 2010261448 A JP2010261448 A JP 2010261448A JP 2010261448 A JP2010261448 A JP 2010261448A JP 2012112776 A JP2012112776 A JP 2012112776A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- inspection
- tray
- laminated
- stacking device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 139
- 238000000034 method Methods 0.000 title claims abstract description 39
- 230000008707 rearrangement Effects 0.000 title claims description 52
- 239000012790 adhesive layer Substances 0.000 claims abstract description 21
- 238000010030 laminating Methods 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 9
- 238000003475 lamination Methods 0.000 claims description 5
- 230000007480 spreading Effects 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract 4
- 230000007246 mechanism Effects 0.000 description 39
- 235000012431 wafers Nutrition 0.000 description 37
- 239000000523 sample Substances 0.000 description 15
- 230000033001 locomotion Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 238000012360 testing method Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【解決手段】検査装置で検査された検査対象板がダイシングにより分割された複数のチップを積層して構成したチップ積層デバイスを検査するチップ積層デバイス検査方法である。ダイシング前の上記検査対象板と同じ形状及び外形寸法のチップ積層デバイス用トレイを用い、当該チップ積層デバイス用トレイの粘着層に、上記チップ積層デバイスを、ダイシング前の上記検査対象板の各チップの位置に整合させて、1又は複数貼付して支持し、上記チップ積層デバイス用トレイを上記検査装置に上記検査対象板の検査と同様に設置して、上記各チップ積層デバイスを検査する。
【選択図】 図6
Description
まず、チップ積層デバイス検査方法に用いるチップ積層デバイス用シートトレイについて説明する。チップ積層デバイス用シートトレイは、上記チップ積層デバイスを支持するためのトレイである。
次に、チップ積層デバイス再配列ユニットについて説明する。チップ積層デバイス再配列ユニット32(図6参照)は、チップ積層デバイス25の検査のために、複数個のチップ積層デバイス25を再配列するためのユニットである。チップ積層デバイス再配列ユニット32は、チップ積層デバイス25を、チップ積層デバイス用シートトレイ21の上に、一定のピッチ(ダイシング前のウエハ24の各チップ24Aのピッチ×整数倍)で正確に配置して固定する。
次に、上記チップ積層デバイス用シートトレイ21、チップ積層デバイス再配列ユニット32を用いた、本発明のチップ積層デバイス検査方法について説明する。このチップ積層デバイス検査方法は、上記チップ積層デバイス用シートトレイ21を用いて、複数のチップ積層デバイス25を同時に検査する方法である。
上記実施形態では、チップ積層デバイス用シートトレイ21に複数のチップ積層デバイス25を取り付けたが、1個だけ貼付して検査することもできる。
Claims (10)
- 検査装置で検査された検査対象板がダイシングにより分割された複数のチップを積層して構成したチップ積層デバイスを検査するチップ積層デバイス検査方法において、
ダイシング前の上記検査対象板と同じ形状及び外形寸法を有し、表面に粘着層を備えたチップ積層デバイス用トレイを用い、
当該チップ積層デバイス用トレイの粘着層に、上記チップ積層デバイスを、ダイシング前の上記検査対象板の各チップの位置に整合させて、1又は複数貼付して支持し、
上記チップ積層デバイス用トレイを上記検査装置に上記検査対象板の検査と同様に設置して、上記粘着層に貼付された上記各チップ積層デバイスを検査することを特徴とするチップ積層デバイス検査方法。 - 請求項1に記載のチップ積層デバイス検査方法において、
デバイストレイに収納された上記各チップ積層デバイスが、上記チップ積層デバイス用トレイの粘着層に、ダイシング前の上記検査対象板の各チップの位置及び向きに整合させて貼付されて、当該チップ積層デバイス用トレイが上記検査対象板と同様にカセットに収納されて、検査装置にセットされ、
検査終了後のチップ積層デバイス用トレイ上の各チップ積層デバイスが、上記デバイストレイに移し替えられることを特徴とするチップ積層デバイス検査方法。 - 請求項1又は2に記載のチップ積層デバイス検査方法において、
上記チップ積層デバイス用トレイ上の各チップ積層デバイスが、ダイシング前の上記検査対象板の各チップの位置に対して、少なくともそのチップ配列の一つ置きの位置に整合されて貼付されることを特徴とするチップ積層デバイス検査方法。 - 請求項1乃至3のいずれか1項に記載のチップ積層デバイス検査方法において、
上記チップ積層デバイスに設けたマークを基に、上記各チップ積層デバイスを位置決めすることを特徴とするチップ積層デバイス検査方法。 - 請求項1乃至4のいずれか1項に記載のチップ積層デバイス検査方法において、
上記チップ積層デバイス用トレイが、ダイシング前の上記検査対象板と同じ形状及び外形寸法の枠体と、当該枠体に取り付けられた支持シートとを備え、
上記支持シートが検査終了後に上記枠体から取り外され、新たな支持シートが上記枠体に取り付けられて再使用されることを特徴とするチップ積層デバイス検査方法。 - 請求項5に記載のチップ積層デバイス検査方法において、
上記チップ積層デバイス用トレイの枠体が、低膨張率の材料で構成され、上記支持シートが、上記枠体の熱膨張に伴って均等に広がる性質を備えたことを特徴とするチップ積層デバイス検査方法。 - 検査装置で検査された検査対象板がダイシングにより分割された複数のチップを積層して構成したチップ積層デバイスを配列し直すチップ積層デバイス再配列ユニットであって、
上記チップ積層デバイスを支持して上記検査装置に上記検査対象板の検査と同様に設置されるチップ積層デバイス用トレイを支持する再配列ステージと、
上記チップ積層デバイスを収納したデバイストレイからチップ積層デバイスを、上記再配列ステージに支持された上記チップ積層デバイス用トレイの粘着層に、ダイシング前の上記検査対象板の各チップの位置に整合させて移し替えるデバイスピックアンドプレイスユニットとを備えたことを特徴とするチップ積層デバイス再配列ユニット。 - 請求項7に記載のチップ積層デバイス再配列ユニットにおいて、
上記チップ積層デバイス用トレイが、ダイシング前の上記検査対象板と同じ形状及び外形寸法の枠体と、当該枠体に取り付けられた支持シートとを備え、
上記支持シートが検査終了後に上記枠体から取り外され、新たな支持シートが上記枠体に取り付けられることを特徴とするチップ積層デバイス再配列ユニット。 - 請求項8に記載のチップ積層デバイス再配列ユニットにおいて、
上記枠体が、低膨張率の材料で構成され、
上記支持シートが、上記枠体の熱膨張に伴って均等に広がる材料で構成されたことを特徴とするチップ積層デバイス再配列ユニット。 - チップ積層デバイスを検査するチップ積層デバイス用検査装置であって、
検査対象板がダイシングにより分割された複数のチップを積層して構成したチップ積層デバイスを、チップ積層デバイス用トレイに、ダイシング前の上記検査対象板の各チップの位置に整合させて配列し直すチップ積層デバイス再配列ユニットと、
上記チップ積層デバイス用トレイの各チップ積層デバイスを検査する検査ユニットと、
検査終了後の上記チップ積層デバイス用トレイの各チップ積層デバイスをデバイストレイに移し替える搬出側デバイスピックアンドプレイスユニットとを備えたことを特徴とするチップ積層デバイス用検査装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010261448A JP5515024B2 (ja) | 2010-11-24 | 2010-11-24 | チップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置 |
TW100139156A TWI467679B (zh) | 2010-11-24 | 2011-10-27 | 晶片層積元件檢查方法和晶片層積元件再配列單元以及晶片層積元件用檢查裝置 |
KR1020110114303A KR101266150B1 (ko) | 2010-11-24 | 2011-11-04 | 칩 적층 디바이스 검사방법, 칩 적층 디바이스 재배열 유닛 및 칩 적층 디바이스용 검사장치 |
US13/293,354 US9097761B2 (en) | 2010-11-24 | 2011-11-10 | Chip stack device testing method, chip stack device rearranging unit, and chip stack device testing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010261448A JP5515024B2 (ja) | 2010-11-24 | 2010-11-24 | チップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012112776A true JP2012112776A (ja) | 2012-06-14 |
JP5515024B2 JP5515024B2 (ja) | 2014-06-11 |
Family
ID=46063772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010261448A Active JP5515024B2 (ja) | 2010-11-24 | 2010-11-24 | チップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9097761B2 (ja) |
JP (1) | JP5515024B2 (ja) |
KR (1) | KR101266150B1 (ja) |
TW (1) | TWI467679B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI464811B (zh) * | 2012-06-05 | 2014-12-11 | Yi Ham Chiang | 半導體封裝方法與結構 |
JP5876000B2 (ja) * | 2012-06-11 | 2016-03-02 | 株式会社新川 | ボンディング装置およびボンディング方法 |
KR101332313B1 (ko) * | 2012-09-27 | 2013-12-10 | 주식회사 에스에이티 | 웨이퍼 칩 테스트용 프로브 카드를 구비한 프로버 및 이의 작동방법 |
US9437670B2 (en) * | 2012-11-29 | 2016-09-06 | Globalfoundries Inc. | Light activated test connections |
GB2511087A (en) | 2013-02-22 | 2014-08-27 | Ibm | System for electrical testing and manufacturing a 3D chip stack and method |
JP6271257B2 (ja) * | 2014-01-08 | 2018-01-31 | 東京エレクトロン株式会社 | 基板検査装置及びプローブカード搬送方法 |
JP6377936B2 (ja) * | 2014-04-01 | 2018-08-22 | エイブリック株式会社 | 半導体ウェハ |
US9842823B2 (en) * | 2014-12-29 | 2017-12-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip-stacking apparatus having a transport device configured to transport a chip onto a substrate |
KR102545300B1 (ko) * | 2019-06-24 | 2023-06-16 | 삼성전자주식회사 | 콜렛 장치 및 이를 이용한 반도체 장치의 제조 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05341000A (ja) * | 1992-06-05 | 1993-12-24 | Fujitsu Ltd | 半導体チップの試験方法 |
JPH10163281A (ja) * | 1996-10-04 | 1998-06-19 | Hitachi Ltd | 半導体素子およびその製造方法 |
JP2000162275A (ja) * | 1998-12-01 | 2000-06-16 | Fujitsu Ltd | 半導体試験方法及び半導体試験装置 |
JP2003203952A (ja) * | 2001-12-28 | 2003-07-18 | Toshiba Corp | 積層モジュールの製造方法および積層モジュールの製造装置 |
JP2004281633A (ja) * | 2003-03-14 | 2004-10-07 | Olympus Corp | 積層モジュール |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3512331B2 (ja) * | 1998-04-02 | 2004-03-29 | 富士通株式会社 | 半導体装置のプラスチックパッケージ |
JP2000100882A (ja) * | 1998-09-18 | 2000-04-07 | Hitachi Ltd | 半導体装置の製造方法とその検査方法、及び、それらの方法に用いる冶具 |
JP3813772B2 (ja) * | 1999-09-27 | 2006-08-23 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
DE10103253A1 (de) * | 2001-01-25 | 2002-08-01 | Leica Microsystems | Verfahren und Anordnung zum Transportieren und Inspizieren von Halbleitersubstraten |
JP4516354B2 (ja) * | 2004-05-17 | 2010-08-04 | パナソニック株式会社 | 部品供給方法 |
-
2010
- 2010-11-24 JP JP2010261448A patent/JP5515024B2/ja active Active
-
2011
- 2011-10-27 TW TW100139156A patent/TWI467679B/zh active
- 2011-11-04 KR KR1020110114303A patent/KR101266150B1/ko active IP Right Grant
- 2011-11-10 US US13/293,354 patent/US9097761B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05341000A (ja) * | 1992-06-05 | 1993-12-24 | Fujitsu Ltd | 半導体チップの試験方法 |
JPH10163281A (ja) * | 1996-10-04 | 1998-06-19 | Hitachi Ltd | 半導体素子およびその製造方法 |
JP2000162275A (ja) * | 1998-12-01 | 2000-06-16 | Fujitsu Ltd | 半導体試験方法及び半導体試験装置 |
JP2003203952A (ja) * | 2001-12-28 | 2003-07-18 | Toshiba Corp | 積層モジュールの製造方法および積層モジュールの製造装置 |
JP2004281633A (ja) * | 2003-03-14 | 2004-10-07 | Olympus Corp | 積層モジュール |
Also Published As
Publication number | Publication date |
---|---|
TWI467679B (zh) | 2015-01-01 |
KR20120056199A (ko) | 2012-06-01 |
TW201246420A (en) | 2012-11-16 |
JP5515024B2 (ja) | 2014-06-11 |
US20120126844A1 (en) | 2012-05-24 |
KR101266150B1 (ko) | 2013-05-21 |
US9097761B2 (en) | 2015-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5515024B2 (ja) | チップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置 | |
JP4137471B2 (ja) | ダイシング方法、集積回路チップの検査方法及び基板保持装置 | |
US9039867B2 (en) | Method for detaching a semiconductor chip from a foil | |
US8652858B2 (en) | Chip testing method | |
KR101191594B1 (ko) | 검사용 유지 부재 및 검사용 유지 부재의 제조 방법 | |
TWI749227B (zh) | 檢查系統及檢查系統中之溫度測定方法 | |
JP2007178132A (ja) | 半導体検査装置および半導体検査方法 | |
US8638117B2 (en) | Production device, production method, test apparatus and integrated circuit package | |
JP5345161B2 (ja) | パワーデバイス用のウエハキャリア及びこのウエハキャリアを用いる検査装置 | |
JP6266386B2 (ja) | 半導体試験システム | |
JP2006120827A (ja) | 半導体装置の製造方法 | |
US20230140856A1 (en) | Stamp tool holding apparatus, stamp tool positioning apparatus, multi-component transfer apparatus, and method for manufacturing element array | |
JP5493713B2 (ja) | 基板ホルダ、基板貼り合わせ装置、基板ホルダ対および搬送装置 | |
JP7469937B2 (ja) | スタンプツール保持装置および素子アレイの製造方法 | |
CN115440648A (zh) | 晶圆自动上货的承载装置、晶圆自动上货的传送方法 | |
TW202318015A (zh) | 測試用載具 | |
TWI364086B (ja) | ||
US20060017907A1 (en) | Wafer carrier | |
JP2013026553A (ja) | 基板ホルダメンテナンス装置、基板接合装置、基板ホルダメンテナンス方法および接合半導体装置製造方法 | |
JP5560729B2 (ja) | 吸着検出方法、積層半導体製造方法、吸着装置および積層半導体製造装置 | |
JP2005056909A (ja) | 半導体ウエハの吸着固定方法 | |
CN112444727A (zh) | 晶片测试系统及方法 | |
TW200522247A (en) | A low profile carrier for non-wafer form device testing | |
TW201336014A (zh) | 晶片吸附頭 | |
JPH0384944A (ja) | 半導体検査装置及び検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140225 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20140228 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5515024 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |