JP2012112776A - チップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置 - Google Patents

チップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置 Download PDF

Info

Publication number
JP2012112776A
JP2012112776A JP2010261448A JP2010261448A JP2012112776A JP 2012112776 A JP2012112776 A JP 2012112776A JP 2010261448 A JP2010261448 A JP 2010261448A JP 2010261448 A JP2010261448 A JP 2010261448A JP 2012112776 A JP2012112776 A JP 2012112776A
Authority
JP
Japan
Prior art keywords
chip
inspection
tray
laminated
stacking device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010261448A
Other languages
English (en)
Other versions
JP5515024B2 (ja
Inventor
Katsuo Yasuda
勝男 安田
Yuji Miyagi
雄治 宮城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micronics Japan Co Ltd
Original Assignee
Micronics Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micronics Japan Co Ltd filed Critical Micronics Japan Co Ltd
Priority to JP2010261448A priority Critical patent/JP5515024B2/ja
Priority to TW100139156A priority patent/TWI467679B/zh
Priority to KR1020110114303A priority patent/KR101266150B1/ko
Priority to US13/293,354 priority patent/US9097761B2/en
Publication of JP2012112776A publication Critical patent/JP2012112776A/ja
Application granted granted Critical
Publication of JP5515024B2 publication Critical patent/JP5515024B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2893Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】外形サイズの異なる複数のチップ積層デバイスを、正確に且つ効率的に、低コストで検査できる。
【解決手段】検査装置で検査された検査対象板がダイシングにより分割された複数のチップを積層して構成したチップ積層デバイスを検査するチップ積層デバイス検査方法である。ダイシング前の上記検査対象板と同じ形状及び外形寸法のチップ積層デバイス用トレイを用い、当該チップ積層デバイス用トレイの粘着層に、上記チップ積層デバイスを、ダイシング前の上記検査対象板の各チップの位置に整合させて、1又は複数貼付して支持し、上記チップ積層デバイス用トレイを上記検査装置に上記検査対象板の検査と同様に設置して、上記各チップ積層デバイスを検査する。
【選択図】 図6

Description

本発明は、チップ積層デバイスを検査するチップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置に関する。
検査が終了したウエハ上の複数のチップをカットした後、さらに検査する場合がある。即ち、良品のみを更に厳しく検査する等の目的で、ウエハをチップにカットした後、それらのチップをピックアップして検査する場合がある。この場合、カットされた複数のチップを支持するトレイが必要になる。このトレイの例としては、特許文献1及び特許文献2の例がある。
まず、特許文献1の発明を図1に基づいて説明する。ベース1は、チップが位置決めされ支持されたトレイ2を収納する。ベース1には、ヒンジ3によってふた4が取り付けられている。ふた4の裏面には弾性体5が設けられている。弾性体5は、複数のチップの厚さのばらつきを吸収する。
トレイ2には、一体化する所定のチップ数N(本例では16個)に等しい数の開口部6が、所定の間隔を空けて形成される。開口部6はチップを配置すべき位置に、かつチップの寸法に適合した大きさに形成されている。トレイカバー7は、開口部6にチップが配置されたトレイ2の上側を覆う。
コンタクタ8は、トレイ2の開口部6に搭載されたチップを下側から支持する。コンタクタ8の表面には上記トレイ2の開口部6に挿入して搭載された各チップの電極パッドに対応する位置に突起状の微細プローブ部9を有する。
そして、ベース1にふた4がされて、検査装置に装着される。
次に、特許文献2の発明を図2に基づいて説明する。トレイ11の開口部12にチップ13が搭載され、その上下からコンタクタ14とベース15とで挟んで支持されて、検査装置に装着される。
特開2001−91576号公報 特開2000−100882号公報
ところで、上述した各トレイ2,11は、ダイシングされたチップを1枚ずつ設置して検査する構成になっている。このため、チップを1枚ずつ検査する場合は、各引例のトレイ2,11で問題ない。
しかし、複数のチップを積層して構成されたチップ積層デバイスの場合は、積層された各チップが互いにずれていたり、各チップの周縁部分の仕上げ精度が低かったりすることがある。これにより、チップ積層デバイスの外形サイズが各チップ積層デバイス毎に異なってしまう。このようなチップ積層デバイスを多数個同時に検査する場合、チップ積層デバイスを上記トレイに設置しても、トレイ端面に対する、チップ積層デバイスの上側面(最上層チップ)の各コンタクトパッドの位置は各デバイス毎に異なってしまう。その結果、検査装置の各プローブとの位置合わせが難しい。即ち、チップ積層デバイスの外形サイズが各チップ積層デバイス毎に異なると、トレイ端面に当接するチップ積層デバイス毎にその上側面の各コンタクトパッドの位置が異なってしまい、各コンタクトパッドと検査装置の各プローブとの位置合わせが難しいという問題がある。
また、上記トレイ2、11にチップを詰め替えて測定し、再び詰め替える動作を繰り返す方式の専用装置で測定を行なう場合、下記の問題がある。
(1)専用装置のコストが嵩む。また、専用装置を用いる場合、ハンドリング時間がテスト時間よりも長いと、その差の分はテスタの待機時間であり、ムダな時間となるため、稼働効率が悪い。
(2)上記トレイ2、11は、高精度に加工されるため高価である。さらに、品種が変る毎に専用トレイの製作が必要になり、コストが嵩む。
(3)トレイ精度の維持管理が必要であり、コストが嵩む。
本発明は、上述の点を考慮してなされたもので、外形サイズの異なる複数のチップ積層デバイスを、正確に且つ効率的に、低コストで検査できるチップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置を提供することを目的とする。
上記課題を解決するために本発明のチップ積層デバイス検査方法は、検査装置で検査された検査対象板がダイシングにより分割された複数のチップを積層して構成したチップ積層デバイスを検査するチップ積層デバイス検査方法において、ダイシング前の上記検査対象板と同じ形状及び外形寸法を有し、表面に粘着層を備えたチップ積層デバイス用トレイを用い、当該チップ積層デバイス用トレイの粘着層に、上記チップ積層デバイスを、ダイシング前の上記検査対象板の各チップの位置に整合させて、1又は複数貼付して支持し、上記チップ積層デバイス用トレイを上記検査装置に上記検査対象板の検査と同様に設置して、上記粘着層に貼付された上記各チップ積層デバイスを検査することを特徴とする。
また、チップ積層デバイス再配列ユニットは、検査装置で検査された検査対象板がダイシングにより分割された複数のチップを積層して構成したチップ積層デバイスを配列し直すチップ積層デバイス再配列ユニットであって、上記チップ積層デバイスを支持して上記検査装置に上記検査対象板の検査と同様に設置されるチップ積層デバイス用トレイを支持する再配列ステージと、上記チップ積層デバイスを収納したデバイストレイからチップ積層デバイスを、上記再配列ステージに支持された上記チップ積層デバイス用トレイの粘着層に、ダイシング前の上記検査対象板の各チップの位置に整合させて移し替えるデバイスピックアンドプレイスユニットとを備えたことを特徴とする。
また、チップ積層デバイス用検査装置は、チップ積層デバイスを検査するチップ積層デバイス用検査装置であって、検査対象板がダイシングにより分割された複数のチップを積層して構成したチップ積層デバイスを、チップ積層デバイス用トレイに、ダイシング前の上記検査対象板の各チップの位置に整合させて配列し直すチップ積層デバイス再配列ユニットと、上記チップ積層デバイス用トレイの各チップ積層デバイスを検査する検査ユニットと、検査終了後の上記チップ積層デバイス用トレイの各チップ積層デバイスをデバイストレイに移し替える搬出側デバイスピックアンドプレイスユニットとを備えたことを特徴とする。
以上の構成により、外形サイズの異なる複数のチップ積層デバイスを、正確に且つ効率的に、低コストで検査することができる。
第1従来例のトレイを示す斜視図である。 第2従来例のトレイを示す斜視図である。 本発明の実施形態に係るチップ積層デバイス用シートトレイを示す平面図である。 本発明の実施形態に係るチップ積層デバイス用シートトレイを示す断面図である。 ウエハを示す平面図である。 本発明の実施形態に係るチップ積層デバイス検査方法を示す工程図である。 デバイストレイを示す平面図である。 本発明の実施形態に係るチップ積層デバイス再配列ユニットを示す平面図である。 本発明の実施形態に係るチップ積層デバイス再配列ユニットを示す正面図である。 本発明の実施形態に係るデバイスピックアンドプレイスユニットの要部を示す部分断面図である。
以下、本発明の実施形態に係るチップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置について、添付図面を参照しながら説明する。なお、チップ積層デバイスは、ウエハ等の検査対象板をダイシングして分割された各チップを複数枚積層して一体化し、例えば貫通電極(TSV)等によって各チップの回路を互いに接続したデバイスである。また、検査対象板としては、種々のものがあるが、ここではウエハを例に説明する。図3は本実施形態に係るチップ積層デバイス用シートトレイを示す平面図、図4は本実施形態に係るチップ積層デバイス用シートトレイを示す断面図、図5はウエハを示す平面図、図6は本実施形態に係るチップ積層デバイス検査方法を示す工程図、図7はデバイストレイを示す平面図、図8は本実施形態に係るチップ積層デバイス再配列ユニットを示す平面図、図9は本実施形態に係るチップ積層デバイス再配列ユニットを示す正面図、図10はデバイスピックアンドプレイスユニットの要部を示す部分断面図である。
上記チップ積層デバイスは、チップを複数枚積層して構成されるため、外形精度が悪い。このため、チップ積層デバイスの外形を基準にして位置決めをしても、位置決め精度が悪く、プロービングが難しい。さらに、チップ積層デバイスの最上側面の検査用コンタクトパッドサイズは小さい。検査用コンタクトパッドサイズは、例えば100μm角以下しかなく、位置決めが難しい。
本実施形態に係るチップ積層デバイス検査方法及びチップ積層デバイス用シートトレイは、このようなチップ積層デバイスを、多数個同時に検査できるようにしたものである。具体的には、検査対象のすべてのチップ積層デバイスに対して、その最上側面にある検査用コンタクトパッドの位置を正確に配置し、かつその正確な配置を繰り返し実施でき、各チップ積層デバイスを、ダイシング前のウエハの各チップの位置に整合させる再配列化が簡単にできるようにしたものである。
これにより本検査方法では、複数のチップ積層デバイスを、容易に固定できるシート状部材の上に、一個ずつアライメント(位置決め)しながら固定配置する。配置するパターンは、ダイシング前のウエハのときのチップ配列を基準として配置する。このとき、隣接するチップ積層デバイスの接触を防ぐために、上記チップ配列の一つ置きに又は二つ以上置いて配置する。この状態で、ウエハ24と同様にして、デバイス検査を行なう。検査が終わった後は、チップ積層デバイスをシート状部材から分離して、デバイストレイ31に戻す。
以下に、具体的なチップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置について説明する。
[チップ積層デバイス用シートトレイ]
まず、チップ積層デバイス検査方法に用いるチップ積層デバイス用シートトレイについて説明する。チップ積層デバイス用シートトレイは、上記チップ積層デバイスを支持するためのトレイである。
チップ積層デバイス用シートトレイ21は、図3、4に示すように、リング状の枠体22と、この枠体22に取り付けられた支持シート23とを備えて構成されている。
枠体22は、ダイシング前のウエハ24(図5参照)と同じ形状及び外形寸法に設定されている。ここで、同じ形状及び外形寸法とは、ダイシング前のウエハ24と同様に、このウエハ24の検査装置52(図6参照)に設置して検査できるようにするために、シートトレイ用カセット51(図6参照)や検査装置52の検査ステージ53(図6参照)等に設置できる範囲での同じ形状及び外形寸法である。検査装置52にウエハ24と同様に設置できる範囲での同じ又はほぼ同じ形状及び外形寸法が、上記同じ形状及び外形寸法に含まれる。
枠体22は、低膨張率の材料を用いて構成される。具体的には、検査対象のウエハの熱膨張率と同じ材料で構成される。プローブカードも同様に、ウエハの熱膨張率と同じ材料で構成される。これにより、検査装置52のプローブカード(図示せず)の熱膨張率と同じ熱膨張率の材料で構成されている。これにより、プローブカードの熱膨張によって、各プローブの位置がずれた場合に、その各プローブのずれに合わせて、支持シート23上のチップ積層デバイス25をずらして、チップ積層デバイス25の最上側面の各コンタクトパッドと各プローブとの整合を維持することができる。
支持シート23は、枠体22に取り付けられている。支持シート23は、枠体22の熱膨張に伴って均等に広がる性質を有する合成樹脂等の材料で構成されている。支持シート23は、検査終了後に枠体22から取り外され、新たな支持シート23が、接着剤や粘着テープ等により枠体22に取り付けられて、再使用される。
支持シート23の表面には、チップ積層デバイス25を貼付して支持する粘着層26が設けられている。この粘着層26は、1又は複数のチップ積層デバイス25を、ダイシング前のウエハ24の各チップ24Aの位置に整合させて貼付して支持するための層である。粘着層26は、温度印加やUV光照射等により、粘着性を無くす性質の粘着剤で構成されている。この粘着剤としては、市販されているものを用いることができる。粘着力は強力なものを用いる。支持シート23は、薄膜で構成され、検査ステージ53に載置されることで、各チップ積層デバイス25を正確な位置にかつ堅固に支持するようになっている。また、突き上げピン(図示せず)により粘着層26に接着したチップ積層デバイス25をその下側から突き上げて剥がすためのピン穴(図示せず)を支持シート23に設ける場合もある。これらを適宜組み合わせて、チップ積層デバイス25を容易に剥がすことができるようにしてもよい。
チップ積層デバイス用シートトレイ21の脱着可能な粘着層26に、チップ積層デバイス25を、個別に画像処理を行ないながら高精度に貼り付け固定することで、ウエハ24とほぼ同じ検査対象板とすることができる。即ち、チップ積層デバイス25を貼付したチップ積層デバイス用シートトレイ21は、ウエハ24と、厚さは異なるが、同じ形状及び外形寸法で、各コンタクトパッドが検査装置52の各プローブの位置に整合した、ほぼウエハ24と同様の検査対象板となる。そして、このチップ積層デバイス用シートトレイ21を、各チップ積層デバイス25の検査のために、上記検査装置52に上記ウエハ24の検査と同様に設置して、チップ積層デバイス25の多数個同時測定を行なうことができる。
[チップ積層デバイス再配列ユニット]
次に、チップ積層デバイス再配列ユニットについて説明する。チップ積層デバイス再配列ユニット32(図6参照)は、チップ積層デバイス25の検査のために、複数個のチップ積層デバイス25を再配列するためのユニットである。チップ積層デバイス再配列ユニット32は、チップ積層デバイス25を、チップ積層デバイス用シートトレイ21の上に、一定のピッチ(ダイシング前のウエハ24の各チップ24Aのピッチ×整数倍)で正確に配置して固定する。
チップ積層デバイス再配列ユニット32は、図6、8、9、10に示すように、ベース部材である再配列ユニットベース33と、チップ積層デバイス用シートトレイ21をX軸方向に移動させるX軸ステージ部34と、チップ積層デバイス用シートトレイ21をY軸方向に移動させるY軸ステージ部35と、Y軸ステージ部35に取り付けられてチップ積層デバイス用シートトレイ21を支持する再配列ステージ36と、デバイスピックアンドプレイスユニット37とから構成されている。
デバイスピックアンドプレイスユニット37は、チップ積層デバイス25をデバイストレイ31からチップ積層デバイス用シートトレイ21に移し替えるための装置である。デバイスピックアンドプレイスユニット37は、X軸移動機構40と、Y軸移動機構41と、Z軸移動機構42と、θ軸回転機構43と、吸着コレット44と、載置台45とから構成されている。
X軸移動機構40、Y軸移動機構41、Z軸移動機構42及びθ軸回転機構43は、吸着コレット44のXYZθ方向の移動を制御する機構である。X軸移動機構40からZ軸移動機構42は、直動機構で構成されている。θ軸回転機構43は、吸着コレット44の回転を制御する機構である。θ軸回転機構43は、ステッピングモータ(図示せず)等を用いて構成されている。
吸着コレット44は、チップ積層デバイス25を吸着して支持するための部材である。吸着コレット44は、透明体47と、真空接続口48と、真空シールリング49と、真空室50とから構成されている。透明体47は、真空室50を作るための板材である。アライメントカメラ46は、チップ積層デバイス25の位置調整のために、透明体47と真空室50を介してチップ積層デバイス25を撮影し、チップ積層デバイス25の位置を認識する。真空接続口48は、真空ポンプ(図示せず)からの配管に接続される部分である。真空シールリング49は、真空室50の下端部に設けられて、チップ積層デバイス25を真空室50で吸着するときに真空漏れ防止の吸盤として機能する部材である。真空室50は、真空接続口48を介して真空ポンプに連通されて、真空引きされる空間である。
載置台45は、デバイストレイ31を載置するための台である。載置台45にデバイストレイ31が載置されて、デバイストレイ31内の各チップ積層デバイス25がチップ積層デバイス用シートトレイ21に移載される。
再配列ユニットベース33にはアライメントカメラ46が固定されている。このアライメントカメラ46は、チップ積層デバイス25のXYθ方向の位置決めを行うためのカメラである。アライメントカメラ46は、透明体47と真空室50を通して、チップ積層デバイス25の上面を画像認識する。アライメントカメラ46に登録された、チップ積層デバイス25の最上側面のマーク(特徴的なマークあるいはアライメント用に加工されたマーク)と、再配列対象のチップ積層デバイス25に設けられたマークとを合わせることで、デバイスの位置決めを行う。
[チップ積層デバイス検査方法]
次に、上記チップ積層デバイス用シートトレイ21、チップ積層デバイス再配列ユニット32を用いた、本発明のチップ積層デバイス検査方法について説明する。このチップ積層デバイス検査方法は、上記チップ積層デバイス用シートトレイ21を用いて、複数のチップ積層デバイス25を同時に検査する方法である。
チップ積層デバイス検査方法は、図6に示すように、チップ積層デバイス再配列工程と、検査工程と、トレイ収納工程とから構成されている。
チップ積層デバイス再配列工程は、チップ積層デバイス25をデバイストレイ31(図7参照)に収納した後に行う工程である。ウエハ24は、検査装置52で検査された後、ダイシングされて各チップ24Aに分割され、分割された各チップ24Aのうちの複数枚を積層して一体化し、例えば貫通電極(TSV)等によって各チップ24Aの回路を互いに接続してチップ積層デバイス25が構成される。そして、このチップ積層デバイス25は、デバイストレイ31に収納される。この工程の次の工程が、チップ積層デバイス再配列工程である。
チップ積層デバイス再配列工程では、チップ積層デバイス再配列ユニット32によってデバイストレイ31内のチップ積層デバイス25を、チップ積層デバイス用シートトレイ21に配列し直す。即ち、各チップ積層デバイス25を、ダイシング前のウエハ24の各チップ24Aの位置に整合させて、チップ積層デバイス用シートトレイ21に配列し直す。
チップ積層デバイス再配列ユニット32では、デバイスピックアンドプレイスユニット37のX軸移動機構40及びY軸移動機構41で、吸着コレット44を、載置台45に載置されたデバイストレイ31の直上に移動させ、Z軸移動機構42で、吸着コレット44の真空シールリング49をチップ積層デバイス25に接触させて、このチップ積層デバイス25を吸着する。
次いで、Z軸移動機構42で吸着コレット44を上昇させて、X軸移動機構40とY軸移動機構41とで、チップ積層デバイス25をアライメントカメラ46の真下に移動させる。吸着コレット44の移動開始と同時に、再配列ステージ36が、次のチップ積層デバイス25をチップ積層デバイス用シートトレイ21上の設置するために、再配列情報に基き、正確な距離だけ移動される。即ち、再配列ステージ36が、X軸ステージ部34及びY軸ステージ部35で移動されて、チップ積層デバイス用シートトレイ21上のチップ積層デバイス25の設置位置である、ダイシング前のウエハ24の各チップ24Aの位置に整合する位置を、アライメントカメラ46の真下の位置に整合させるように、移動される。
また、チップ積層デバイス25がアライメントカメラ46の真下に移動した後、アライメントカメラ46がチップ積層デバイス25の最上面の画像を認識し、登録されたマークと一致するように回転させると共にXY軸方向に移動させて、チップ積層デバイス25のアライメントが実施される。これにより、ウエハ24を検査した検査装置52のプローブと、チップ積層デバイス25の最上側面の各コンタクトパッドとが整合する。
次いで、吸着コレット44をZ軸移動機構42で降下させて、吸着コレット44に吸着されたチップ積層デバイス25をチップ積層デバイス用シートトレイ21の粘着層26に貼付させる。次いで、真空引きを停止させて真空室50による吸着を解除し、吸着コレット44を上昇させる。
ここで、チップ積層デバイス25の設定位置としては、図5のウエハ24の各チップ24Aの位置のうち一つ置きの位置(図5のハッチングの位置)に合わせる。チップ積層デバイス25は、この位置に合わせて図3のチップ積層デバイス用シートトレイ21の粘着層26に貼付する。これにより、隣接するチップ積層デバイス25同士が接触せずに、正確に位置決めされる。チップ積層デバイス用シートトレイ21に予め設定された個数のチップ積層デバイス25が、チップ積層デバイス用シートトレイ21の粘着層26に貼付されるまで、上述の処理が行われる。このとき、デバイストレイ31内のチップ積層デバイス25がなくなれば、次のデバイストレイ31に入れ替えられる。
次いで、チップ積層デバイス用シートトレイ21が、図6のチップ積層デバイス再配列ユニット32に隣接する、シートトレイ用カセット51に、ウエハ24と同様にして収納される。シートトレイ用カセット51のすべての収納スペースにチップ積層デバイス用シートトレイ21が収納されたら、シートトレイ用カセット51は検査装置52側に送られ、新たなシートトレイ用カセット51が用意される。
検査工程では、送られたシートトレイ用カセット51内のチップ積層デバイス用シートトレイ21が順次検査される。このとき、チップ積層デバイス用シートトレイ21はウエハ24と同様に扱われる。
具体的には、図6に示すように、シートトレイ用カセット51が検査装置52に設置される。検査装置52では、搬送アーム(図示せず)で、シートトレイ用カセット51内のチップ積層デバイス用シートトレイ21が取り出されて、検査ステージ53に載置される。次いで、ウエハ24の場合と同様に、チップ積層デバイス用シートトレイ21がXYθ方向に位置合わせされて、各プローブと、チップ積層デバイス用シートトレイ21上の各チップ積層デバイス25の各コンタクトパッドとが整合される。
次いで、検査ステージ53が上昇されて、各プローブと各コンタクトパッドとが互いに接触されて、検査が行われる。検査が終了したら、搬送アームでチップ積層デバイス用シートトレイ21が、搬出側のシートトレイ用カセット51に挿入される。シートトレイ用カセット51のすべての収納スペースにチップ積層デバイス用シートトレイ21が収納されたら、そのシートトレイ用カセット51は搬出側デバイスピックアンドプレイスユニット55側に送られ、新たなシートトレイ用カセット51が用意される。
トレイ収納工程では、順次送られてくる搬出側のシートトレイ用カセット51を、搬出側デバイスピックアンドプレイスユニット55にセットする。
ここで、搬出側デバイスピックアンドプレイスユニット55は、チップ積層デバイス用シートトレイ21上の各チップ積層デバイス25を搬出側のデバイストレイ31に移し替えるための装置である。搬出側デバイスピックアンドプレイスユニット55では、各チップ積層デバイス25をデバイストレイ31に移し替えるだけなので、高い精度は要求されない。このため、搬出側デバイスピックアンドプレイスユニット55は、チップ積層デバイス再配列ユニット32の構成要素の一部である、X軸移動機構57と、Y軸移動機構58と、Z軸移動機構59と、吸着コレット61と、粘着解除手段(図示せず)とから構成されている。X軸移動機構57と、Y軸移動機構58と、Z軸移動機構59と、吸着コレット61は、上記チップ積層デバイス再配列ユニット32の各機構と同様である。粘着解除手段は、チップ積層デバイス用シートトレイ21の粘着層26から粘着性を解除するための手段である。粘着解除手段は、粘着層26の性質に合わせて、加熱装置、UV発光機、突き上げピン等で構成されている。
これにより、チップ積層デバイス用シートトレイ21の粘着層26の粘着性が粘着解除手段で解除される。次いで、チップ積層デバイス用シートトレイ21上の各チップ積層デバイス25が、吸着コレット61で吸着されて、X軸移動機構57、Y軸移動機構58、Z軸移動機構59で、デバイストレイ31に移し替えられる。
次いで、チップ積層デバイス用シートトレイ21は、枠体22から支持シート23が取り外され、新たな支持シート23が枠体22に取り付けられて再使用される。
以上のように、チップ積層デバイス用シートトレイ21の支持シート23に粘着層26を介して複数のチップ積層デバイス25を、正確に位置合わせして強く貼付するため、チップ積層デバイス25の上側面の各コンタクトパッドと、検査装置52の各プローブとの位置合わせを、容易に且つ正確に行うことができる。即ち、各チップ積層デバイス25の外形サイズの違いに係わらず、正確に支持することができる。
チップ積層デバイス用シートトレイ21は、ウエハ24と同じ形状及び外形寸法を有するため、ウエハ24の検査装置52をそのまま流用することができ、ランニングコストを大幅に低減することができる。
また、ウエハ24の検査装置52をそのまま流用することができるため、プローブカードなどの品種対応のイニシャル費や装置開発費等を低減することができる。
チップ積層デバイス25は、チップ積層デバイス用シートトレイ21の支持シート23に任意の個数取り付けることができるため、複数のチップ積層デバイス25を、容易にかつ効率的に検査することができる。特に、多数のチップ積層デバイス25を同時に測定することができ、検査効率が大幅に向上する。
また、チップ積層デバイス25用の専用の検査装置を用いる必要がないため、その専用検査装置への搬送等が不要で、ハンドリング時間が短縮し、稼働効率が向上する。
検査時の温度変化に対しても、チップ積層デバイス用シートトレイ21の枠体22の熱膨張率の改良により、検査精度を高く維持することができる。
トレイ方式に比べ、高精度にコンタクトパッドの位置を保持できるため、コンタクトパッドの微細化が可能となり、チップ単価の低減を図ることができる。
[変形例]
上記実施形態では、チップ積層デバイス用シートトレイ21に複数のチップ積層デバイス25を取り付けたが、1個だけ貼付して検査することもできる。
また、上記実施形態では、図5に示すように、チップ積層デバイス25をチップ積層デバイス用シートトレイ21に一つ置きに配設したが、二つ置き以上でもよい。チップ積層デバイス25の外形寸法が正確な場合は、ウエハ24のチップ24Aの配列と同様に、間隙を空けずに配設してもよい。この場合も、上記実施形態同様の作用、効果を奏することができる。
上記実施形態では、図6において、各工程が分かりやすいように、シートトレイ用カセット51を使用した工程別の装置としたが、チップ積層デバイス再配列ユニット32と、検査装置52と、搬出側デバイスピックアンドプレイスユニット55とを一体とした装置とすることもできる。即ち、チップ積層デバイス25を検査するチップ積層デバイス用検査装置であって、検査対象板がダイシングにより分割された複数のチップを積層して構成したチップ上記積層デバイス25を、チップ積層デバイス用シートトレイ21等のチップ積層デバイス用トレイに、ダイシング前の上記検査対象板の各チップの位置に整合させて配列し直すチップ積層デバイス再配列ユニット32と、上記チップ積層デバイス用トレイの各チップ積層デバイス25を検査する検査ユニットとしての検査装置52と、検査終了後の上記チップ積層デバイス用トレイの各チップ積層デバイス25をデバイストレイ31に移し替える搬出側デバイスピックアンドプレイスユニット55とを一体とした装置とすることもできる。この場合も、上記実施形態同様の作用、効果を奏することができる。
上記実施形態では、チップ積層デバイス用トレイとして、支持シート23を備えたチップ積層デバイス用シートトレイ21を例に説明したが、他の構成のトレイや既存のトレイ等を用いてもよい。
21:チップ積層デバイス用シートトレイ、22:枠体、23:支持シート、24:ウエハ、24A:チップ、25:チップ積層デバイス、26:粘着層、31:デバイストレイ、32:チップ積層デバイス再配列ユニット、33:再配列ユニットベース、34:X軸ステージ部、35:Y軸ステージ部、36:再配列ステージ、37:デバイスピックアンドプレイスユニット、40:X軸移動機構、41:Y軸移動機構、42:Z軸移動機構、43:θ軸回転機構、44:吸着コレット、45:載置台、46:アライメントカメラ、47:透明体、48:真空接続口、49:真空シールリング、50:真空室、51:シートトレイ用カセット、52:検査装置、53:検査ステージ、55:搬出側デバイスピックアンドプレイスユニット、57:X軸移動機構、58:Y軸移動機構、59:Z軸移動機構、61:吸着コレット。
第1従来例のトレイを示す斜視図である。 第2従来例のトレイを示す斜視図である。 本発明の実施形態に係るチップ積層デバイス用シートトレイを示す平面図である。 図3のIV−IV線矢視断面図である。 ウエハを示す平面図である。 本発明の実施形態に係るチップ積層デバイス検査方法を示す工程図である。 デバイストレイを示す平面図である。 本発明の実施形態に係るチップ積層デバイス再配列ユニットを示す平面図である。 本発明の実施形態に係るチップ積層デバイス再配列ユニットを示す正面図である。 本発明の実施形態に係るデバイスピックアンドプレイスユニットの要部を示す部分断面図である。
以下、本発明の実施形態に係るチップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置について、添付図面を参照しながら説明する。なお、チップ積層デバイスは、ウエハ等の検査対象板をダイシングして分割された各チップを複数枚積層して一体化し、例えば貫通電極(TSV)等によって各チップの回路を互いに接続したデバイスである。また、検査対象板としては、種々のものがあるが、ここではウエハを例に説明する。図3は本実施形態に係るチップ積層デバイス用シートトレイを示す平面図、図4は図3のIV−IV線矢視断面図、図5はウエハを示す平面図、図6は本実施形態に係るチップ積層デバイス検査方法を示す工程図、図7はデバイストレイを示す平面図、図8は本実施形態に係るチップ積層デバイス再配列ユニットを示す平面図、図9は本実施形態に係るチップ積層デバイス再配列ユニットを示す正面図、図10はデバイスピックアンドプレイスユニットの要部を示す部分断面図である。

Claims (10)

  1. 検査装置で検査された検査対象板がダイシングにより分割された複数のチップを積層して構成したチップ積層デバイスを検査するチップ積層デバイス検査方法において、
    ダイシング前の上記検査対象板と同じ形状及び外形寸法を有し、表面に粘着層を備えたチップ積層デバイス用トレイを用い、
    当該チップ積層デバイス用トレイの粘着層に、上記チップ積層デバイスを、ダイシング前の上記検査対象板の各チップの位置に整合させて、1又は複数貼付して支持し、
    上記チップ積層デバイス用トレイを上記検査装置に上記検査対象板の検査と同様に設置して、上記粘着層に貼付された上記各チップ積層デバイスを検査することを特徴とするチップ積層デバイス検査方法。
  2. 請求項1に記載のチップ積層デバイス検査方法において、
    デバイストレイに収納された上記各チップ積層デバイスが、上記チップ積層デバイス用トレイの粘着層に、ダイシング前の上記検査対象板の各チップの位置及び向きに整合させて貼付されて、当該チップ積層デバイス用トレイが上記検査対象板と同様にカセットに収納されて、検査装置にセットされ、
    検査終了後のチップ積層デバイス用トレイ上の各チップ積層デバイスが、上記デバイストレイに移し替えられることを特徴とするチップ積層デバイス検査方法。
  3. 請求項1又は2に記載のチップ積層デバイス検査方法において、
    上記チップ積層デバイス用トレイ上の各チップ積層デバイスが、ダイシング前の上記検査対象板の各チップの位置に対して、少なくともそのチップ配列の一つ置きの位置に整合されて貼付されることを特徴とするチップ積層デバイス検査方法。
  4. 請求項1乃至3のいずれか1項に記載のチップ積層デバイス検査方法において、
    上記チップ積層デバイスに設けたマークを基に、上記各チップ積層デバイスを位置決めすることを特徴とするチップ積層デバイス検査方法。
  5. 請求項1乃至4のいずれか1項に記載のチップ積層デバイス検査方法において、
    上記チップ積層デバイス用トレイが、ダイシング前の上記検査対象板と同じ形状及び外形寸法の枠体と、当該枠体に取り付けられた支持シートとを備え、
    上記支持シートが検査終了後に上記枠体から取り外され、新たな支持シートが上記枠体に取り付けられて再使用されることを特徴とするチップ積層デバイス検査方法。
  6. 請求項5に記載のチップ積層デバイス検査方法において、
    上記チップ積層デバイス用トレイの枠体が、低膨張率の材料で構成され、上記支持シートが、上記枠体の熱膨張に伴って均等に広がる性質を備えたことを特徴とするチップ積層デバイス検査方法。
  7. 検査装置で検査された検査対象板がダイシングにより分割された複数のチップを積層して構成したチップ積層デバイスを配列し直すチップ積層デバイス再配列ユニットであって、
    上記チップ積層デバイスを支持して上記検査装置に上記検査対象板の検査と同様に設置されるチップ積層デバイス用トレイを支持する再配列ステージと、
    上記チップ積層デバイスを収納したデバイストレイからチップ積層デバイスを、上記再配列ステージに支持された上記チップ積層デバイス用トレイの粘着層に、ダイシング前の上記検査対象板の各チップの位置に整合させて移し替えるデバイスピックアンドプレイスユニットとを備えたことを特徴とするチップ積層デバイス再配列ユニット。
  8. 請求項7に記載のチップ積層デバイス再配列ユニットにおいて、
    上記チップ積層デバイス用トレイが、ダイシング前の上記検査対象板と同じ形状及び外形寸法の枠体と、当該枠体に取り付けられた支持シートとを備え、
    上記支持シートが検査終了後に上記枠体から取り外され、新たな支持シートが上記枠体に取り付けられることを特徴とするチップ積層デバイス再配列ユニット。
  9. 請求項8に記載のチップ積層デバイス再配列ユニットにおいて、
    上記枠体が、低膨張率の材料で構成され、
    上記支持シートが、上記枠体の熱膨張に伴って均等に広がる材料で構成されたことを特徴とするチップ積層デバイス再配列ユニット。
  10. チップ積層デバイスを検査するチップ積層デバイス用検査装置であって、
    検査対象板がダイシングにより分割された複数のチップを積層して構成したチップ積層デバイスを、チップ積層デバイス用トレイに、ダイシング前の上記検査対象板の各チップの位置に整合させて配列し直すチップ積層デバイス再配列ユニットと、
    上記チップ積層デバイス用トレイの各チップ積層デバイスを検査する検査ユニットと、
    検査終了後の上記チップ積層デバイス用トレイの各チップ積層デバイスをデバイストレイに移し替える搬出側デバイスピックアンドプレイスユニットとを備えたことを特徴とするチップ積層デバイス用検査装置。
JP2010261448A 2010-11-24 2010-11-24 チップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置 Active JP5515024B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010261448A JP5515024B2 (ja) 2010-11-24 2010-11-24 チップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置
TW100139156A TWI467679B (zh) 2010-11-24 2011-10-27 晶片層積元件檢查方法和晶片層積元件再配列單元以及晶片層積元件用檢查裝置
KR1020110114303A KR101266150B1 (ko) 2010-11-24 2011-11-04 칩 적층 디바이스 검사방법, 칩 적층 디바이스 재배열 유닛 및 칩 적층 디바이스용 검사장치
US13/293,354 US9097761B2 (en) 2010-11-24 2011-11-10 Chip stack device testing method, chip stack device rearranging unit, and chip stack device testing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010261448A JP5515024B2 (ja) 2010-11-24 2010-11-24 チップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置

Publications (2)

Publication Number Publication Date
JP2012112776A true JP2012112776A (ja) 2012-06-14
JP5515024B2 JP5515024B2 (ja) 2014-06-11

Family

ID=46063772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010261448A Active JP5515024B2 (ja) 2010-11-24 2010-11-24 チップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置

Country Status (4)

Country Link
US (1) US9097761B2 (ja)
JP (1) JP5515024B2 (ja)
KR (1) KR101266150B1 (ja)
TW (1) TWI467679B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI464811B (zh) * 2012-06-05 2014-12-11 Yi Ham Chiang 半導體封裝方法與結構
JP5876000B2 (ja) * 2012-06-11 2016-03-02 株式会社新川 ボンディング装置およびボンディング方法
KR101332313B1 (ko) * 2012-09-27 2013-12-10 주식회사 에스에이티 웨이퍼 칩 테스트용 프로브 카드를 구비한 프로버 및 이의 작동방법
US9437670B2 (en) * 2012-11-29 2016-09-06 Globalfoundries Inc. Light activated test connections
GB2511087A (en) 2013-02-22 2014-08-27 Ibm System for electrical testing and manufacturing a 3D chip stack and method
JP6271257B2 (ja) * 2014-01-08 2018-01-31 東京エレクトロン株式会社 基板検査装置及びプローブカード搬送方法
JP6377936B2 (ja) * 2014-04-01 2018-08-22 エイブリック株式会社 半導体ウェハ
US9842823B2 (en) * 2014-12-29 2017-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Chip-stacking apparatus having a transport device configured to transport a chip onto a substrate
KR102545300B1 (ko) * 2019-06-24 2023-06-16 삼성전자주식회사 콜렛 장치 및 이를 이용한 반도체 장치의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05341000A (ja) * 1992-06-05 1993-12-24 Fujitsu Ltd 半導体チップの試験方法
JPH10163281A (ja) * 1996-10-04 1998-06-19 Hitachi Ltd 半導体素子およびその製造方法
JP2000162275A (ja) * 1998-12-01 2000-06-16 Fujitsu Ltd 半導体試験方法及び半導体試験装置
JP2003203952A (ja) * 2001-12-28 2003-07-18 Toshiba Corp 積層モジュールの製造方法および積層モジュールの製造装置
JP2004281633A (ja) * 2003-03-14 2004-10-07 Olympus Corp 積層モジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3512331B2 (ja) * 1998-04-02 2004-03-29 富士通株式会社 半導体装置のプラスチックパッケージ
JP2000100882A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd 半導体装置の製造方法とその検査方法、及び、それらの方法に用いる冶具
JP3813772B2 (ja) * 1999-09-27 2006-08-23 株式会社ルネサステクノロジ 半導体装置の製造方法
DE10103253A1 (de) * 2001-01-25 2002-08-01 Leica Microsystems Verfahren und Anordnung zum Transportieren und Inspizieren von Halbleitersubstraten
JP4516354B2 (ja) * 2004-05-17 2010-08-04 パナソニック株式会社 部品供給方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05341000A (ja) * 1992-06-05 1993-12-24 Fujitsu Ltd 半導体チップの試験方法
JPH10163281A (ja) * 1996-10-04 1998-06-19 Hitachi Ltd 半導体素子およびその製造方法
JP2000162275A (ja) * 1998-12-01 2000-06-16 Fujitsu Ltd 半導体試験方法及び半導体試験装置
JP2003203952A (ja) * 2001-12-28 2003-07-18 Toshiba Corp 積層モジュールの製造方法および積層モジュールの製造装置
JP2004281633A (ja) * 2003-03-14 2004-10-07 Olympus Corp 積層モジュール

Also Published As

Publication number Publication date
TWI467679B (zh) 2015-01-01
KR20120056199A (ko) 2012-06-01
TW201246420A (en) 2012-11-16
JP5515024B2 (ja) 2014-06-11
US20120126844A1 (en) 2012-05-24
KR101266150B1 (ko) 2013-05-21
US9097761B2 (en) 2015-08-04

Similar Documents

Publication Publication Date Title
JP5515024B2 (ja) チップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置
JP4137471B2 (ja) ダイシング方法、集積回路チップの検査方法及び基板保持装置
US9039867B2 (en) Method for detaching a semiconductor chip from a foil
US8652858B2 (en) Chip testing method
KR101191594B1 (ko) 검사용 유지 부재 및 검사용 유지 부재의 제조 방법
TWI749227B (zh) 檢查系統及檢查系統中之溫度測定方法
JP2007178132A (ja) 半導体検査装置および半導体検査方法
US8638117B2 (en) Production device, production method, test apparatus and integrated circuit package
JP5345161B2 (ja) パワーデバイス用のウエハキャリア及びこのウエハキャリアを用いる検査装置
JP6266386B2 (ja) 半導体試験システム
JP2006120827A (ja) 半導体装置の製造方法
US20230140856A1 (en) Stamp tool holding apparatus, stamp tool positioning apparatus, multi-component transfer apparatus, and method for manufacturing element array
JP5493713B2 (ja) 基板ホルダ、基板貼り合わせ装置、基板ホルダ対および搬送装置
JP7469937B2 (ja) スタンプツール保持装置および素子アレイの製造方法
CN115440648A (zh) 晶圆自动上货的承载装置、晶圆自动上货的传送方法
TW202318015A (zh) 測試用載具
TWI364086B (ja)
US20060017907A1 (en) Wafer carrier
JP2013026553A (ja) 基板ホルダメンテナンス装置、基板接合装置、基板ホルダメンテナンス方法および接合半導体装置製造方法
JP5560729B2 (ja) 吸着検出方法、積層半導体製造方法、吸着装置および積層半導体製造装置
JP2005056909A (ja) 半導体ウエハの吸着固定方法
CN112444727A (zh) 晶片测试系统及方法
TW200522247A (en) A low profile carrier for non-wafer form device testing
TW201336014A (zh) 晶片吸附頭
JPH0384944A (ja) 半導体検査装置及び検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140225

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140228

R150 Certificate of patent or registration of utility model

Ref document number: 5515024

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250