CN112444727A - 晶片测试系统及方法 - Google Patents

Abstract

本发明公开晶片测试系统及方法。晶片测试系统用于测试晶片，晶片具有第一面和第二面。晶片测试系统包括测试机台、第一探针组、载体、膜片、第二探针组、以及工作台。测试机台包括测试电路。第一探针组与测试机台电学连接，第一探针组用于在操作时与晶片的第一面电学接触。载体与测试机台机械连接，并且承载第一探针组。膜片具有多个孔，膜片用于在操作时与晶片的第二面物理接触。第二探针组用于在操作时通过多个孔与晶片的第二面电学接触。工作台用于承载第二探针组。根据本发明的晶片测试系统及方法既能实现在封装前对薄晶片的电学测试，又能提供机械保护，改善芯片在电传导和热传导方面的性能。

Description

晶片测试系统及方法

技术领域

本发明涉及半导体领域，更具体而言，涉及晶片测试系统及方法。

背景技术

在晶片切片封装之前，通常需要对晶片中的各个芯片进行芯片探针测试(chipprobing,即CP测试)，以识别坏的芯片，减少后续封装和测试成本。由于独特的优点，作为第三代半导体成员的碳化硅(SiC)获得了广泛的关注和研究。碳化硅拥有10倍于硅材料的临界电场强度，因此在电子功率器件中，允许使用更薄的漂移区来维持更高的阻断电压。目前的碳化硅晶片的厚度可薄至200微米(um)或以下。当碳化硅晶片进一步减薄之后(比如达100um或以下)，同时由于碳化硅晶片相比于硅晶片而言更脆，难以在封装之前直接将晶片置于测试平台上进行CP测试。如果不进行CP测试就直接封装，则坏的芯片只能在后续成品测试中才能被发现，这不只会增加芯片的制造成本，还会延误发现芯片制造中存在的问题以及解决相应问题的时间，因而是十分不利的。

发明内容

本发明提出晶片测试系统及方法，以解决现有技术中上述一个或多个技术问题。

根据本发明的一方面，提供一种晶片测试系统，晶片测试系统用于测试晶片，晶片具有第一面和第二面。晶片测试系统包括测试机台、第一探针组、载体、膜片、第二探针组、以及工作台。测试机台包括测试电路。第一探针组与测试机台电学连接，第一探针组用于在操作时与晶片的第一面电学接触。

载体与测试机台机械连接，并且承载第一探针组。膜片具有多个孔，膜片用于在操作时与晶片的第二面物理接触。第二探针组用于在操作时通过多个孔与晶片的第二面电学接触。工作台用于承载第二探针组。

根据本发明的又一方面，提供一种晶片测试方法。该方法包括：提供晶片，晶片具有第一面和第二面，第一面处设置有多个芯片；将晶片的第二面与具有多个孔的膜片结合；将晶片和膜片定位在工作台上，使得工作台上设置的第二探针组的每个探针通过膜片的相应孔与晶片的第二面接触；移动工作台使得第一探针组的每个探针与多个芯片中的待测芯片对齐；移动工作台使得第一探针组的每个探针与多个芯片中的待测芯片电学接触；以及启动测试机台的测试电路对所述待测芯片进行晶片测试。

根据本发明的再一方面，提供一种晶片测试方法。该方法包括：提供晶片，晶片具有第一面和第二面，第一面处设置有多个芯片；将晶片的第二面与具有多个孔的膜片结合；将晶片和膜片放置在设置有第二探针组的工作台上使得第二探针组的每个探针通过多个孔中相应的孔与第二面电学接触；移动承载有第一探针组的载体使得第一探针组的每个探针与多个芯片中的待测芯片电学接触；以及启动测试机台的测试电路对待测芯片进行晶片测试。

根据本发明实施例的晶片测试系统和方法具有许多优点。例如，根据本发明的晶片测试系统和方法能够对较薄的晶片(例如100um)进行电学测试，而且在测试时，能提供很好的机械保护，避免晶片挠曲、断裂等，从而能降低芯片封装和后续测试成本、增加芯片成品率，由此降低芯片的制造成本。而且，通过对膜片和工作台实施的创新性设计，可有效地对晶片进行测量，这对于薄晶片，例如厚度为150um或以下的碳化硅晶片，是特别有利的。根据本发明的晶片测试系统结构简单、成本有效、而且可灵活调整，对具有不同芯片的晶片具有普遍适用性。

本发明的其他实施例和更多技术效果将在下文详述。

附图说明

多个实施例通过与之对应的附图进行示例性说明，这些示例性说明并不构成对实施例的限定。为方便计，相同或相似的元件在附图中采用相同或相似的附图标记，除非有特别说明，附图中的图不构成比例限制，其中，

图1示出根据本发明的一些实施例的晶片测试系统的示意图；

图2示出图1的具有多个孔的膜片的截面示意图；

图3示出图1的具有多个孔的膜片的顶平面示意图；

图4示出根据本发明的一些实施例的探针的示意图；

图5示出根据本发明的一些实施例的第二探针组的探针设计和操作原理示意图；

图6示出根据本发明的一些实施例的晶片测试方法的流程图；

图7示出根据本发明的另一些实施例的晶片测试方法的流程图。

具体实施方式

为了便于理解本发明，以下将结合相关附图描述多个示例性实施例。本领域技术人员要理解的是，本文实施例仅出于例示本发明的目的，而决非对本发明的限制。

根据本发明的一方面，图1-3示出根据本发明的一些实施例的晶片测试系统的示意图。晶片测试系统包括测试机台110、载体120、第一探针组130、膜片(blue tape)150、第二探针组160、和工作台170。

晶片测试系统可用于对待测晶片或晶片140进行电学测试，例如CP测试。晶片140具有第一面或正面142和与第一面142相对的第二面或背面144。在第一面142侧设置有多个芯片(例如几百、几千个芯片)，每个芯片包括一个或多个半导体器件，半导体器件之间例如可通过划道线分隔，半导体器件可以是肖特基二极管、双极型晶体管、绝缘栅双极晶体管、金属氧化物场效应晶体管、结型场效应晶体管、半导体存储器件、半导体光伏器件、或其他合适类型的半导体器件、或者由一种或多种半导体器件通过适当连接或集成构成的一个或多个集成电路。每个面都设置有导电体或电极，第一面的导电体例如是铝，第二面的导电体例如是钛、镍、银的合金。在图1的特定实施例中例示了待测试的四个芯片146、147、148、149。

测试机台110包括测试电路(未示出)，测试电路具有多个电学端子，测试电路用于对晶片140上设置的芯片146、147、148、149进行电学测试或晶片测试。电学测试可以测试电特性或磁特性，例如击穿电压、电阻特性、正向电压-电流曲线等。

载体120与测试机台110机械连接。测试机台110能通过机械装置(例如机械手)来前后、左右、上下移动载体120。载体120承载或支撑第一探针组130。通过载体120的移动，能将第一探针组130移动或定位至合适的位置。载体120可由合适材料制成，例如可以是印刷电路板。在一些实施例中，载体120是探针卡(probe card)。

第一探针组130与测试机台110电学连接。第一探针组130可与测试机台110的相应电学端子直接连接，载体120仅提供机械承载功能。备选地，载体120可额外地作为电学中介，即具有多个输入端子(第一多个电学端子)和多个输出端子(第二多个电学端子)。多个输入端子与测试机台110的测试电路电学连接，多个输出端子与第一探针组130电学连接。第一探针组130包括多个探针，在操作时与晶片140的第一面142电学接触或连接。例如，第一探针组130可与芯片146(芯片146此时可称为待测芯片或目标待测芯片或目标芯片)的相应端子或电极接触，以对芯片146施加信号(例如电压)，进行电学测试。

膜片150具有多个孔154(图2和3)，相邻孔之间是膜体152。膜片150的厚度d0在100um至300um范围，例如100um、150um、200um、250um、300um。孔154的顶平面视图示出为圆形，直径L2在50um至250um范围，例如50um、100um、150um、200um、250um，相邻孔154之间的距离L1在50um至400um范围，例如50um、100um、150um、200um、250um、300um、350um、400um。在操作时，膜片150对晶片140进行保护，例如避免晶片140在操作过程中断裂、翘曲等。

在本特定实施例中，膜片150是蓝膜(blue tape)，蓝膜的其中一面设置有粘合剂，能够将蓝膜与晶片(例如晶片的第二面144)粘合在一起。蓝膜的另一面平滑，没有设置粘合剂，便于通过合适方法(例如真空吸附)定位或固定在工作台上。

第二探针组160包括多个探针。在操作时，第二探针组160可通过膜片150的多个孔154与晶片140的第二面144电学接触。例如以这种方式，第二探针组160的多个探针可穿过多个孔154接触第二面144。

工作台170例如是晶片夹头台(wafer chuck table)。工作台170包括台体172和金属膜174。台体172可以是导电的，例如包括铜。金属膜174设置在台体172上。金属膜174例如可以是电镀或涂覆在台体172表面上的金薄膜，以进一步改善在测试时与晶片的电学接触。工作台170承载或支撑第二探针组160并将第二探针组160与测试机台110的测试电路电学连接。例如，工作台170与第二探针组160电学连接，同时与测试机台110的测试电路的相应端子连接，由此，在操作时，测试机台110的测试电路、第一探针组130、晶片140、第二探针组160形成电学通路，从而可对晶片140中的相应芯片进行电学测试。

膜片通常是不导电的。因而晶片与膜片贴合在一起之后，难以将晶片与膜片贴合的面与外电路电学接触，由此难以对晶片进行晶片测试。另一方面，如果不施加膜片，则当待测晶片太薄时，例如在150um或以下，在操作过程中晶片很容易机械变形或损坏。而根据图1-3所例示的实施例，膜片设置有或定义了多个孔，第二探针组的探针可通过相应的孔与晶片与膜片贴合的面(在上述实施例中，即第二面144)电学接触，使得在封装前能实现对晶片进行电学测试，又能对晶片提供很好的机械保护，由此可降低芯片封装和后续测试成本、缩短发现在芯片制造过程中存在的问题的时间，这对降低芯片成本和提升芯片生产质量控制都是有利的。此外，膜片的孔和第二探针组可灵活设计，这使得根据本实施例的晶片测试系统简单、灵活，具有很强的普适性，可应用于具有不同芯片的晶片的测试。

图4示出根据本发明的一些实施例的探针460的示意图。探针460例如可以是图1的第一探针组130的探针的特定实施方式，也可以是第二探针组160的探针的特定实施例方式。

如图4所示，探针460包括探针体462和探针头464。探针体462例如是圆柱体，截面呈方形，截面直径d为几百微米，例如125um。探针头464例如是近似圆锥体，截面呈近似三角形。在远离探针体462的一端，探针头464具有尖端。探针头464的长度h可为几百微米，例如250um。探针头464的尖端的半径可为几个微米，例如2um。

图5示出根据本发明的一些实施例的第二探针组的探针设计和操作原理示意图。图5例如是图1所示的第二探针组的探针的一个特定实施方式。为了简洁起见，图5仅仅例示性地示出了结构的相关部分。

如图5所示，工作台包括台体572和金属膜574，工作台设置有或定义有真空孔576。第二探针组的探针560包括弹性部566(图5例示为弹簧)，探针560通过弹性部566固定在或设置在工作台上，并且可沿着弹簧伸缩方向移动。膜片的相邻膜体552定义孔。探针560通过孔与晶片540的一个面接触。由于弹性部566的弹力，可在操作时使得探针560的探针头与晶片540的电学接触更好。在晶片540与膜片的膜体552结合后，可将二者以适当的方式放置在工作台上，通过真空孔576抽气，使得膜片牢固地吸附在工作台上。

在图5中，金属膜574的存在可改善探针的电学接触，但是金属膜574并非必须的。此外，在操作时，探针560与金属膜574和台体572的壁之间的接触也并非是必须的，尽管当探针560与金属膜574和台体572的壁接触时，可改善探针的电学接触。

根据本发明的另一方面，图6示出根据一些实施例的晶片测试方法的示意图。例如，可通过图1所例示的晶片测试系统来执行图6所例示的方法，进行晶片测试。

在框602，提供晶片。晶片具有第一面和第二面，第一面侧设置有多个芯片，每个芯片包括一个或多个半导体器件或集成电路。第二面通常设置有金属层或电极，例如钛、镍、银的合金。晶片的厚度可以是200um或以下，例如150um、100um、80um等。

在框604，将晶片与具有多个孔的膜片结合。例如，可将晶片的第二面与膜片设置有粘合剂的一面结合。粘合剂例如可以是紫外光灵敏的粘合剂，由此可将晶片粘合在膜片上。膜片的孔作为窗口，将晶片的第二面的相应部分暴露给外部环境，以便于将晶片与外电路电学连接。

在框606，将晶片和膜片定位在工作台上，使得第二探针组的每个探针通过膜片的相应孔与晶片接触。以示例的方式，将结合了晶片的膜片放置在工作台上之后，通过真空孔抽真空，可将晶片和膜片牢固地吸附在工作台上。可根据膜片的孔的设计(例如孔的尺寸、间距等)来设计第二探针组的探针。例如可设计探针的长度、截面尺寸、和间距以使得探针可与孔相匹配，以使得第二探针组的探针可很好地通过孔与晶片接触。备选地，可根据第二探针组的设计(例如探针的长度、截面尺寸、和间距)来设计膜片的孔，例如设计孔的尺寸、间距等，以使得孔可很好地容纳第二探针组的探针以便第二探针组与晶片良好接触。

在框608，移动工作台使得第一探针组的每个探针与晶片中的多个芯片中的待测芯片对齐。例如，在平行于晶片的第二面的平面内，前后、左右移动工作台，从而使得晶片上设置的待测芯片与第一探针组相对应。

在框610，移动工作台使得第一探针组的每个探针与晶片中的多个芯片中的待测芯片电学接触。例如，在垂直于晶片的第二面的平面内，上下移动工作台，从而使得晶片上设置的待测芯片与第一探针组的探针电学接触。

在框612，启动测试机台中的测试电路进行晶片测试。例如对待测芯片施加电压信号，测试该芯片的反向击穿电压。测试的结果可输出到合适的介质上，例如输出并且存储在计算机的存储器中，测试的数据也可另外直观地显示在计算机的显示装置上用于阅读和分析。

在完成该待测芯片的测试之后，还可以通过移动工作台，对下一个待测芯片(例如相邻芯片)进行测试。

根据本发明的又一方面，图7示出根据一些实施例的晶片测试方法的示意图。与图6相比，在图7的方法中，工作台是固定不动的，通过移动载体来移动第一探针组，从而对相应的待测芯片进行测试。

在框702，提供晶片。在框704，将晶片的第二面与具有多个孔的膜片结合。在框706，将结合了膜片的晶片放置在设置有第二探针组的工作台上使得第二探针组的每个探针通过相应的孔与晶片的第二面电学接触。额外地或备选地，通过真空孔抽真空，可将晶片和膜片牢固地吸附在工作台上。

在框708，移动承载有第一探针组的载体使得第一探针组的每个探针与多个芯片中的待测芯片或目标芯片电学接触。例如，通过启动测试机台的机械手在平行于晶面第一面的平面内移动载体，从而使得第一探针组移动到与待测芯片芯片相对应的位置，然后上下移动载体使得第一探针组的探针与待测芯片电学接触。

在框710，启动测试机台的测试电路进行晶片测试。例如对待测芯片施加电压信号，测试该芯片的反向击穿电压。测试的结果可输出到合适的介质上，例如输出并且存储在计算机的存储器中，测试的数据也可另外直观地显示在计算机的显示装置上用于阅读和分析。

在完成该待测芯片的测试之后，还可以通过载体移动第一探针组，对下一个待测芯片(例如相邻芯片)进行测试。

上述实施例只是为了例示本发明思想的目的，而非对本发明的限制。例如，结合图6和7所描述的方法步骤只是例示性的，本领域技术人员要理解的是，图6和7的流程并不必然表示方法的执行步骤必须按照所示的顺序执行。例如在一些实施例中，可先将第一探针组电学接触待测芯片，然后再将第二探针组电学接触晶片的第二面。

在图1中，测试机台110、载体120、第一探针组130例示为单独的三个部分。本领域技术人员要理解的是，这只是出于例示的目的，在一些其他实施例中，载体、第一探针组可集成在测试机台中，成为测试机台的一部分(即，测试机台、载体、第一探针组集成为一体)。在这种情况下，通过合适即可定位第一探针组，例如通过移动测试机台的至少一部分。

此外，虽然以上描述实施例时，使用术语诸如第一、第二等表示各个元件，但是可以理解的是，这些元件不应被上述术语所限制。上述术语仅用于区分一个元件和另一个元件。例如，第一元件可以被命名为第二元件，相似地，第二元件可以被命名为第一元件，上述所作之命名并不用于限制本发明的保护范围。

本领域技术人员还要理解的是，为了清楚例示的目的，在各个附图中的要素(例如元件、区域、层等)并非按照比例画出。此外，附图中的各个要素也不一定是其实际形状，因此并不必然构成对要素的限制。

附图中对膜片的示例也是例示性的。例如在图3中，将膜片定义的孔的顶平面视图或平面图案例示为圆形。本领域技术人员要理解的是，孔的顶平面视图可以是方形或其他合适的形状。

膜片的孔可通过适当的方法形成，例如包括但不限于激光成型、3D打印等。例如在一些实施例中，利用合适的掩膜或遮挡物，通过激光照射膜片形成直径为几十微米的多个孔。根据实际需要，多个孔可均匀(例如周期性地)设置，也可非均匀设置。

在以上实施例中，术语“探针”应做广义地理解，例如第一探针组的探针可理解为能够将晶片上的待测芯片或目标芯片电学引出的良好导电物或导体，第二探针组的探针可理解为能够将晶片的第二面电学引出的良好导电物或导体。尽管如此，在许多情况下，由金属制成且几何形状为细长探针设计是有利的。

术语“第一探针组”并不表示测试机台中有且仅有该第一探针组中的探针，当测试机台中包括许多探针，而只有其中一部分探针用于进行晶片测试时，该一部分探针可被认为是第一探针组。术语“第二探针组”也不表示工作台上设置有且仅有第二探针组中的探针。当工作台上设置有许多探针，而只有其中一部分探针用于进行晶片测试时(例如与晶片的背面电学接触)，该一部分探针可被认为是第二探针组。

可根据实际需要，来合适地设计第二探针组。理论上，第二探针组只要包括一个探针即可将晶片的的第二面与外电路电学接通。在实际上，更多的探针是有利的，这会改善接触，减少接触电阻对整个测试回路的影响，并且使得测试时流出或流入晶片的电流更均匀。

此外，第二探针组可设计成工作台的一部分(在这种意义上，可以说“工作台包括第二探针组”)，也可作为单独的部件(在这种意义上，可以说“工作台设置有第二探针组”或“第二探针组设置在工作台上”)。

以上的实施例也涉及到数据或数值。当提及某一物理量的取值在一数据范围时，表示该物理量的取值可以取数据范围的端点或端点之内的数值。例如，语句“膜片150的厚度d0在100um至300um范围”,表示d0可以是100um与300um之间的数值，也可以是端点数值，即100um或300um。

本领域技术人员还要理解的是，以上实施例试图从不同方面例示本发明，它们并非是孤立的；而是，本领域技术人员可根据上述示例，将不同实施例进行适当的组合，以得到其他的技术方案示例。

除非另外限定，本文所使用的技术和科学术语具有作为本发明所属领域的普通技术人员通常所理解的相同的含义。在非限定性实施例中例示了本发明的实施方式。在上述公开的实施例的基础上，本领域技术人员能想到的各种变型，都落入本发明的范围。

Claims (18)

1.一种晶片测试系统，所述晶片测试系统用于测试晶片，所述晶片具有第一面和第二面，其特征在于，所述晶片测试系统包括：

测试机台，包括测试电路；

第一探针组，所述第一探针组与所述测试机台电学连接，所述第一探针组用于在操作时与所述晶片的第一面电学接触；

载体，所述载体与所述测试机台机械连接，并且承载所述第一探针组；

膜片，所述膜片具有多个孔，所述膜片用于在操作时与所述晶片的第二面物理接触；

第二探针组，所述第二探针组用于在操作时通过所述多个孔与所述晶片的第二面电学接触；

工作台，所述工作台用于承载所述第二探针组。

2.根据权利要求1所述的晶片测试系统，其特征在于，所述多个孔的每个孔的直径在50微米至250微米范围。

3.根据权利要求1所述的晶片测试系统，其特征在于，所述多个孔的相邻孔之间的距离在50微米至400微米范围。

4.根据权利要求1至3中任一项所述的晶片测试系统，其特征在于，所述膜片的厚度在100微米至300微米范围。

5.根据权利要求1至3中任一项所述的晶片测试系统，其特征在于，所述多个孔的每个孔的顶平面视图的形状为圆形或方形。

6.根据权利要求1至3中任一项所述的晶片测试系统，其特征在于，所述第二探针组包括多个探针，每个探针包括探针体和探针头，所述探针头的截面呈近似三角形，所述探针体的截面呈方形，所述探针体设置在所述工作台上。

7.根据权利要求1至3中任一项所述的晶片测试系统，其特征在于，所述第二探针组包括多个探针，每个探针包括弹性部。

8.根据权利要求1至3中任一项所述的晶片测试系统，其特征在于，所述工作台设置有真空孔。

9.根据权利要求1至3中任一项所述的晶片测试系统，其特征在于，所述工作台包括金属膜。

10.一种晶片测试方法，其特征在于，所述方法包括：

提供晶片，所述晶片具有第一面和第二面，所述第一面处设置有多个芯片；

将所述晶片的第二面与具有多个孔的膜片结合；

将所述晶片和膜片定位在工作台上，使得所述工作台上设置的第二探针组的每个探针通过所述膜片的相应孔与所述晶片的第二面接触；

移动所述工作台使得第一探针组的每个探针与所述多个芯片中的待测芯片对齐；

移动所述工作台使得所述第一探针组的每个探针与所述多个芯片中的待测芯片电学接触；以及

启动测试机台的测试电路对所述待测芯片进行晶片测试。

11.根据权利要求10所述的方法，其特征在于，将所述晶片的第二面与具有多个孔的膜片结合的步骤包括：通过粘合剂将所述晶片的第二面与所述膜片粘合在一起。

12.根据权利要求10或11所述的方法，其特征在于，将所述晶片和膜片定位在工作台上的步骤包括：通过所述工作台的真空孔抽气来使得所述膜片被吸附在所述工作台上。

13.根据权利要求10或11所述的方法，其特征在于，所述方法还包括：根据所述膜片的多个孔的尺寸和间距来设置所述第二探针组的每个探针的长度、截面尺寸、和相邻探针之间的间距。

14.根据权利要求10或11所述的方法，其特征在于，所述方法还包括：根据所述第二探针组的每个探针的长度、截面尺寸、和相邻探针之间的间距，来设置所述膜片的多个孔的尺寸和间距。

15.根据权利要求10或11所述的方法，其特征在于，所述方法还包括：通过移动所述工作台来使下一个待测芯片与所述第一探针组电学接触，以对该下一个待测芯片进行晶片测试。

16.根据权利要求10或11所述的方法，其特征在于，所述晶片测试包括测试晶片的击穿电压、导通电阻、电压-电流特性中的一项或多项。

17.一种晶片测试方法，其特征在于，所述方法包括：

提供晶片，所述晶片具有第一面和第二面，所述第一面处设置有多个芯片；

将所述晶片的第二面与具有多个孔的膜片结合；

将所述晶片和膜片放置在设置有第二探针组的工作台上使得所述第二探针组的每个探针通过所述多个孔中相应的孔与所述第二面电学接触；

移动承载有第一探针组的载体使得所述第一探针组的每个探针与所述多个芯片中的待测芯片电学接触；以及

启动测试机台的测试电路对所述待测芯片进行晶片测试。

18.根据权利要求17所述的方法，其特征在于，所述方法还包括：通过移动所述载体来定位所述第一探针组的位置，以对下一个待测芯片进行晶片测试。

Images