KR20100017103A - 싱귤레이팅된 다이의 테스트를 위한 방법 및 장치 - Google Patents

Abstract

본 발명의 일 실시예에 따르면, 싱귤레이팅된 다이 테스트의 방법이 구현될 수 있다. 이것은 웨이퍼를 획득하고 다이들을 개개의 다이 부분들로 싱귤레이팅함으로써 구현될 수 있다. 싱귤레이팅된 다이들은 분리된 테스트 배열로 배열될 수 있고 다중의 웨이퍼들로부터의 다이들을 조합된 배열의 일부로서 조합할 수도 있다. 이어서, 조합된 테스트 배열에 대한 테스트가 행해질 수 있다.

싱귤레이팅된 다이, 조합된 테스트 배열, 실리콘 웨이퍼

Description

싱귤레이팅된 다이의 테스트를 위한 방법 및 장치{METHOD AND APPARATUS FOR SINGULATED DIE TESTING}

반도체 회로들은, 자신의 표면 위에 제조된 다중의 개별 회로들을 구비한 실리콘 웨이퍼들을 사용하여 보통은 제조된다. 이는 개별 다이들 상에서 회로를 대량으로 제조하는 것을 허용해 주는데, 이 개별 다이들은 제조 공정 종료시에 실리콘 웨이퍼로부터 분리되어 칩 캐리어들에 적재될 수 있다. 따라서, 각각의 실리콘 웨이퍼는 각각의 다이가 그 자신의 회로를 포함하는 식이 되면서 다중의 개별 다이들로 구성된다.

실리콘 웨이퍼 테스트는 웨이퍼가 자신의 완전한 웨이퍼 형태를 여전히 유지하고 있으면서 웨이퍼를 테스트하는 것을 전형적으로는 수반한다. 따라서, 각각의 다이는 자신이 여전히 웨이퍼의 일부인 상태에서 테스트를 받는다. 몇몇 테스트는 다이들이 웨이퍼로부터 분리된 후에 이뤄질 수 있다. 그러나, 이러한 테스트는 동시에 다중의 다이들을 테스트하는 것을 수반하지는 못한다.

실리콘 웨이퍼 테스트는 종종 매우 복잡하고 시간 소모적인 공정이 된다. 그 결과, 이 테스트 공정은 회로를 제조하는 데에 드는 비용의 상당한 부분을 차지하는 공정이 될 수 있다. 오늘날, 대부분의 테스트는 회로들이 여전히 실리콘 웨 이퍼의 일부인 상태에서 회로들을 테스트함으로써 구현된다. 그러나, 개별 다이들의 인접성은 문제들을 일으킨다. 예를 들어, 테스트 루틴들을 실행하기 위해서 입력 및 출력 라인들을 웨이퍼 상의 이런 개별 다이들에 결합시켜야 하는 필요성으로 인해, 입력 및 출력 라인들 모두를 테스트 인터페이스의 바라는 표면 영역 내로 밀집시키는 것은 어렵다. 따라서, (웨이퍼들과 함께 사용될 때 프로브 카드라고도 알려진) 테스트 인터페이스의 한 번의 터치다운(a single touch-down)으로 다중 다이들로 구성된 웨이퍼를 테스트하는 것은 어렵다. 즉, 테스트 인터페이스는 이런 상황 하에서는 단일 위치로부터 테스트될 모든 다이들과의 필요한 콘택트 또는 결합 포인트들을 설정하는 것을 할 수 없다.

예를 들어, 몇몇 기존의 테스트 시스템들에서는, 프로브 카드는 300mm 지름을 가지면서 대략적으로 원형인 테스트 헤드 또는 테스트 인터페이스 내로 많은 신호 라인들의 경로를 만들어 주어야만 하는데, 이는 이것이 테스트 하에 있는 웨이퍼의 치수이기 때문이다. 그 결과, 프로브 카드의 테스트 헤드 핀들에 접속되는 신호 라인들은 서로 가깝게 접근한 상태로 된다. 더욱이, 신호 라인들은 자신들이 기원했던 곳으로부터 테스트 헤드 핀들까지의 상당한 거리에 걸쳐서 그 경로가 형성된다. 그 결과, 고주파수 신호들이 신호 라인들에 걸쳐서 라우팅되면, 신호 라인들의 길이(이로 인해 저항성, 용량성, 및 유도성 효과 생김) 및 다발로 묶인 모든 신호들의 근접성으로 인해 야기되는 상당한 열화가 생긴다. 그 때문에, 주파수 제한이 요구된다. 예를 들어, 150 내지 200Hz 보다 큰 주파수를 갖는 신호들로는 메모리를 신뢰성 있게 테스트할 수 없게 된다.

실리콘 웨이퍼들에 대한 기존의 테스트에 대한 또 다른 제한 사항은 실리콘 웨이퍼들이 테스트될 수 있는 온도 범위에 대한 제한이다. 다이가 테스트를 받을 때 겪을 수 있는 온도 범위에 대해 기존에 제한이 있었다. 즉, 이 범위는 대략 -40℃에서 +80℃ 범위가 된다. 이렇게 제한하는 이유는 실리콘 웨이퍼들이 전형적으로는 테이프와 같은 접착제에 의해 테스트 표면에 붙들려 있기 때문이다. 접착제는 웨이퍼를 제자리에 붙들어 두어서 웨이퍼가 테스트 동안에 움직이지 않도록 한다. 그러나, 테이프의 물리적 성질은 실리콘 웨이퍼가 겪을 수 있는 온도 범위를 제한시킨다. 테이프는 -40℃ 이하의 차가운 온도에서는 접착성을 잃으며 80℃가 넘는 온도에서는 녹아내리기 때문에, 실리콘 웨이퍼는 이런 범위를 넘어서면 거의 테스트되지 못한다.

앞서 언급한 대로, 실리콘 웨이퍼의 테스트에 있어서 개별 다이들에 배치된 회로들을 충분히 테스트하는 데에 상당한 시간이 수반된다. 이 테스트 시간은 회로의 전체 비용 중의 상당한 부분을 차지한다. 전통적인 테스트에서의 제한 요소는 얼마나 많은 회로들이 테스트될 수 있는지를 정해 주는 실리콘 웨이퍼의 크기이다. 예를 들어, 대략 300mm의 지름을 갖는 웨이퍼는 이 웨이퍼 위에 형성된 매우 많은 다이를 가질 수 있다. 따라서, 이런 상황 하에서 테스트될 수 있는 다이들의 개수에 대한 상한은 웨이퍼 상의 다이들의 개수에 의해 정해진다.

따라서, 실리콘 웨이퍼들 상에 제조되는 다이들을 테스트하는 것에 수반되는 단점들의 적어도 몇몇을 해결할 수 있는 시스템에 대한 필요가 존재한다.

[발명의 요약]

본 발명의 일 실시예에 따르면, 실리콘 웨이퍼들을 테스트하는 방법은, 제1 복수의 다이를 갖는 제1 실리콘 웨이퍼를 획득하는 단계; 제2 복수의 다이를 갖는 제2 실리콘 웨이퍼를 획득하는 단계; 상기 제1 웨이퍼로부터의 상기 제1 복수의 다이를 싱귤레이팅하여 제1 세트의 싱귤레이팅된 다이들을 형성하는 단계; 상기 제2 웨이퍼로부터의 상기 제2 복수의 다이를 싱귤레이팅하여 제2 세트의 싱귤레이팅된 다이를 형성하는 단계; 조합된 다이 배열로 지지 표면 위에 상기 제1 세트의 싱귤레이팅된 다이들 및 상기 제2 세트의 싱귤레이팅된 다이들을 함께 배열하는 단계 - 상기 조합된 다이 배열은 상기 제1 실리콘 웨이퍼 상에 형성되었던 다이들의 개수를 초과하는 총 개수의 다이들을 포함함 - ; 상기 조합된 다이 배열을 단일 테스트 시퀀스의 일부로서 테스트하는 단계에 의해 구현될 수 있다.

본 발명의 다른 실시예에 따르면, 제1 웨이퍼를 싱귤레이팅하여 싱귤레이팅된 다이들을 형성하도록 설정된 웨이퍼 싱귤레이팅 장치 - 상기 웨이퍼 싱귤레이팅 장치는 제2 웨이퍼를 싱귤레이팅하여 싱귤레이팅된 다이들을 형성하도록 또한 구성됨 - ; 상기 제1 웨이퍼로부터의 상기 싱귤레이팅된 다이들을 싱귤레이팅된 다이 테스트 배열로 배치하도록 설정된 다이 배치 장치(a die placement device) - 상기 다이 배치 장치는 상기 제2 웨이퍼로부터의 상기 싱귤레이팅된 다이들을 상기 싱귤레이팅된 다이 테스트 배열로 배치하도록 또한 설정됨 - ; 입력 및 출력 신호들을 상기 싱귤레이팅된 다이 테스트 배열에 제공하도록 설정된 테스트 장치 인터페이스를 포함하는 실리콘 웨이퍼들의 테스트 장치가 구현될 수 있다.

본 발명의 또 다른 실시예는 싱귤레이팅된 다이들의 배열을 제공하는데, 여 기서 이 배열은 제1 웨이퍼로부터 싱귤레이팅된 제1 세트의 싱귤레이팅된 다이들; 제2 웨이퍼로부터 싱귤레이팅된 제2 세트의 싱귤레이팅된 다이들을 포함하며, 상기 제1 세트의 싱귤레이팅된 다이들 및 상기 제2 세트의 싱귤레이팅된 다이들은 조합된 다이 배열로 배열되고, 각각의 싱귤레이팅된 다이는 다른 싱귤레이팅된 다이들로부터 오프셋된다.

본 발명의 또다른 실시예는, 테스트 컴퓨터와 인터페이싱하도록 설정된 제1 인터페이스; 복수의 싱귤레이팅된 다이와 인터페이싱하도록 구성된 제2 인터페이스를 포함하는 테스트 장치 인터페이스를 제공하는데, 여기서 싱귤레이팅된 다이들은 조합된 테스트 패턴으로 배열된, 제1 웨이퍼로부터의 및 제2 웨이퍼로부터의 싱귤레이팅된 다이들을 포함하고, 제2 인터페이스는 상기 조합된 테스트 패턴에서의 싱귤레이팅된 다이들 전부와 동시에 결합하도록 설정된다.

본 발명의 추가 실시예들은 명세서, 도면들 및 청구범위를 살펴보면 명백해질 것이다.

도 1은 본 발명의 일 실시예에 따라 다중 웨이퍼들로부터의 싱귤레이팅된 다이들을 테스트하는 시스템을 도해한다.

도 2는 본 발명의 일 실시예에 따라 컴퓨터화된 장치를 구현하는 컴퓨터 시스템의 블록도를 도해하였다.

도 3은 본 발명의 일 실시예에 따라 다중 다이들을 싱귤레이팅하고 이들을 조합되고 싱귤레이팅된 다이 테스트 배열이 되도록 배치하는 것을 도해하였다.

도 4는 본 발명의 일 실시예에 따른 대안 싱귤레이팅된 다이 배열을 도해하였다.

도 5는 본 발명의 일 실시예에 따라 싱큘레이팅된 다이들을 테스트하는 방법을 설명하는 흐름도이다.

도 6a 및 도 6b는 본 발명의 일 실시예에 따라 싱큘레이팅된 다이들을 테스트하는 방법을 설명하는 흐름도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따라 다이들을 테스트하는 시스템을 볼 수 있다. 도 1에 도시된 시스템은 웨이퍼들이 싱귤레이팅되어 테스트 배열로 배열되도록 허용한다. 이런 테스트 배열은 이후 다이들을 테스트하는 데에 테스트 인터페이스가 사용되는 것을 허용해 준다. 더욱이, 싱귤레이팅된 다이들의 테스트는 다중의 웨이퍼들로부터의 다이들이 함께 테스트되는 것을 허용해 준다. 이는 테스트 공정을 크게 촉진시킬 수 있으며, 전통적인 테스트 방법 및 시스템에 비하여 대안적 혜택들을 제공할 수 있다.

한 예로서, 싱귤레이팅된 다이들을 분리된 배열 내에 배치하는 것은 테스트 인터페이스가 신호 라인들의 감소된 밀도를 제공받도록 허용해 준다. 테스트 인터페이스의 표면상의 테스트 핀들까지로의 경로가 설정되는 이런 신호 라인들의 감소된 밀도로 인해, 좁은 영역 내에 신호 라인들을 함께 집중시킴으로 인해 야기되는 신호 간섭, 신호 열화, 및 RF 효과들이 감소된다.

도 1은 실리콘 웨이퍼들(104, 108 및 112)을 도시하였다. 이런 실리콘 웨이퍼들은 개개의 웨이퍼들이 예를 들어 조립 라인 형식으로 테스트 장치까지 라우팅되는 식으로 제조자에 의해 제공될 수 있다. 도 1은 또한 싱귤레이팅 장치(116) 및 다이 배치 장치(118)를 도시하였다. 또한, 도 1은 사전에 웨이퍼들로부터 싱귤레이팅되고 싱귤레이팅 장치와 다이 배치 장치에 의해 배치된 싱귤레이팅된 다이들의 배치(122)를 보여준다. 또한, 도 1은 테스트 인터페이스(126)와 결합하는 테스트 컴퓨터(130)를 보여준다.

동작시에, 도 1의 구성은 개개의 다이들(104, 108 및 112)을 획득하고 싱귤레이팅 장치(116)를 활용하여 각각의 웨이퍼로부터의 다이들을 분할하여 개개의 싱귤레이팅된 다이들이 되도록 함으로써 구현될 수 있다. 이는 웨이퍼 상의 개개의 다이들 간에 스크라이브 선들(scribe lines)을 스크라이빙하는 것과 같은 여러 방식으로 성취될 수 있다. 이는 개개의 다이들이 웨이퍼의 나머지로부터 분리되는 것을 허용해 준다. 다이들을 분리시키는 대안적 방법은 산업계에 잘 알려져 있다. 각각의 다이가 싱귤레이팅됨에 따라, 다이는 예를 들어 로보트에 의해 제어되는 집게(gripper)에 의해 붙잡히고 이 집게는 다이와 기계적으로 결합되어 다이를 테스트 패턴(122) 내에 배치한다. 이런 기계적 결합 장치는 도 1에서 블록(118)으로 도시되었다.

도 1에 도시된 테스트 패턴(122)은 다중 웨이퍼들로부터의 다이들로 구현될 수 있다. 따라서, 웨이퍼들(104 및 108)에 보여진 다이들은 이런 웨이퍼들로부터 분리되어 레이아웃(122)으로 도시된 조합 테스트 배열 내에 배치될 수 있다. 이런 다이들은 다이들을 제자리에 유지시키기 위해서 지지 표면 위에 놓일 수 있다. 지지 표면은 또한 테스트 동안에 더 넓은 온도 범위를 제공하기 위해서 인클로우징(enclose)될 수 있다.

개개의 다이들의 레이아웃은 임의의 바라는 패턴을 갖도록 형성될 수 있다. 다이들을 서로 간의 사이에서 충분한 공간을 갖도록 배치함으로써, 테스트 인터페이스 상의 신호 라인들도 서로 떨어져 있을 수 있어서 신호 라인들을 서로 너무 가깝게 배치함으로써 야기되는 간섭 효과들을 줄일 수 있다. 또한, 테스트 인터페이스가 테스트 컴퓨터에 매우 가깝게 배치될 수 있기 때문에, 신호 라인들의 길이는 감소될 수 있다. 블록(126)은 테스트 장치 인터페이스를 나타낸다. 산업계에서, 단일 웨이퍼를 위한 테스트 장치 인터페이스는 종종 프로브 카드라고 불린다. 그러나, 인터페이스(126)는 다중의 웨이퍼들로부터의 다이들이 동시에 테스트되는 것을 허용한다. 또한, 이 인터페이스는 종래의 프로브 카드들의 것보다 실질적으로 더 넓은 표면 영역을 갖도록 구성된다. 다이들이 테스트 동안에 서로 분리될 수 있기 때문에, 더 넓은 표면 영역이 활용될 수 있다. 예를 들어, 프로브 카드에 대한 300 mm 지름 표면 영역이 아니라, 사각형 표면 영역을 갖는 테스트 인터페이스가 사용될 수 있다.

테스트 인터페이스는 개개의 다이들과 결합하는 것을 허용하는 IO 하드웨어로 구성된다. 전형적으로는, 이는 다이들 위에 컨피규어링된 회로들의 콘택트 포인트들 상으로 터치다운할 수 있는 핀들을 제공함으로써 구현된다.

인터페이스(126)는 추가로 테스트 컴퓨터(130)와 결합되거나 또는 인터페이싱될 수 있다. 이는 테스트 컴퓨터가 입력 신호들을 테스트 인터페이스(126)로 제공하고 그 회답으로 출력 신호들을 수신하도록 하는 테스트 시퀀스를 발생하도록 허용한다. 싱귤레이팅된 테스트 배열에 의해 제공되는 융통성을 놓고 보았을 때, 테스트 컴퓨터는 실제로 테스트 인터페이스의 바로 위에 놓일 수 있다. 이는 신 호 라인들의 길이를 단축시키고, 따라서 신호 라인들의 인덕턴스, 용량 및 저항에 기인한 RF 효과들을 감소시킨다.

도 1은 세 개의 웨이퍼만을 도해하였지만, 테스트 패턴은 단일 웨이퍼로부터의 다이들, 두 개의 웨이퍼들로부터의 다이들, 또는 두 개 이상의 웨이퍼들로부터의 다이들로 구성될 수 있다.

도 2는 어떻게 개개의 시스템 요소들이 구현될 수 있는지를 폭 넓게 도해하였다. 시스템(200)은 버스(208)를 통해서 전기적으로 결합된 하드웨어 요소들로 구성된 것으로 도시되었는데, 이런 하드웨어 요소들은 프로세서(201), 입력 장치(202), 출력 장치(203), 저장 장치(204), 컴퓨터 판독 가능 저장 매체 판독기(205a), 통신 시스템(206), 처리 가속기(예로, DSP 또는 특별 목적의 프로세서서)(207) 및 메모리(209)를 포함한다. 컴퓨터 판독 가능 저장 매체 판독기(205a)는 컴퓨터 판독 가능 저장 매체(205b)에 추가로 결합되는데, 이 조합은, 저장 장치(204), 메모리(209) 및/또는 임의의 다른 액세스 가능한 시스템(200) 리소스를 포함할 수 있는 것으로서, 컴퓨터 판독 가능 정보를 일시적으로 및/또는 더 지속적으로 저장하기 위한, 원격, 로컬, 고정된 및/또는 착탈 가능한 저장 장치들에 저장 매체, 메모리 등을 더한 것을 포괄적으로 나타낸다. 시스템(200)은 또한 (작업용 메모리(291) 내에 현재적으로 로케이트된 것으로 도시된) 소프트웨어 요소들을 포함하는데, 이런 소프트웨어 요소로는 운영 시스템(292), 및 프로그램들, 애플릿들, 데이터와 이와 유사한 것과 같은 그 외의 코드(293)를 포함한다.

시스템(200)은 넓은 범위의 융통성 및 설정 가능성(configurability)을 갖는다. 따라서, 예를 들어, 현재적으로 바람직한 프로토콜들, 프로토콜 변경들, 그 확장들 등에 따라서 추가로 설정될 수 있는 하나 또는 그 이상의 서버들을 구현하는 데에 단일 아키텍처가 활용될 수 있다. 그러나, 당업자에게는, 더 특정적인 애플리케이션 요구에 부응하여 실시예들이 활용될 수 있음이 명백할 것이다. 예를 들어, 하나 또는 그 이상의 시스템 요소들은 (예를 들어 통신 시스템(206) 내의) 시스템(200) 컴포넌트 내의 하위 요소들로서 구현될 수 있다. 맞춤형 하드웨어가 또한 활용될 수 있고 및/또는 특정 요소들이 하드웨어, 소프트웨어(이른바 애플릿들과 같은 "포터블 소프트웨어"를 포함함), 또는 양자에 의해 구현될 수 있다. 또한, 네트워크 입력/출력 장치들(도시 안됨)과 같은 그외의 컴퓨팅 장치들로의 접속이 채택될 수 있는 한편, 그 외의 컴퓨팅 장치들로의 유선, 무선, 모뎀 및/또는 그외의 접속 또는 접속들이 또한 활용될 수 있음을 알 것이다.

이제 도 3을 참조하면, 두 개의 웨이퍼(304 및 308)의 조합된 테스트 배열(312)로의 싱귤레이션(singulation)을 볼 수 있다. 웨이퍼(304)는 그 웨이퍼 상에 형성된 32개의 다이로 이루어진 것으로 도시되어 있다. 각각의 다이는 그 자신의 개별 회로를 포함한다. 마찬가지로, 실리콘 웨이퍼(308)는 32개의 다이를 포함한다. 이 예에서는 32개의 다이를 이용하고 있지만, 많은 제조 프로세스들에서는, 300mm 지름의 실리콘 웨이퍼 상에 적어도 512개의 다이를 구성하는 것이 통상적이다. 도 3은 개별 다이들이 64개의 다이의 정사각형 패턴 배열로 생산 및 배치되는 식으로 실리콘 웨이퍼들이 각각 싱귤레이팅되는 것을 보여주고 있다. 이 예에서 볼 수 있는 바와 같이, 테스트 배열은 두 개의 오리지널 웨이퍼의 테스트 영역보다 훨씬 큰 테스트 영역을 갖는다. 따라서, 테스트 인터페이스는 자신의 표면에 라우팅되는 입력 및 출력 신호들에 대한 보다 큰 스페이싱을 가능하게 한다. 앞서 언급된 대로, 이러한 입력 및 출력 신호들의 분리, 특히 이들이 RF 주파수들에서 동작할 때, 이들의 분리는 보다 높은 신호 신뢰성을 가능하게 하고 다이들이 테스트될 수 있는 보다 큰 주파수 범위를 가능하게 한다. 보다 큰 주파수들을 이용함으로써, 다이들은 보다 적은 시간에 테스트될 수 있다. 더욱이, 다이들은 보다 큰 주파수 범위에 걸쳐 신뢰성에 대해 테스트될 수 있다.

도 4는 조합된 다이 테스트 배열의 다른 예를 도해하고 있다. 도 4에서, 싱귤레이팅된 다이들은 도시되지 않았지만 타원들로 대표되는 추가 행들을 갖는 패턴으로 배치된다. 도 4는 조합된 싱귤레이팅된 다이 테스트 배열에 걸쳐 직접 배치될 수 있는 테스트 인터페이스(404)의 외곽을 또한 도해하고 있다. 따라서, 도 4는 단일 테스트 인터페이스가 조합된 테스트 배열에 걸친 위치에 배치되고 움직이지 않고 정지(still)하면서 다이들 전부가 테스트되게 할 수 있다는 사실을 나타내고 있다. 산업계에서, 이는 한 번의 "터치다운"을 이용하는 테스트로 통상 지칭되고 있다. 이것은 첫 번째 위치로부터 테스트될 수 없는 다이들을 테스트하기 위해 두 번째 위치로 테스트 인터페이스를 움직일 필요가 없다는 점에서 다이들의 그룹을 테스트할 때 더 높은 속도를 제공한다. 전력 요건들이 이를 허용하지 않거나 또는 이를 행하지 못하게 할 수 있지만, 도 4에 도시된 테스트 인터페이스는 또한 다중의 다이들이 동시에 나란히 테스트되게 할 수 있다. 게다가, 이는 다중의 웨이퍼들로부터의 다중의 다이들이 나란히 테스트되게 한다. 이렇게 하는 것이 통상적으로 상당한 전력 사용을 필요로 한다는 것을 알 것이다. 따라서, 동시에 테스트하지 않지만, 다이 배열에 대해 테스트 인터페이스를 재위치시킬 필요 없이 조합된 배열을 정지 테스트하는 것을 선택할 수 있다.

이제 도 5를 참조하면, 흐름도(500)는 싱귤레이팅된 다이들을 테스트하는 예를 도해하고 있다. 블록 504에서, 제1 실리콘 웨이퍼가 획득된다. 이 실리콘 웨이퍼는 다중의 다이들로 구성된다. 마찬가지로, 블록 508에서, 제2 그룹의 다이들을 갖는 제2 실리콘 웨이퍼가 획득된다. 제1 실리콘 웨이퍼는 블록 512에 도시된 바와 같이 싱귤레이팅되어 제1 웨이퍼로부터 개개의 다이들을 분리시킨다. 마찬가지로, 블록 516은 제2 실리콘 웨이퍼 상의 다이들이 또한 싱귤레이팅될 수 있다는 것을 보여주고 있다. 블록 520에서, 제1 및 제2 세트의 싱귤레이팅된 다이들은 조합된 다이 배열로 지지 표면 위에 함께 배열된다. 조합된 다이 배열은 웨이퍼들 중 단일 웨이퍼 상에서 이용가능한 다이들의 개수를 초과하는 총 개수의 다이들로 이루어져 있다. 따라서, 조합된 다이 배열은 단일 실리콘 웨이퍼를 테스트함으로써 테스트될 수 있는 다이들보다 더 많은 다이들의 테스트를 가능하게 한다. 블록 524에서, 조합된 다이 배열은 단일 테스트 시퀀스의 일부로서 테스트된다.

싱귤레이팅된 다이 테스트의 보다 상세한 예는 도 6a 및 도 6b에 도시되어 있는 흐름도(600)에서 볼 수 있다. 블록 604에서, 제1 실리콘 웨이퍼는 다중의 다이들이 그 웨이퍼 상에 형성되는 식으로 제조된다. 이들 다이들 각각은 집적 회로와 같은 회로를 갖는다. 그러나, 각각의 회로가 동일할 필요는 없다. 마찬가지로, 블록 608에서, 제2 실리콘 웨이퍼는 다중의 다이들을 그 웨이퍼 상에 갖는 식으로 제조된다. 블록 612에서, 제1 실리콘 웨이퍼가 싱귤레이팅되어 제1 세트의 싱귤레이팅된 다이들을 형성한다. 마찬가지로, 블록 616에서, 제2 실리콘 웨이퍼가 싱귤레이팅되어 제2 세트의 싱귤레이팅된 다이들을 형성한다. 제1 세트의 싱귤레이팅된 다이들 및 제2 세트의 싱귤레이팅된 다이들은 블록 620에서 도시된 바와 같이 조합된 다이 배열로 지지 표면 위에 함께 배열된다. 조합된 다이 배열은 제1 실리콘 웨이퍼 상에 형성되었던 다이들의 개수를 초과하는 총 개수의 다이들로 이루어져 있다. 블록 624에서, 로보트에 의해 제어되는 암(arm)과 같은 트랜스포트 장치를 이용하여 싱귤레이팅된 다이를 기계적으로 결합하고 이를 지지 표면 위에 배치할 수 있다. 예컨대, 산업계에서는 픽 엔드 플레이스(pick-and-place) 메커니즘들이 잘 알려져 있다.

블록 628은 복수의 다이들이 그 웨이퍼 상에 배치되어 있는 제3 실리콘 웨이퍼도 획득할 수 있다는 것을 보여주고 있다. 더욱이, 제3 실리콘 웨이퍼는 블록 632에 도시된 바와 같이 싱귤레이팅되어 제3 세트의 싱귤레이팅된 다이들을 형성할 수 있다. 본 발명의 실시예들에 따르면 하나 또는 그 이상의 실리콘 웨이퍼들이 조합된 테스트 배열로 싱귤레이팅되고 조합될 수 있다는 것을 알아야 한다. 추가 웨이퍼들로부터의 다이들의 이용은 테스트 영역을 확장시킬 뿐이므로 보다 큰 테스트 인터페이스로 해결될 수 있다. 블록 636에서, 제3 세트의 싱귤레이팅된 다이들은 조합된 다이 배열의 일부로서 배열될 수 있다.

본 발명의 일 실시예에 따르면, 조합된 다이 배열에 대한 한 번의 터치다운을 이용하여 그 조합된 다이 배열에서의 다이들 전부를 테스트할 수 있다. 지금까지는, 기존의 웨이퍼 테스트에서 이를 행하는 것이 어려웠다. 즉, 이 문제들은 입력 및 출력 신호들 전부를 실리콘 웨이퍼를 테스트하기에 요구되는 영역으로 모을 때의 어려움으로 인해 발생하였다. 본 발명의 일 실시예에 따르면, 싱귤레이팅된 다이들의 스페이싱은 입력 및 출력 신호들이 심각한 신호 저하 또는 간섭을 야기하지 않도록 테스트 인터페이스 상에서 서로 공간을 갖게 한다. 따라서, 보다 큰 테스트 인터페이스는 싱귤레이팅된 다이 배열의 보다 큰 표면 영역을 커버하도록 구성될 수 있고, 한 번의 터치다운이 수행될 수 있다. 테스트 시퀀스는 일단 테스트 위치 내에 배치되면 테스트 장치 인터페이스를 움직이거나 제거하지 않고서도 설정(configure)될 수 있다. 블록 644에서, 조합된 다이 배열에서의 각각의 다이를 테스트 장치 인터페이스와 동시에 결합할 수 있다. 이러한 상황에서, 전기적 결합을 동시에 구현하여 각각의 다이를 동시에 테스트할 수 있다. 대안으로는, 전력 요건들을 완화시키기 위해, 개개의 다이들이 시퀀스를 이루어 또는 블록들을 이루어 테스트됨으로써 전력 요건들을 완화시킬 수 있다. 블록 648에서, 조합된 다이 배열은 단일 테스트 시퀀스의 일부로서 테스트된다.

앞서 개시된 실시예들은 다음의 하나 또는 그 이상의 구성에 따라 한층 더 향상될 수 있다. 예컨대, 웨이퍼 다이들에 대한 극단적인 온도 범위 테스트가 구현될 수 있다. 기존에는 다이가 테스트하에서 겪을 수 있는 온도 범위들에 대한 제한이 있었다. 즉, 이 범위는 대략 -40℃에서 +80℃ 범위가 된다. 이 문제는 웨이퍼를 접착하는데 이용되는 테이프의 물리적 특성에 의해 발생된다. 차가운 온도들에서는 테이프가 접착력을 잃으며, 높은 온도들에서는 테이프가 녹아내린다. 다이들을 싱귤레이팅하고 다공성 판을 통해 진공 상태(a vacuum)를 이끌어내는 것과 같은 메커니즘을 이용함으로써, 다이는 테이프를 이용하지 않고서도 테스트 동안에 제위치에 유지될 수 있다. 이것은 -55℃에서 +150℃와 같이 보다 큰 온도 범위들을 허용한다. 더욱이, 보다 큰 온도 범위들은 기존에 행해지는 대로 척(chuck)으로부터 다이들을 가열하기 보다는 챔버 내에서 다이들을 캡슐화함으로써 달성될 수 있다.

또한, 패키지들에 배치되기 전에 두께를 줄이기 위해 다이들을 연마하는 것이 점점 더 보편화되고 있다. 이는 예를 들어 다중의 다이들이 패키지에 적층될 때 필요하다. 웨이퍼들은 예를 들어 250 미크론(micron)의 두께에서 70 미크론의 두께까지 얇아질 수 있다. 연마 작업은 실리콘 결정체에서의 기계적 스트레스와 같은, 회로들에서의 기계적 결함들을 발생시킬 수 있다. 과거에는, 테스트가 연마 작업 전에 행해졌고 이러한 기계적 결함들이 발견되지 않았다. 하나의 개선안에 따르면, 다이들이 싱귤레이팅되고 연마된 이후이면서 패키지에 배치되기 이전에 다이를 테스트할 수 있다. 이것은 연마로 인한 결함들이 테스트되게 한다.

웨이퍼들은 현재 대략 +/- 100 미크론 내의 정확도를 갖는 장비에 의해 절단된다. 이는 본딩 패드들의 컨택트하는 데에 허용 오차가 있는 패키지에 다이를 배치하는데 충분하다. 그러나, 싱귤레이팅된 다이 테스트가 이용될 때, 테스트 인터페이스는 정확한 위치들에서, 예컨대 타겟 위치로부터 10 미크론 이상 떨어져 있지는 않은 위치들에서 다이들에 대해 터치다운하는 것이 필요할 것이다. 테스트 인터페이스 핀이 정확한 지점에 대해 터치다운하지 않으면, 테스트 신호들의 입력 및 출력을 위한 어떠한 전기적 접속도 없거나 오접속이 존재할 수 있다. 일반적으로, 이는 원하는 위치들로부터 매우 제한된 허용 오차(예컨대, 10 미크론)를 갖는 테스트 레이아웃으로 다이들을 레이아웃함으로써 극복될 수 있다. 대안으로는, 싱귤레이팅된 다이들이 기계적 결합 장치에 의해 그랩(grab)될 수 있다. 그 후, 다이는 패턴 인식을 이용하여 다이에 대한 기준 포인트를 로케이트하도록 광학적으로 뷰잉될 수 있다. 그러면, 다이는 그 광학적으로 인식된 위치가 다이 레이아웃 상에서 어디에 로케이트되어야 하는지를 아는 것에 의해 정확한 위치에 배치될 수 있다. 유사하게, 다이들을 정렬하는데 이용될 수 있는 기준 포인트들에 의해 다이를 제작할 수 있다.

기존에는, 다이 테스트가 아주 극단적인 온도들에서 행해질 수 없었다. 하나의 개선안에 따르면, 싱귤레이팅된 다이 배열이 온도 제어된 챔버에 배치될 수 있다. 이때, 온도 범위는 넓은 범위에 걸쳐 변할 수 있다. 테스트 인터페이스는 하나의 변형례에 따라 이러한 상황에서 테스트 챔버의 상부를 형성할 수 있다.

싱귤레이팅된 다이를 획득하고 이를 테스트 레이아웃에 배치한 후 테스트 레이아웃으로부터 제거하는, 상업적으로 이용가능한 처리 메커니즘도 현재로는 존재하지 않는 것으로 보인다. 그 보다는, 싱귤레이팅된 다이들은 보통은 스크라이빙 후에 다이 캐리어들에 배치되고, 다이 캐리어들은 치워진다. 전술한 본 발명의 실시예들에 따르면, 웨이퍼로부터 싱귤레이팅된 다이들을 떼어내고 이들을 테스트 전에 테스트 레이아웃에 배치한 후 테스트 후에 이들을 테스트 레이아웃으로부터 이동시킬 수 있는 픽 엔드 플레이스 장치가 구현될 수 있다.

테스트 목적을 위한 정확한 위치들에서 다이들에 대해 터치다운할 때 필요한 정확성으로 인해, 다이들이 적절히 배열되는 것이 중요하다. 이러한 문제는 하나의 개선안에 따라 다이들이 배치될 수 있는 함몰부(depression)들을 갖는 사전 제작된 다이 트레이들을 이용함으로써 해결될 수 있다. 다이들의 외부 치수들이 정확히 절단된다고 가정하면, 함몰부들로의 다이들의 배치 및 다이들 아래로부터 가해지는 약간의 흡입은 다이들이 함몰부들의 치수들에 의해 정확히 배열되게 할 것이다. 이는 실버웨어 트레이(silverware tray)들에 배치되는 실버웨어와 유사하다.

다이들이 레이아웃 상에 배열된다면, 싱귤레이팅된 다이 테스트 동안에 다이들이 위치를 벗어나지 않는지 여부를 확인하길 원할 것이다. 이는 진공 상태가 다이 아래로부터 끌어 당겨지게 하는 다공성 다이 캐리어를 이용함으로써 해결될 수 있다. 이것은 얇은 다이들을 손상시키지 않고서도 다이들이 제위치에 유지되게 할 것이다.

하나의 개선안은 플래시 메모리에 특히 구현될 수 있다. 플래시 메모리는 논-터미네이팅 장치(non-terminating device)로 지칭된다. 그 결과, 플래시 메모리 셀로의 입력 신호는, 전송선로 상의 신호가 전송선로 말단에서 매칭 터미네이팅 임피던스(a matching terminating impedance)를 갖지 않는 것처럼, 반사될 것이다. 이 조건은 플래시 메모리를 테스트하기 위해 긴 테스트 선들을 이용하는 테스트 시스템들에 의해 악화된다. 이러한 문제는 신호선들이 매우 짧은 시스템을 이용함으로써 해결될 수 있다. 이것은 신호선들이 예를 들어 종래의 2피트보다는 2인치인 본 시스템의 새로운 테스트 인터페이스에 의해 달성될 수 있다.

앞서 언급된 대로, 싱귤레이팅된 다이의 정확한 배치는 프로브 핀들이 정확한 타겟 위치들에 터치다운하게 하는데 중요하다. 금속층들을 포함하는 얇고 가벼운 다이들은 자기력들에 의해 움직여질 수 있다. 이러한 자기력들은 정확하지 않게 배치된 다이를 트레이 웰(a tray well)로 당기는데 이용될 수 있다. 또한, 다이가 자기장에 보다 민감하도록 하기 위해 금속부를 상당 부분 갖는 식으로 제조되게 다이를 설계할 수 있다.

싱귤레이팅된 다이들의 전체 필드의 배치는 시구간을 가질 수 있다. 이 배치 시간은 이미 배치된 다이들에 대한 테스트를 시작하는데 이용될 수 있다. 따라서, 동시에 다이들의 필드에 대해 다중 프로세스들을 수행할 수 있다. 길고 얇은 테스트 인터페이스는 남아있는 다이들이 테스트 레이아웃 상에 배치되어 있을 때 싱귤레이팅된 다이 테스트 레이아웃에서 다이들의 열들의 테스트를 시작하는데 이용될 수 있다. 그 후, 테스트되는 열이 종료됨에 따라, 완전히 테스트된 다이들이 레이아웃 밖으로 픽 오프(pick off)될 수 있다.

전체(비-싱귤레이팅된) 웨이퍼의 테스트시, 테스트 인터페이스 상의 결함 있는 핀은 웨이퍼 상의 적어도 하나의 다이가 테스트되지 못하게 할 것이다. 이러한 결함 있는 핀을 피할 방법은 없다. 이것은 이러한 테스트되지 않은 다이들을 낭비하게 하거나 테스트 인터페이스를 고치기 위한 중단 시간(downtime)을 야기한다. 본 발명의 본 실시예들에 따르면, 이러한 문제를 극복할 수 있다. 만일 새로운 테스트 인터페이스(예컨대, 에지에서 1미터)가 결함 있는 핀을 가지면, 그 결함 있는 핀은 식별될 수 있고, 후속 레이아웃 프로세스는 결함 있는 핀 아래에 다이들을 배치하는 것을 간단히 피할 수 있다. 이것은 모든 다이들이 테스트되고 어떠한 중단 시간도 테스트 인터페이스를 고치는데 필요하지 않도록 레이아웃에 다이들을 놓을 곳에 대한 신속한 결정(on-the-fly determination)을 허용한다.

다이들의 배치는 시간 소모적 프로세스일 것이다. 따라서, 테스트 레이아웃에 다이들을 배치하는 프로세스를 촉진하는 방법들이 필요하다. 이것은 하나의 개선안에 따라 멀티-헤드 픽커(multi-headed picker)를 이용하여 다중의 다이들을 동시에 픽업 및 배치함으로써 해결될 수 있다. 이것은 다이 트레이로부터 테스트 레이아웃으로의 암 움직임들이 보다 적어지도록 할 것이다.

테스트를 위한 다이들의 정확한 배치가 요구되고 있다. 따라서, 테스트 프로시쥬어들이 실패하지 않도록 다이들을 정확히 위치시킬 수 있는 시스템이 필요하다. 일 실시예에 따르면, 다이들은 일정한 폭을 갖는 식으로 절단될 수 있고, 그 후 각각의 다이는 대략적인 정밀도(coarse precision)로 레이아웃 상에 배치될 수 있다. 이어서, 두 개의 L-형 기계적 컨택트들은 L-형 컨택트들의 최종 정지 포인트들에 대한 미리 정해진 좌표들을 이용하여 마주보는 코너들로부터의 다이들을 적합한 배치로 푸쉬하는데 이용될 수 있다.

다이들을 정확히 정렬하기 위해서는, 다이의 바깥 경계가 약간의 소량의 에러를 가지며 알려질 수 있도록 다이들을 절단하는 것이 이롭다. 기존의 절단 기술들은 필요한 정확한 절단을 제공하지 않는다. 하나의 옵션은 레이저를 이용하여 높은 정확도로 다이들을 절단하는 것일 것이다.

다이들의 정렬은 도전적 과제이며 시간이 걸리는 일이다. 다이들이 웨이퍼로부터 완전히 이동된 후 이들을 테스트함으로써 얻어지는 이점들이 있으나, 시간적인 불이익이 또한 존재한다. 따라서, 하나의 개선안에 따르면, 다이들의 스트립들은 웨이퍼로부터 절단될 수 있지만 개별 다이들처럼 완전히 싱귤레이팅되지는 않는다. 이것은 다이 스트립들을 배치하는 프로세스를 촉진하고 단 하나의 치수로 정렬을 가능하게 할 것이다.

다이들이 테스트 레이아웃에 배치될 때에는, 위치로부터 벗어나 움직이지 않는 것이 중요하다. 한가지 해결책은 다이들이 테이프에 부착되었다면 이들이 움직이지 않도록 하기 위해 끈적거리는 테이프를 갖는 캐리어를 제공하여 이들 다이들을 수용하는 것이다. 그러나, 몇몇 경우에는, 예를 들면 비아들이 위치하는 곳 아래로부터 다이들을 테스트하는 것이 필요하다. 다이들이 끈적거리는 테이프에 의해 고정될 때, 이러한 접속 포인트들은 차단될 것이다. 이러한 문제는 테이프를 관통하는 도전 와이어들을 펀칭하여 배면측 도전성을 달성함으로써 해결될 수 있다.

본 발명을 구현하기 위한 방법들 또는 장치로서 본 발명의 다양한 실시예들에 대해 설명하였지만, 본 발명은 컴퓨터에 결합된 코드, 예를 들면 컴퓨터 상주 코드 또는 컴퓨터 액세스 가능 코드를 통해 구현될 수 있다는 점을 알아야 한다. 예컨대, 앞서 논의되었던 방법들 중 많은 방법들을 구현하는데 소프트웨어 및 데이터베이스들이 이용될 수 있다. 따라서, 본 발명이 하드웨어에 의해 달성되는 실시예들에 더하여, 본 명세서에 개시되어 있는 기능들을 가능하게 하는 컴퓨터 판독 가능 프로그램 코드가 그 자신에 구현되어 있는 컴퓨터 사용 가능 매체로 이루어진 제조 물품의 사용을 통해 이러한 실시예들이 달성될 수 있다는 점에 또한 유의하여야 한다. 따라서, 본 발명의 실시예들은 그들의 프로그램 코드 수단도 마찬가지로 본 특허에 의해 보호되는 것으로 또한 여겨져야 한다. 더욱이, 본 발명의 실시예들은 RAM, ROM, 자기 매체, 광학 매체 또는 광자기 매체(이에 국한되지는 않음)를 포함하는 사실상 임의 종류의 컴퓨터 판독 가능 메모리에 저장된 코드로서 구현될 수 있다. 보다 일반적으로 말하면, 본 발명의 실시예들은 소프트웨어, 하드웨어, 또는 범용 프로세서, 마이크로코드, PLA들 또는 ASIC들 상에서 동작하는 소프트웨어(이에 국한되지는 않음)를 포함하는 소프트웨어와 하드웨어의 임의 조합으로 구현될 수 있다.

본 발명의 실시예들은 전송 매체를 통해 (예를 들어, 전기적 및 광학적으로) 전달되는 신호들뿐만 아니라 반송파로 구현되는 컴퓨터 신호들로서 달성될 수 있다는 것을 또한 상정할 수 있다. 따라서, 앞서 논의되었던 다양한 정보는 데이터 구조와 같은 구조로 포맷팅될 수 있고, 전송 매체를 통해 전기적 신호로서 전송되거나 컴퓨터 판독 가능 매체 상에 저장될 수 있다.

본 명세서 인용하였던 구조들, 물질들 및 작용들 중 많은 것들이 기능을 수행하기 위한 수단들 또는 기능을 수행하기 위한 단계들로서 기재될 수 있다는 점에 또한 유의하여야 한다. 따라서, 이러한 언어가 본 명세서 및 그 균등물들 내에 개시되어 있는 그 구조들, 물질들 또는 작용들 모두를 포괄할 수 있다는 것을 알아야 한다.

본 명세서를 통해 본 발명의 실시예들의 장치들과 방법들 및 이에 수반하는 이점들을 알 수 있을 것으로 생각된다. 본 발명의 특정 실시예들에 대해 빠짐없이 설명하였지만, 이러한 설명이 본 청구범위에 의해 정의되는 바와 같은 본 발명의 범주를 제한하는 것으로 간주되어서는 안된다.

Claims (22)

1. 실리콘 웨이퍼들을 테스트하는 방법으로서,

   제1 복수의 다이(a first plurality of dies)를 갖는 제1 실리콘 웨이퍼를 획득하는 단계;

   제2 복수의 다이를 갖는 제2 실리콘 웨이퍼를 획득하는 단계;

   상기 제1 웨이퍼로부터의 상기 제1 복수의 다이를 싱귤레이팅(singulate)하여 제1 세트의 싱귤레이팅된 다이들을 형성하는 단계;

   상기 제2 웨이퍼로부터의 상기 제2 복수의 다이를 싱귤레이팅하여 제2 세트의 싱귤레이팅된 다이를 형성하는 단계;

   조합된 다이 배열(a combined die arrangement)로 지지 표면 위에 상기 제1 세트의 싱귤레이팅된 다이들 및 상기 제2 세트의 싱귤레이팅된 다이들을 함께 배열하는 단계 - 상기 조합된 다이 배열은 상기 제1 실리콘 웨이퍼 상에 형성되었던 다이들의 개수를 초과하는 총 개수의 다이들을 포함함 - ;

   상기 조합된 다이 배열을 단일 테스트 시퀀스의 일부로서 테스트하는 단계

   를 포함하는 실리콘 웨이퍼들의 테스트 방법.
2. 제1항에 있어서,

   상기 조합된 다이 배열은 상기 제1 실리콘 웨이퍼 상에 제조되는 다이들 전부와, 상기 제2 실리콘 웨이퍼 상에 제조되는 다이들 전부로 이루어지는 실리콘 웨 이퍼들의 테스트 방법.
3. 제1항에 있어서,

   상기 조합된 다이 배열을 테스트하는 단계는,

   상기 조합된 다이 배열에서의 각각의 다이를 테스트 장치 인터페이스와 동시에 결합하는 단계를 포함하는 실리콘 웨이퍼들의 테스트 방법.
4. 제1항에 있어서,

   상기 조합된 다이 배열을 테스트하는 단계는,

   상기 조합된 다이 배열에 대한 한 번의 터치다운(a single touchdown)을 테스트 장치 인터페이스로 수행함으로써 상기 테스트 장치 인터페이스를 이동(remove)시키기 전에 상기 조합된 다이 배열에서의 모든 다이들의 테스트를 성취하는 단계를 포함하는 실리콘 웨이퍼들의 테스트 방법.
5. 제1항에 있어서,

   상기 제1 세트의 싱귤레이팅된 다이들 및 상기 제2 세트의 싱귤레이팅된 다이들을 함께 배열하는 단계는,

   로보트에 의해 제어되는 트랜스포트 장치(a robotically controlled transport device)를 이용하여 상기 지지 표면 위에 각각의 싱귤레이팅된 다이를 배치하는 단계를 포함하는 실리콘 웨이퍼들의 테스트 방법.
6. 제1항에 있어서,

   제3 복수의 다이를 갖는 적어도 제3 실리콘 웨이퍼를 획득하는 단계;

   상기 제3 웨이퍼로부터의 적어도 상기 제3 복수의 다이를 싱귤레이팅하여 제3 세트의 싱귤레이팅된 다이들을 형성하는 단계;

   적어도 상기 제3 세트의 싱귤레이팅된 다이들을 상기 조합된 다이 배열의 일부로서 배열하는 단계

   를 더 포함하는 실리콘 웨이퍼들의 테스트 방법.
7. 제1항에 있어서,

   상기 제1 세트의 싱귤레이팅된 다이들 및 상기 제2 세트의 싱귤레이팅된 다이들에서의 상기 다이들 각각은 각각의 다이의 일부로서 설정(configure)된 회로를 포함하는 실리콘 웨이퍼들의 테스트 방법.
8. 실리콘 웨이퍼들을 테스트하는 장치로서,

   제1 웨이퍼를 싱귤레이팅하여 싱귤레이팅된 다이들을 형성하도록 설정된 웨이퍼 싱귤레이팅 장치 - 상기 웨이퍼 싱귤레이팅 장치는 제2 웨이퍼를 싱귤레이팅하여 싱귤레이팅된 다이들을 형성하도록 또한 구성됨 - ;

   상기 제1 웨이퍼로부터의 상기 싱귤레이팅된 다이들을 싱귤레이팅된 다이 테스트 배열로 배치하도록 설정된 다이 배치 장치(a die placement device) - 상기 다이 배치 장치는 상기 제2 웨이퍼로부터의 상기 싱귤레이팅된 다이들을 상기 싱귤레이팅된 다이 테스트 배열로 배치하도록 또한 설정됨 - ;

   입력 및 출력 신호들을 상기 싱귤레이팅된 다이 테스트 배열에 제공하도록 설정된 테스트 장치 인터페이스

   를 포함하는 실리콘 웨이퍼들의 테스트 장치.
9. 제8항에 있어서,

   상기 웨이퍼 싱귤레이팅 장치는 상기 제1 및 제2 실리콘 웨이퍼들을 스크라이빙(scribing)하는 스크라이빙 장치를 포함하는 실리콘 웨이퍼들의 테스트 장치.
10. 제8항에 있어서,

    상기 다이 배치 장치는 상기 제1 웨이퍼로부터의 상기 싱귤레이팅된 다이들 전부를 상기 싱귤레이팅된 다이 테스트 배열로 배치하도록 설정되는 실리콘 웨이퍼들의 테스트 장치.
11. 제10항에 있어서,

    상기 다이 배치 장치는 상기 제2 웨이퍼로부터의 상기 싱귤레이팅된 다이들 전부를 상기 싱귤레이팅된 다이 테스트 배열로 배치하도록 설정되는 실리콘 웨이퍼들의 테스트 장치.
12. 제8항에 있어서,

    상기 싱귤레이팅된 다이 테스트 배열은 상기 제1 웨이퍼 상에 제조되는 다이들 전부와, 상기 제2 웨이퍼 상에 제조되는 다이들 전부로 이루어지는 실리콘 웨이퍼들의 테스트 장치.
13. 제8항에 있어서,

    상기 테스트 장치 인터페이스는 상기 싱귤레이팅된 다이 테스트 배열에서의 각각의 다이와 동시에 결합하도록 설정되는 실리콘 웨이퍼들의 테스트 장치.
14. 제8항에 있어서,

    상기 테스트 장치 인터페이스는 상기 싱귤레이팅된 다이 테스트 배열에 대해 한 번의 터치다운을 수행함으로써 상기 테스트 장치 인터페이스를 이동시키기 전에 상기 싱귤레이팅된 다이 테스트 배열에서의 모든 다이들의 테스트를 성취하도록 설정되는 실리콘 웨이퍼들의 테스트 장치.
15. 제8항에 있어서,

    상기 다이 배치 장치는 각각의 다이를 상기 다이 테스트 배열에 배치하도록 설정된 로보트에 의해 제어되는 트랜스포트 장치를 포함하는 실리콘 웨이퍼들의 테스트 장치.
16. 제8항에 있어서,

    상기 싱귤레이팅된 다이 테스트 배열은 적어도 세 개의 웨이퍼로부터의 다이들에 의해 크기가 정해지는(sized) 실리콘 웨이퍼들의 테스트 장치.
17. 제8항에 있어서,

    각각의 싱귤레이팅된 다이는 회로를 포함하는 실리콘 웨이퍼들의 테스트 장치.
18. 싱귤레이팅된 다이들의 배열로서,

    제1 웨이퍼로부터 싱귤레이팅된 제1 세트의 싱귤레이팅된 다이들;

    제2 웨이퍼로부터 싱귤레이팅된 제2 세트의 싱귤레이팅된 다이들

    을 포함하며,

    상기 제1 세트의 싱귤레이팅된 다이들 및 상기 제2 세트의 싱귤레이팅된 다이들은 조합된 다이 배열로 배열되고, 각각의 싱귤레이팅된 다이는 다른 싱귤레이팅된 다이들로부터 오프셋되는 싱귤레이팅된 다이들의 배열.
19. 제18항에 있어서,

    상기 제1 세트의 싱귤레이팅된 다이들은 제1 웨이퍼 상에 형성된 다이들 전부를 포함하는 싱귤레이팅된 다이들의 배열.
20. 제18항에 있어서,

    상기 조합된 다이 배열은 제1 웨이퍼 상에 형성된 다이들 전부와, 제2 웨이퍼 상에 형성된 다이들 전부를 포함하는 싱귤레이팅된 다이들의 배열.
21. 제18항에 있어서,

    상기 조합된 다이 배열은 테스트 장치 인터페이스와 인터페이싱하여 상기 테스트 장치 인터페이스가 한 번의 터치다운으로 상기 조합된 다이 배열에서의 각각의 다이와 인터페이싱하게 하도록 설정되는 싱귤레이팅된 다이들의 배열.
22. 테스트 장치 인터페이스로서,

    테스트 컴퓨터와 인터페이싱하도록 설정된 제1 인터페이스;

    복수의 싱귤레이팅된 다이와 인터페이싱하도록 구성된 제2 인터페이스

    를 포함하며,

    상기 싱귤레이팅된 다이들은 조합된 테스트 패턴으로 배열된, 제1 웨이퍼로부터의 및 제2 웨이퍼로부터의 싱귤레이팅된 다이들을 포함하고, 상기 제2 인터페이스는 상기 조합된 테스트 패턴에서의 싱귤레이팅된 다이들 전부와 동시에 결합하도록 설정되는 테스트 장치 인터페이스.

Images