JP2016032061A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2016032061A
JP2016032061A JP2014154792A JP2014154792A JP2016032061A JP 2016032061 A JP2016032061 A JP 2016032061A JP 2014154792 A JP2014154792 A JP 2014154792A JP 2014154792 A JP2014154792 A JP 2014154792A JP 2016032061 A JP2016032061 A JP 2016032061A
Authority
JP
Japan
Prior art keywords
dicing tape
semiconductor
support substrate
semiconductor device
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014154792A
Other languages
English (en)
Inventor
智 寺山
Satoru Terayama
智 寺山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Priority to JP2014154792A priority Critical patent/JP2016032061A/ja
Publication of JP2016032061A publication Critical patent/JP2016032061A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】分割された半導体装置の位置ずれを抑止する。【解決手段】半導体装置の製造方法は、ダイシングテープの第1面に、半導体基板及び前記半導体基板を囲む環状フレームを貼付する工程と、前記ダイシングテープの第1面の反対の第2面と支持基板とを密着させて、前記支持基板上に前記ダイシングテープを設ける工程と、前記貼付する工程及び前記設ける工程の後、前記半導体基板を切断して前記半導体基板を複数の半導体装置に分割する工程と、を備える。【選択図】図1

Description

本発明は、半導体装置の製造方法に関する。
半導体ウェハを複数の半導体チップ(半導体装置)に分割(個片化)するため、まず、半導体ウェハの裏面を研削し、半導体ウェハを所定の厚さに調整する。次に、リングフレームにダイシングテープを貼り付けた後、ダイシングテープ上に半導体ウェハを貼り付ける。ダイシングテープをダイシング装置のチャックテーブル上に真空吸着し、ダイシングブレードを用いて半導体ウェハを切断することにより、半導体ウェハを複数の半導体チップに分割する。
特開2004−228133 特開2008−251781
本件は、分割された半導体装置の位置ずれを抑止する技術を提供する。
本件の一観点による半導体装置の製造方法は、ダイシングテープの第1面に、半導体基板及び前記半導体基板を囲む環状フレームを貼付する工程と、前記ダイシングテープの第1面の反対の第2面と支持基板とを密着させて、前記支持基板上に前記ダイシングテープを設ける工程と、前記貼付する工程及び前記設ける工程の後、前記半導体基板を切断して前記半導体基板を複数の半導体装置に分割する工程と、を備える。
本件によれば、分割された半導体装置の位置ずれを抑止することができる。
図1は、実施形態に係る半導体装置の製造方法のフローを示す図である。 図2は、表面保護テープを貼付する工程を示す斜視図である。 図3は、半導体ウェハの裏面を研磨する工程を示す斜視図である。 図4Aは、半導体ウェハをダイシングテープの第1面に貼付する工程を示す斜視図である。 図4Bは、半導体ウェハをダイシングテープの第1面に貼付する工程を示す断面図である。 図5は、表面保護テープを剥がす工程を示す斜視図である。 図6Aは、支持基板上にダイシングテープを設ける工程を示す斜視図である。 図6Bは、支持基板上にダイシングテープを設ける工程を示す断面図である。 図7Aは、半導体ウェハのダイシング工程を示す斜視図である。 図7Bは、半導体ウェハのダイシング工程を示す断面図である。 図8Aは、ダイシングテープの第1面にリング部材を貼付する工程を示す斜視図である。 図8Bは、ダイシングテープの第1面にリング部材を貼付する工程を示す断面図である。 図9は、複数の半導体チップの試験を行う工程を示す断面図である。 図10は、ダイシングテープと支持基板とを剥離する工程を示す断面図である。 図11は、UVを照射する工程を示す断面図である。 図12Aは、半導体チップをピックアップする工程を示す断面図である。 図12Bは、半導体チップをピックアップする工程を示す断面図である。 図12Cは、半導体チップをピックアップする工程を示す断面図である。 図13は、半導体チップをピックアップする工程を示す断面図である。
高密度及び低コストを両立するパッケージ技術の一つに、ウェハレベルパッケージ(WLP;Wafer Level Package)がある。WLPでは、ウェハ状態で、再配線、封止樹脂及
び外部端子の形成を行った後、ダイシング装置を用いて半導体ウェハの切断を行い、複数の半導体チップに分割する。分割された半導体チップは、ダイシングテープによって保持された状態となる。WLPでは、テスター(試験装置)を用いて、ダイシングテープによって保持された状態の複数の半導体チップに対して試験を行う。複数の半導体チップを同時に測定して、測定時間を短くすることにより、試験のコストダウンが行われている。
ダイシング装置とテスターとは異なる装置であり、半導体ウェハの切断を行った後、複数の半導体チップの測定を行うために、ダイシングテープ及び分割された半導体チップの搬送が行われる。ダイシングテープは伸縮性を有している。ダイシングテープ及び分割された半導体チップの搬送時に、分割された半導体チップの重みによりダイシングテープが伸び、分割後の半導体チップの位置が、分割前の半導体チップの位置からずれる場合がある。また、温度変化によりダイシングテープが伸縮し、分割後の半導体チップの位置が、分割前の半導体チップの位置からずれる場合がある。
複数の半導体チップの同時測定の場合、測定針の位置は、半導体チップ毎に合わせて固定されている。半導体チップの相対位置がずれると、一つの半導体チップに測定針の位置合わせを行っても、他の半導体チップに測定針の位置を合わすことができず、複数の半導体チップを同時に測定することができない。半導体チップの位置ずれが発生した場合、位置ずれが発生した半導体チップを一つずつ測定するため、複数の半導体チップを同時に測定するよりも測定時間が長くなる。
以下、図面を参照して、実施形態に係る半導体装置の製造方法について説明する。以下の構成は例示であり、実施形態に係る半導体装置の製造方法は、以下の構成に限定されない。
実施形態に係る半導体装置の製造方法について説明する。図1は、実施形態に係る半導体装置の製造方法のフローを示す図である。実施形態に係る半導体装置の製造方法では、まず、図1のS101において、半導体ウェハ1の表面に表面保護テープ2を貼付する工程を行う。
図1のS101に示す工程では、図2に示すように、半導体ウェハ1を用意する。図2は、半導体ウェハ1の表面に表面保護テープ2を貼付する工程を示す斜視図である。半導体ウェハ1は、例えば、シリコンウェハである。半導体ウェハ1は、半導体基板の一例で
ある。半導体ウェハ1の表面(上面)には、トランジスタ等の機能素子、コンデンサ等の受動素子及び配線層等によって複数の電子回路が形成されている。半導体ウェハ1の複数の電子回路上には、ウェハ状態で、再配線、封止樹脂及び外部端子が形成されている。したがって、半導体ウェハ1は、WLP構造を有している。半導体ウェハ1の表面には、複数の第1のダイシングラインと、複数の第2のダイシングラインとが直交して設けられている。ダイシングラインは、スクライブラインとも呼ばれ、半導体ウェハ1を分割する際の切断予定線である。
図2に示すように、半導体ウェハ1の表面に表面保護テープ2を貼り付ける。表面保護テープ2は、半導体ウェハ1の裏面(下面)の研磨(バックグラインド)の際に半導体ウェハ1の表面を保護するテープである。表面保護テープ2を半導体ウェハ1の表面に貼り付けることにより、半導体ウェハ1の表面の損傷、研磨水及び研磨屑の浸入による半導体ウェハ1の表面の汚染を抑止する。
次に、図1のS102において、半導体ウェハ1の裏面を研磨する工程を行う。図1のステップS102に示す工程では、図3に示すように、半導体ウェハ1を反転し、砥石3を用いて、半導体ウェハ1の裏面を研磨することにより、半導体ウェハ1を所定の厚さに調整する。図3は、半導体ウェハ1の裏面を研磨する工程を示す斜視図である。
次いで、図1のS103において、ダイシングテープ4の第1面に半導体ウェハ1及びリングフレーム5を貼付する工程を行う。図1のS103に示す工程では、図4A及び図4Bに示すように、半導体ウェハ1の裏面とダイシングテープ4の第1面とが対向するように、半導体ウェハ1をダイシングテープ4の第1面に貼付する。図4Aは、半導体ウェハ1をダイシングテープ4の第1面に貼付する工程を示す斜視図である。図4Bは、半導体ウェハ1をダイシングテープ4の第1面に貼付する工程を示す断面図である。
ダイシングテープ4は伸縮性を有する。ダイシングテープ4は、粘着剤及び基材を備えており、粘着剤の裏面と基材の裏面とが貼り合わされるようにして、粘着剤及び基材が形成されている。ダイシングテープ4が有する粘着材の表面がダイシングテープ4の第1面である。リングフレーム5は、半導体ウェハ1を囲む環状形状である。したがって、リングフレーム5の内側に半導体ウェハ1が配置される。ダイシングテープ4の第1面は粘着性を有するので、半導体ウェハ1及びリングフレーム5は、ダイシングテープ4の第1面に固定される。ダイシングテープ4の第1面にリングフレーム5を貼付し、ダイシングテープ4の周囲を保持することにより、半導体ウェハ1をダイシングテープ4に貼付した後のダイシングテープ4の伸縮や折れ曲がり、波うち等が抑制される。リングフレーム5は、環状フレームの一例である。
次に、図1のS104において、表面保護テープ2を剥がす工程を行う。図5に示すように、半導体ウェハ1を反転し、半導体ウェハ1の表面に貼付した表面保護テープ2を剥がす。図5は、表面保護テープ2を剥がす工程を示す斜視図である。
次いで、図1のS105において、支持基板6上にダイシングテープ4を設ける工程を行う。図1のS105に示す工程では、図6A及び図6Bに示すように、ダイシングテープ4の第2面と支持基板6とを密着させて、支持基板6上にダイシングテープ4を設ける。ダイシングテープ4の第2面は、ダイシングテープ4の第1面の反対面である。ダイシングテープ4が有する基材の表面がダイシングテープ4の第2面である。図6Aは、支持基板6上にダイシングテープ4を設ける工程を示す斜視図である。図6Bは、支持基板6上にダイシングテープ4を設ける工程を示す断面図である。
支持基板6は、剛性が高い材料により形成されている。剛性が高い材料は、例えば、ス
テンレス、鉄等の金属材料である。支持基板6を鏡面仕上げとすることにより、ダイシングテープ4の第2面と支持基板6との密着力を高めてもよい。また、ダイシングテープ4が有する基材の表面の凹凸を少なくしたり、無くしたりすることにより、ダイシングテープ4の第2面と支持基板6との密着力を高めてもよい。
また、図6A及び図6Bに示すように、リングフレーム5及び支持基板6を挟む固定部7を、リングフレーム5及び支持基板6に取り付ける。これにより、リングフレーム5及び支持基板6が固定され、ダイシングテープ4と支持基板6とが密着した状態が保持される。支持基板6は、支持基板6を貫通する貫通孔8を複数有している。貫通孔8は、例えば、Φ0.5mm、10mmピッチとしてもよい。
次に、図1のS106において、半導体ウェハ1のダイシング工程を行う。図1のS106に示す工程では、ダイシング装置のチャックテーブル上に支持基板6を真空吸着させた後、図7A及び図7Bに示すように、ダイシングブレード9を用いて、半導体ウェハ1を切断して、半導体ウェハ1を複数の半導体チップ11に分割(個片化)する。図7Aは、半導体ウェハ1のダイシング工程を示す斜視図である。図7Bは、半導体ウェハ1のダイシング工程を示す断面図である。この場合、半導体ウェハ1のダイシングラインに沿って半導体ウェハ1が切断される。ダイシングテープ4の第1面まで切り込みを入れるが、ダイシングテープ4は切断されない。ダイシングブレード9は、円盤状の薄型砥石である。半導体チップ11は、半導体装置の一例である。
ダイシングテープ4の第2面と支持基板6とが密着しているため、半導体ウェハ1を切断する際及び半導体ウェハ1を切断した後におけるダイシングテープ4の伸縮が抑制され、分割された半導体チップ11の位置ずれが抑止される。分割された半導体チップ11の電子回路上には、再配線、封止樹脂及び外部端子が形成されている。したがって、半導体チップ11は、パッケージ化が行われている。パッケージ化された半導体チップ11は、半導体パッケージとも呼ばれる。
次いで、図1のS107において、ダイシングテープ4の第1面にリング部材12を貼付する工程を行う。図1のS107に示す工程では、図8A及び図8Bに示すように、リング部材12をダイシングテープ4の第1面に貼付する。図8Aは、ダイシングテープ4の第1面にリング部材12を貼付する工程を示す斜視図である。図8Bは、ダイシングテープ4の第1面にリング部材12を貼付する工程を示す断面図である。リング部材12は、複数の半導体チップ11を囲む環状形状である。ダイシングテープ4の第1面は粘着性を有するので、リング部材12は、ダイシングテープ4の第1面に固定される。リング部材12は、リングフレーム5と複数の半導体チップ11との間に配置されている。したがって、リングフレーム5の内側にリング部材12が配置されている。ダイシングテープ4の第1面にリング部材12を貼付することにより、半導体ウェハ1を切断した後におけるダイシングテープ4の伸縮が更に抑制され、分割された半導体チップ11の位置ずれが抑止される。リング部材12は、環状部材の一例である。
リング部材12の材料は、例えば、金属材料、樹脂材料等である。リング部材12は、予め磁化された金属材料であってもよい。リング部材12の材料として予め磁化された金属材料を用いることにより、リング部材12の磁力により支持基板6がリング部材12に引き寄せられるため、ダイシングテープ4の第2面と支持基板6との密着が強くなる。
次に、図1のS108において、複数の半導体チップ11の同時測定により、複数の半導体チップ11の試験を行う。図1のS108に示す工程では、図9に示すように、テスター(試験装置)13が備えるプローブカード14の測定針(プローブ)15と、半導体チップ11上に形成された外部端子とを接触させて、複数の半導体チップ11を同時に測
定する。図9は、複数の半導体チップ11の試験を行う工程を示す断面図である。ダイシング装置とテスター13とは異なる装置であり、ダイシングテープ4、支持基板6及び複数の半導体チップ11は、ダイシング装置からテスター13に搬送される。ダイシングテープ4の第2面と支持基板6とが密着しているため、搬送時におけるダイシングテープ4の伸縮が抑制され、分割された半導体チップ11の位置ずれが抑止される。
複数の半導体チップ11の同時測定の場合、測定針15の位置は、半導体チップ11毎に合わせて固定されている。分割された半導体チップ11の位置ずれが抑止されているため、複数の半導体チップ11を同時に測定することが可能であり、測定時間が短縮される。
次いで、図1のS109において、ダイシングテープ4と支持基板6とを剥離する工程を行う。図1のS109に示す工程では、図10に示すように、固定部7を取り外し、ダイシングテープ4と支持基板6との間にエア(圧縮空気)を流すことにより、ダイシングテープ4と支持基板6とを剥離する。図10は、ダイシングテープ4と支持基板6とを剥離する工程を示す断面図である。ダイシングテープ4の第2面と支持基板6とは密着しているが、ダイシングテープ4と支持基板6との間にエアを流すことにより、ダイシングテープ4と支持基板6とが容易に剥離する。ダイシングテープ4と支持基板6の側面からエアを吹き付けて、ダイシングテープ4と支持基板6との間にエアを流してもよい。また、支持基板6の貫通孔8からエアを吹き付けて、ダイシングテープ4と支持基板6との間にエアを流してもよい。
次に、図1のS110において、UV(ultraviolet)を照射する工程を行う。図1の
S110に示す工程では、図11に示すように、紫外線ランプ16を用いてダイシングテープ4の第2面からUVを照射する。図11は、半導体装置の製造工程を示す断面図である。ダイシングテープ4がUV硬化型である場合、ダイシングテープ4にUVを照射すると、ダイシングテープ4の粘着力が低下し、次工程におけるピックアップが容易となる。なお、ダイシングテープ4がUV硬化型でない等の場合、図1のS110に示す工程は省略してもよい。
次いで、図1のS111において、ピックアップ工程を行う。図1のS111に示す工程では、図12A〜12Cに示すように、突き上げピン17を用いて、各半導体チップ11をピックアップする。図12A〜12Cは、半導体チップ11をピックアップする工程を示す断面図である。図12Aは、半導体チップ11をピックアップする前の状態を示している。ダイシングテープ4が、多孔質吸着テーブル18によって真空吸着されている。多孔質吸着テーブル18には、多孔質吸着テーブル18を貫通する貫通孔19が設けられている。突き上げピン17は、ピンの一例である。
図12B及び図12Cに示すように、多孔質吸着テーブル18の貫通孔19内に突き上げピン17を挿入し、突き上げピン17が半導体チップ11を突き上げることにより、半導体チップ11をピックアップする。図12Bに示すように、突き上げピン17がダイシングテープ4を突き破り、突き上げピン17が半導体チップ11を突き上げることにより、半導体チップ11をピックアップしてもよい。また、図12Cに示すように、突き上げピン17がダイシングテープ4及び半導体チップ11を突き上げることにより、半導体チップ11をピックアップしてもよい。
例えば、ダイシングテープ4に代えて硬い支持基板を用いることにより、半導体チップの位置ずれを抑止することも考えられる。しかし、ダイシングテープ4に代えて硬い支持基板を用いる場合、ピックアップ工程において、支持基板の裏面からの突き上げピン17による突き上げを行うことができず、半導体チップ11のピックアップが困難になる。一
方、ダイシングテープ4と支持基板6とを密着することにより、半導体チップ11の位置ずれを抑止する場合、ダイシングテープ4と支持基板6とを剥離することにより、ダイシングテープ4の第2面からの突き上げピン17による突き上げが可能となる。
実施形態に係る半導体装置の製造方法を、以下のように変形してもよい。
〈変形例1〉
実施形態に係る半導体装置の製造方法において、図1のS101及びS102に示す工程を行った後、図1のS105に示す工程を行い、その後に、図1のS103及びS104に示す工程を行ってもよい。すなわち、実施形態に係る半導体装置の製造方法において、支持基板6上にダイシングテープ4を設ける工程を行った後、ダイシングテープ4の第1面にダイシングテープ4及びリングフレーム5を貼付する工程を行ってもよい。
〈変形例2〉
実施形態に係る半導体装置の製造方法において、図1のS109及びS110に示す工程を省略してもよい。この場合、図1のS111に示す工程において、図13に示すように、支持基板6の貫通孔8内に突き上げピン17を挿入し、突き上げピン17が半導体チップ11を突き上げることにより、半導体チップ11をピックアップする。突き上げピン17がダイシングテープ4を突き破り、突き上げピン17が半導体チップ11を突き上げることにより、半導体チップ11をピックアップしてもよい。また、突き上げピン17がダイシングテープ4及び半導体チップ11を突き上げることにより、半導体チップ11をピックアップしてもよい。
1 半導体ウェハ
2 表面保護テープ
3 砥石
4 ダイシングテープ
5 リングフレーム
6 支持基板
7 固定部
8 貫通孔
9 ダイシングブレード
11 半導体チップ
12 リング部材
13 テスター
14 プローブカード
15 測定針
16 紫外線ランプ
17 突き上げピン
18 多孔質吸着テーブル
19 貫通孔

Claims (6)

  1. ダイシングテープの第1面に、半導体基板及び前記半導体基板を囲む環状フレームを貼付する工程と、
    前記ダイシングテープの第1面の反対の第2面と支持基板とを密着させて、前記支持基板上に前記ダイシングテープを設ける工程と、
    前記貼付する工程及び前記設ける工程の後、前記半導体基板を切断して前記半導体基板を複数の半導体装置に分割する工程と、
    を備えることを特徴とする半導体装置の製造方法。
  2. 前記分割する工程の後、前記複数の半導体装置を囲む環状部材が前記環状フレームと前記複数の半導体装置との間に配置されるように、前記環状部材を前記ダイシングテープの第1面に貼付する工程を備えることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記分割する工程の後、前記ダイシングテープと前記支持基板とを剥離する工程と、
    前記剥離する工程の後、前記半導体装置をピックアップする工程を備えることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
  4. 前記支持基板は、前記支持基板を貫通する貫通孔を有しており、
    前記貫通孔内にピンを挿入し、前記ピンが前記半導体装置を突き上げて前記半導体装置をピックアップする工程を備えることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
  5. 前記分割する工程の後、前記複数の半導体装置の同時測定により、前記複数の半導体装置の試験を行う工程を備えることを特徴とする請求項1から4の何れか一項に記載の半導体装置の製造方法。
  6. 前記支持基板は、金属材料により形成されており、
    前記環状部材は、磁化されていることを特徴とする請求項1から5の何れか一項に記載の半導体装置の製造方法。
JP2014154792A 2014-07-30 2014-07-30 半導体装置の製造方法 Pending JP2016032061A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014154792A JP2016032061A (ja) 2014-07-30 2014-07-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014154792A JP2016032061A (ja) 2014-07-30 2014-07-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2016032061A true JP2016032061A (ja) 2016-03-07

Family

ID=55442267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014154792A Pending JP2016032061A (ja) 2014-07-30 2014-07-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2016032061A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018139612A1 (ja) * 2017-01-30 2018-08-02 三井化学東セロ株式会社 部品製造用フィルム、部品製造用具及び部品製造方法
JPWO2017170450A1 (ja) * 2016-03-30 2018-12-27 三井化学東セロ株式会社 半導体装置の製造方法
WO2021158042A1 (ko) * 2020-02-06 2021-08-12 주식회사 엘지화학 반도체 칩의 분리 장치 및 그를 이용한 반도체 칩의 분리 방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017170450A1 (ja) * 2016-03-30 2018-12-27 三井化学東セロ株式会社 半導体装置の製造方法
WO2018139612A1 (ja) * 2017-01-30 2018-08-02 三井化学東セロ株式会社 部品製造用フィルム、部品製造用具及び部品製造方法
KR20190100966A (ko) * 2017-01-30 2019-08-29 미쓰이 가가쿠 토세로 가부시키가이샤 부품 제조용 필름, 부품 제조 용구 및 부품 제조 방법
CN110235236A (zh) * 2017-01-30 2019-09-13 三井化学东赛璐株式会社 部件制造用膜、部件制造用具及部件制造方法
JPWO2018139612A1 (ja) * 2017-01-30 2019-11-21 三井化学東セロ株式会社 部品製造用フィルム、部品製造用具及び部品製造方法
EP3576139A4 (en) * 2017-01-30 2020-11-25 Mitsui Chemicals Tohcello, Inc. COMPONENT MANUFACTURING FILM, COMPONENT MANUFACTURING TOOL AND COMPONENT MANUFACTURING PROCESS
KR102352925B1 (ko) * 2017-01-30 2022-01-18 미쓰이 가가쿠 토세로 가부시키가이샤 부품 제조용 필름, 부품 제조 용구 및 부품 제조 방법
US11251062B2 (en) 2017-01-30 2022-02-15 Mitsui Chemicals Tohcello, Inc. Component-manufacturing film, component-manufacturing tool, and component-manufacturing method
TWI773727B (zh) * 2017-01-30 2022-08-11 日商三井化學東賽璐股份有限公司 零件製造用膜、零件製造用具及零件製造方法
CN110235236B (zh) * 2017-01-30 2023-06-30 三井化学东赛璐株式会社 部件制造用膜、部件制造用具及部件制造方法
WO2021158042A1 (ko) * 2020-02-06 2021-08-12 주식회사 엘지화학 반도체 칩의 분리 장치 및 그를 이용한 반도체 칩의 분리 방법

Similar Documents

Publication Publication Date Title
KR100691034B1 (ko) 다이싱 방법, 집적 회로 소자의 검사 방법, 기판 유지장치 및 점착 필름
US8889526B2 (en) Apparatus for thinning, testing and singulating a semiconductor wafer
WO2008007454A1 (fr) Plaque de maintien, dispositif de transfert, dispositif de pelage et procédé de pelage
KR101113965B1 (ko) 반도체장치의 제조방법, 반도체장치의 제조장치 및 접착필름
KR20100017103A (ko) 싱귤레이팅된 다이의 테스트를 위한 방법 및 장치
JP2000208447A (ja) 半導体製造装置及び半導体装置の製造方法
JP2007178132A (ja) 半導体検査装置および半導体検査方法
JP2016032061A (ja) 半導体装置の製造方法
KR101488609B1 (ko) 반도체 디바이스의 제조 방법
CN108231567B (zh) 一种晶背减薄方法及所使用的圆形治具
US11694937B2 (en) Semiconductor wafer and method of probe testing
US8536709B1 (en) Wafer with eutectic bonding carrier and method of manufacturing the same
US10177021B2 (en) Integrated circuits and methods therefor
US6856155B2 (en) Methods and apparatus for testing and burn-in of semiconductor devices
JP2009070880A (ja) 半導体装置の製造方法
US8232183B2 (en) Process and apparatus for wafer-level flip-chip assembly
US20150303171A1 (en) Systems and methods for carrying singulated device packages
WO2007049356A1 (ja) 半導体装置およびその製造方法
JP5717502B2 (ja) 半導体チップ用保持具及びその使用方法
JP2012124300A (ja) ウェーハ破断方法およびウェーハ破断装置
CN111244013B (zh) 将测试样品自晶圆基材分离的方法
JP5738815B2 (ja) 半導体装置の製造方法及び半導体製造装置
JP7393921B2 (ja) 部品製造方法
CN116598220A (zh) 半导体制造装置及半导体装置的制造方法
JP2016061623A (ja) 電極ユニット、ウエハの検査方法、半導体装置の製造方法