-
Hintergrund
-
Halbleiterschaltungen
werden typischerweise unter Verwendung von Siliziumwafern hergestellt, wobei
mehrere einzelne Schaltungen an der Oberfläche des Siliziumwafers gefertigt
sind. Dies ermöglicht eine
Massenproduktion von Schaltungen an einzelnen Halbleiterchips (Dies),
die auf einen Abschluss des Herstellungsprozesses hin von dem Siliziumwafer
getrennt und in Chipträgern
platziert werden können.
Somit ist jeder Siliziumwafer aus mehreren einzelnen Halbleiterchips
gebildet, wobei jeder Halbleiterchip eine eigene Schaltung umfasst.
-
Das
Prüfen
(Testen) eines Siliziumwafers betraf typischerweise ein Prüfen des
Wafers, während sich
derselbe immer noch in der vollständigen Waferform desselben
befindet. Somit wird jeder Halbleiterchip geprüft, während derselbe immer noch ein
Teil des Wafers ist. Einiges Prüfen
kann stattfinden, nachdem die Halbleiterchips von dem Wafer getrennt sind;
ein derartiges Prüfen
betraf jedoch nicht das Prüfen
mehrerer Halbleiterchips zu der gleichen Zeit.
-
Das
Prüfen
eines Siliziumwafers ist häufig ein
sehr komplizierter und zeitraubender Prozess. Folglich kann dasselbe
für einen
erheblichen Prozentsatz der Kosten verantwortlich sein, die bei
einem Herstellen einer Schaltung betroffen sind. Heutzutage wird
das meiste Prüfen
durch ein Prüfen
von Schaltungen implementiert, während
dieselben immer noch ein Teil des Siliziumwafers sind. Die enge Nähe der einzelnen
Halbleiterchips bewirkt jedoch häufig
Probleme. Aufgrund der Notwendigkeit eines Koppelns von Eingangs-
und Ausgangsleitungen mit diesen einzelnen Halbleiterchips an dem
Wafer, um Prüfroutinen
auszuführen,
ist es beispielsweise schwierig, alle der Eingangs- und Ausgangsleitungen in
die erwünschte
Oberflächenfläche einer
Prüfschnittstelle
zu verdichten. Somit ist es schwierig, einen Wafer, der aus mehreren
Halbleiterchips gebildet ist, mit einem einzigen Aufsetzen (Touch-Down)
einer Prüfschnittstelle
(auch als eine Sondenkarte bekannt, wenn bei Wafern verwendet) zu
prüfen.
Die Prüfschnittstelle
ist nämlich
in derartigen Situationen nicht in der Lage, die nötigen Kontakt-
oder Kopplungspunkte mit allen Halbleiterchips herzustellen, die
von einer einzigen Position aus geprüft werden sollen.
-
Bei
einigen aktuellen Prüfsystemen
beispielsweise muss eine Sondenkarte viele Signalleitungen in einen
Prüfkopf
oder eine Prüfschnittstelle führen, der
bzw. die grob kreisförmig
ist mit einem Durchmesser von 300 mm, wenn dies die Abmessung des
zu prüfenden
Wafers ist. Folglich werden die Signalleitungen, die mit den Prüfkopfanschlussstiften
der Sondenkarte verbunden sind, in engen Kontakt miteinander gebracht.
Ferner sind dieselben über
eine erhebliche Strecke von dort, woher dieselben stammen, zu den
Prüfkopfanschlussstiften
geführt.
Wenn folglich Hochfrequenzsignale über die Signalleitungen geführt werden,
gibt es eine erhebliche Verschlechterung, die durch die Länge der
Signalleitungen (resistive, kapazitive und induktive Wirkungen)
und die Nähe
aller Leitungen, die miteinander gebündelt sind, bewirkt ist. Folglich
gibt es Frequenzeinschränkungen.
Beispielsweise kann ein Speicher nicht zuverlässig mit Signalen geprüft werden,
die eine Frequenz aufweisen, die größer als 150 bis 200 MHz ist.
-
Eine
weitere Einschränkung
bei dem gegenwärtigen
Prüfen
von Siliziumwafern ist der Temperaturbereich, innerhalb dessen Siliziumwafer
geprüft werden
können.
Es gibt gegenwärtig
eine Grenze an den Temperaturbereichen, denen ein Halbleiterchip während eines
Prüfens
unterzogen werden kann. Dieser Bereich beträgt nämlich näherungsweise –40°C bis +80°C. Der Grund
für diese
Begrenzung lautet, dass Siliziumwafer typischerweise durch ein Haftmittel,
wie beispielsweise ein Band, an einer Prüfoberfläche gehalten sind. Das Haftmittel
hält den Wafer
in Position, so dass sich derselbe während des Prüfens nicht
bewegt. Die physikalischen Eigenschaften des Bands jedoch begrenzen
den Temperaturbereich, dem der Siliziumwafer unterzogen werden kann.
Da das Band bei kalten Temperaturen unterhalb von –40°C eine Haftung
verliert und bei Temperaturen über
80°C verflüssigt wird,
wird der Siliziumwafer häufig
nicht über
diesen Bereichen geprüft.
-
Wie
es oben angemerkt ist, betrifft ein Prüfen von Siliziumwafern viel
Zeit, um die Schaltungen, die an den einzelnen Halbleiterchips angeordnet
sind, ausreichend zu prüfen.
Diese Prüfzeit
ist ein wesentlicher Teil der Gesamtkosten einer Schaltung. Ein
begrenzender Faktor bei einem herkömmlichen Prüfen ist die Größe des Siliziumwafers,
die vorgibt, wie viele Schaltungen geprüft werden können. Beispielsweise kann ein
Wafer mit einem Durchmesser von 300 mm lediglich so viele Halbleiterchips
aufweisen, wie an dem Wafer gebildet sind. Somit ist die Obergrenze der
Anzahl von Halbleiterchips, die in einer derartigen Situation geprüft werden
können,
durch die Anzahl von Halbleiterchips an dem Wafer vorgegeben.
-
Somit
besteht ein Bedarf nach einem System, das zumindest einige der Nachteile
beheben kann, die bei einem Prüfen
von Halbleiterchips betroffen sind, die an Siliziumwafern gefertigt
sind.
-
Zusammenfassung
-
Gemäß einem
Ausführungsbeispiel
der Erfindung kann ein Verfahren zum Prüfen von Siliziumwafern implementiert
sein durch Erhalten eines ersten Siliziumwafers mit einer ersten
Mehrzahl von Halbleiterchips; Erhalten eines zweiten Siliziumwafers
mit einer zweiten Mehrzahl von Halbleiterchips; Vereinzeln der ersten
Mehrzahl von Halbleiterchips von dem ersten Wafer, um einen ersten
Satz von vereinzelten Halbleiterchips zu bilden; Vereinzeln der zweiten
Mehrzahl von Halbleiterchips von dem zweiten Wafer, um einen zweiten
Satz von vereinzelten Halbleiterchips zu bilden; Anordnen des ersten
Satzes von vereinzelten Halbleiterchips und des zweiten Satzes von
vereinzelten Halbleiterchips zusammen an einer Trägeroberfläche in einer
kombinierten Halbleiterchipanordnung, wobei die kombinierte Halbleiterchipanordnung
eine Gesamtanzahl von Halbleiterchips aufweist, die die Anzahl von
Halbleiterchips übersteigt,
die an dem ersten Siliziumwafer gebildet waren; und Prüfen der
kombinierten Halbleiterchipanordnung als Teil einer einzigen Prüfsequenz.
-
Gemäß einem
anderen Ausführungsbeispiel der
Erfindung kann eine Vorrichtung zum Prüfen von Siliziumwafern implementiert
sein, die eine Wafervereinzelungsvorrichtung, die konfiguriert ist,
um einen ersten Wafer in vereinzelte Halbleiterchips zu vereinzeln;
eine Halbleiterchipplatzierungsvorrichtung, die konfiguriert ist,
um die vereinzelten Halbleiterchips von dem ersten Wafer in eine
Prüfanordnung
vereinzelter Halbleiterchips zu platzieren; wobei die Wafervereinzelungsvorrichtung
ferner konfiguriert ist, um einen zweiten Wafer in vereinzelte Halbleiterchips
zu vereinzeln; wobei die Halbleiterchipplatzierungsvorrichtung ferner
konfiguriert ist, um die vereinzelten Halbleiterchips von dem zweiten
Wafer in die Prüfanordnung
vereinzelter Halbleiterchips zu platzieren; und eine Prüfvorrichtungsschnittstelle,
die konfiguriert ist, um Eingangs- und Ausgangssignale an die Prüfanordnung
vereinzelter Halbleiterchips zu liefern, aufweist.
-
Noch
ein anderes Ausführungsbeispiel
der vorliegenden Erfindung sieht eine Anordnung von vereinzelten
Halbleiterchips vor, wobei die Anordnung aus einem ersten Satz von
vereinzelten Halbleiterchips, die von einem ersten Wafer vereinzelt
wurden; einem zweiten Satz von vereinzelten Halbleiterchips, die
von einem zweiten Wafer vereinzelt wurden; wobei der erste Satz
von vereinzelten Halbleiterchips und der zweite Satz von vereinzelten Halbleiterchips
in einer kombinierten Halbleiterchipanordnung angeordnet sind und
wobei jeder vereinzelte Halbleiterchip von den anderen vereinzelten
Halbleiterchips versetzt ist, gebildet ist.
-
Noch
ein anderes Ausführungsbeispiel
der vorliegenden Erfindung sieht eine Prüfvorrichtungsschnittstelle
vor, die eine erste Schnittstelle, die konfiguriert ist, um mit
einem Prüfcomputer
schnittstellenmäßig verbunden
zu sein; eine zweite Schnittstelle, die konfiguriert ist, um mit
einer Mehrzahl von vereinzelten Halbleiterchips schnittstellenmäßig verbunden
zu sein; wobei die vereinzelten Halbleiterchips vereinzelte Halbleiterchips
von einem ersten Wafer und von einem zweiten Wafer aufweisen, die
in einer kombinierten Prüfstruktur
angeordnet sind, und wobei die zweite Schnittstelle konfiguriert
ist, um mit allen vereinzelten Halbleiterchips in der kombinierten Prüfstruktur
simultan zu koppeln, aufweist.
-
Weitere
Ausführungsbeispiele
der Erfindung werden aus einer Durchsicht der Beschreibung, der Figuren
und der Ansprüche
ersichtlich.
-
Kurze Beschreibung der Zeichnungen
-
1 stellt
ein System zum Prüfen
vereinzelter Halbleiterchips von mehreren Wafern gemäß einem
Ausführungsbeispiel
der Erfindung dar.
-
2 stellt
ein Blockdiagramm eines Computersystems zum Implementieren einer
rechnergestützten
Vorrichtung gemäß einem
Ausführungsbeispiel
der Erfindung dar.
-
3 stellt
die Vereinzelung mehrerer Halbleiterchips und die Platzierung in
einer kombinierten Prüfanordnung
vereinzelter Halbleiterchips gemäß einem
Ausführungsbeispiel
der Erfindung dar.
-
4 stellt
eine alternative Anordnung vereinzelter Halbleiterchips gemäß einem
Ausführungsbeispiel
der Erfindung dar.
-
5 stellt
ein Flussdiagramm dar, das ein Verfahren zum Prüfen vereinzelter Halbleiterchips gemäß einem
Ausführungsbeispiel
der Erfindung zeigt.
-
6A und 6B stellen
ein Flussdiagramm dar, das ein Verfahren zum Prüfen vereinzelter Halbleiterchips
gemäß einem
Ausführungsbeispiel
der Erfindung zeigt.
-
Detaillierte Beschreibung
-
Unter
jetziger Bezugnahme auf 1 ist ein System zum Prüfen von
Halbleiterchips gemäß einem
Ausführungsbeispiel
der Erfindung zu sehen. Das in 1 gezeigte
System ermöglicht,
dass Wafer vereinzelt und in einer Prüfanordnung angeordnet werden
können.
Die Prüfanordnung
ermöglicht
dann, dass eine Prüfschnittstelle
verwendet werden kann, um die Halbleiterchips zu prüfen. Ein
Prüfen
von vereinzelten Halbleiterchips ermöglicht ferner, dass Halbleiterchips
von mehreren Wafern gemeinsam geprüft werden. Dies kann den Prüfprozess
stark vereinfachen und kann alternative Vorzüge gegenüber herkömmlichen Prüfverfahren und -systemen liefern.
-
Als
ein Beispiel ermöglicht
eine Platzierung von vereinzelten Halbleiterchips in einer getrennten Anordnung,
dass eine Prüfschnittstelle
mit einer verringerten Dichte von Signalleitungen versehen werden
kann. Diese verringerte Dichte von Signalleitungen, die zu Prüfanschlussstiften
an der Oberfläche der
Prüfschnittstelle
geführt
sind, verringert eine Signalinterferenz, eine Signalstörung und
HF-Wirkungen, die durch ein Konzentrieren von Signalleitungen miteinander
in einem verdichteten Bereich bewirkt sind.
-
1 zeigt
Siliziumwafer 104, 108 und 112. Derartige
Siliziumwafer können
durch einen Hersteller vorgesehen sein, derart, dass einzelne Wafer
beispielsweise in der Weise einer Fertigungslinie zu einer Prüfvorrichtung
geführt
werden. 1 zeigt ferner eine Vereinzelungsvorrichtung 116 und
eine Halbleiterchipplatzierungsvorrichtung 118. Ferner zeigt 1 eine
Anordnung 122 von vereinzelten Halbleiterchips, die vorhergehend
durch die Vereinzelungsvorrichtung und die Halbleiterchipplatzierungsvorrichtung
von Wafer vereinzelt und platziert wurden. Zusätzlich zeigt 1 einen
Prüfcomputer 130,
der mit einer Prüfschnittstelle 126 gekoppelt
ist. Die Prüfschnittstelle 126 wiederum
ist schnittstellenmäßig mit
den vereinzelten Halbleiterchips verbunden.
-
In
Betrieb kann 1 durch ein Erhalten einzelner
Halbleiterchips 104, 108 und 112 und
ein Verwenden einer Vereinzelungsvorrichtung 116, um die Halbleiterchips
von jedem Wafer zu einzelnen vereinzelten Halbleiterchips zu trennen,
implementiert sein. Dies kann auf eine Vielfalt von Weisen erzielt
werden, wie beispielsweise durch Anreißen der Ritzlinien zwischen
einzelnen Halbleiterchips an dem Wafer. Dies ermöglicht, dass die einzelnen
Halbleiterchips von dem Rest des Wafers getrennt werden. Alternative Verfah ren
zum Trennen von Halbleiterchips sind in der Branche bekannt. Wenn
jeder Halbleiterchip vereinzelt ist, kann derselbe beispielsweise
durch einen robotergesteuerten Greifer gegriffen werden, der den Halbleiterchip
mechanisch koppelt und denselben in der Prüfstruktur 122 platziert.
Diese mechanische Kopplungsvorrichtung ist in 1 als
der Block 118 gezeigt.
-
Die
Prüfstruktur 122,
die in 1 gezeigt ist, kann mit Halbleiterchips von mehreren
Wafern implementiert sein. Somit können die Halbleiterchips, die in
den Wafern 104 und 108 gezeigt sind, von diesen Wafern
getrennt und in der kombinierten Prüfanordnung, die als ein Layout 122 gezeigt
ist, platziert sein. Diese Halbleiterchips können an einer Trägeroberfläche platziert
sein, um die Halbleiterchips in Position zu halten. Die Trägeroberfläche kann
auch eingeschlossen sein, um einen größeren Temperaturbereich während des
Prüfens
zu liefern.
-
Das
Layout der einzelnen Halbleiterchips kann in irgendeinem erwünschten
Muster ausgebildet sein. Durch Platzieren der Halbleiterchips mit
einem ausreichenden Raum zwischeneinander können auch die Signalleitungen
an der Prüfschnittstelle voneinander
getrennt sein, um die Störwirkungen
zu verringern, die durch ein Platzieren von Signalleitungen in enger
Nähe zueinander
bewirkt sind. Da ferner eine Prüfschnittstelle
in enger Nähe
zu dem Prüfcomputer
platziert sein kann, kann die Länge
der Signalleitungen verringert werden. Block 126 stellt
eine Prüfvorrichtungsschnittstelle
dar. Auf dem Gebiet wurde eine Prüfvorrichtungsschnittstelle
für einen einzigen
Wafer häufig
als eine Sondenkarte bezeichnet. Die Schnittstelle 126 jedoch
ermöglicht,
dass Halbleiterchips von mehreren Wafern zu der gleichen Zeit geprüft werden.
Ferner ist dieselbe mit einer wesentlich größeren Oberflächenfläche als
herkömmliche
Sondenkarten konfiguriert. Da die Halbleiterchips voneinander während des
Prüfens
getrennt sein können,
wird eine größere Oberflächenfläche genutzt.
Anstelle der Oberflächenfläche von
300 mm Durchmesser für
eine Sondenkarte könnte
beispielsweise eine Prüfschnittstelle
mit einer quadratischen Oberflächenfläche verwendet
werden.
-
Die
Prüfschnittstelle
ist mit einer IO-Hardware konfiguriert, die ein Koppeln mit einzelnen
Halbleiterchips ermöglicht.
Typischerweise ist dies durch ein Bereitstellen von Anschlussstiften
implementiert, die auf den Kontaktpunkten der Schaltungen, die an den
Halbleiterchips konfiguriert sind, aufsetzen.
-
Die
Schnittstelle 126 ist ferner mit dem Prüfcomputer 130 gekoppelt
oder schnittstellenmäßig verbunden.
Dies ermöglicht,
dass der Prüfcomputer eine
Prüfsequenz
erzeugt, die Eingangssignale zu der Prüfschnittstelle 126 liefert
und im Gegenzug Ausgangssignale empfangt. In Anbetracht der Flexibilität, die durch
die vereinzelte Prüfanordnung
geliefert wird, kann der Prüfcomputer
tatsächlich
direkt über
der Prüfschnittstelle
platziert sein. Dies verringert die Länge von Signalleitungen und
verringert somit die HF-Wirkungen, die durch Induktanz, Kapazität und Widerstand
von Signalleitungen bewirkt sind.
-
Während 1 drei
Wafer darstellt, sollte klar sein, dass die Prüfstruktur aus Halbleiterchips
eines einzigen Wafers, von zwei Wafern oder mehr als zwei Wafern
formuliert sein könnte.
-
2 stellt
allgemein dar, wie einzelne Systemelemente implementiert sein können. Das
System 200 ist aus Hardwareelementen gebildet gezeigt, die
elektrisch über
einen Bus 208 gekoppelt sind und einen Prozessor 201,
ein Eingabegerät 202,
ein Ausgabegerät 203,
ein Speichergerät 204,
einen Leser 205a für
computerlesbare Speichermedien, ein Kommunikationssystem 206,
eine Verarbeitungsbeschleunigung (z. B. DSP oder spezielle Prozessoren) 207 und
einen Speicher 209 umfassen. Der Leser 205a für computerlesbare
Speichermedien ist ferner mit computerlesbaren Speichermedien 205b gekoppelt,
wobei die Kombination entfernte, lokale, feste und/oder entfernbare
Speichervorrichtungen plus Speichermedien, Speicher etc. zum temporären und/oder
dauerhafteren Beinhalten computerlesbarer Informationen umfassend
darstellt, was die Speichervorrichtung 204, den Speicher 209 und/oder
irgendeine andere derartige zugreifbare Ressource des Systems 200 umfassen
kann. Das System 200 weist ferner Softwareelemente (als
gegenwärtig
innerhalb eines Arbeitsspeicher 291 positioniert gezeigt)
auf, einschließlich
eines Betriebssystems 292 und eines anderen Codes 293,
wie beispielsweise Programme, Applets, Daten und dergleichen.
-
Das
System 200 weist eine extensive Flexibilität und Konfigurierbarkeit
auf. Somit könnte
beispielsweise eine einzige Architektur genutzt werden, um einen
oder mehrere Server zu implementieren, die ferner gemäß aktuell
erwünschten
Protokollen, Protokollvariationen, Erweiterungen etc. konfiguriert sein
können.
Fachleuten auf dem Gebiet ist jedoch ersichtlich, dass Ausführungsbeispiele
durchaus gemäß spezifischeren
Anwendungserfordernissen genutzt werden können. Beispielsweise könnte eines oder
könnten
mehrere Systemelemente als Teilelemente innerhalb einer Komponente
des Systems 200 (z. B. innerhalb des Kommunikationssystems 206) implementiert
sein. Es könnte
auch eine kundenspezifische Hardware genutzt werden und/oder spezielle Elemente
könnten
in Hardware, Software (einschließlich so genannter „portierbarer
Software”,
wie beispielsweise Applets) oder beidem implementiert sein. Während ferner
eine Verbindung mit anderen Rechenvorrichtungen, wie beispielsweise
Netzwerk-Eingabe/Ausgabe-Geräten
(nicht gezeigt), eingesetzt werden könnte, sollte klar sein, dass
eine verdrahtete, drahtlose, Modem- und/oder andere Verbindung oder
Verbindungen mit anderen Rechenvorrichtungen ebenfalls genutzt werden
könnten.
-
Unter
jetziger Bezugnahme auf 3 ist die Vereinzelung von zwei
Wafer 304 und 308 zu einer kombinierten Prüfanordnung 312 zu
sehen. Der Wafer 304 ist aus 32 Halbleiterchips gebildet
gezeigt, die an dem Wafer gebildet sind. Jeder Halbleiterchip umfasst
eine eigene einzelne Schaltung desselben. Auf ähnliche Weise umfasst der Siliziumwafer 308 32 Halbleiterchips.
Während
dieses Beispiel 32 Halbleiterchips nutzt, ist es bei vielen Herstellungsprozessen üblich, zumindest
512 Halbleiterchips an einem Siliziumwafer mit 300 mm Durchmesser
zu konfigurieren. 3 zeigt, dass die Siliziumwafer
jeweils vereinzelt werden, so dass einzelne Halbleiterchips hergestellt
und in einer Anordnung von quadratischem Muster von 64 Halbleiterchips
platziert werden. Wie es bei diesem Beispiel zu sehen ist, weist die
Prüfanordnung
eine erheblich größere Prüffläche als
diese der ursprünglichen
zwei Wafer auf. Somit ermöglicht
die Prüfschnittstelle
eine größere Beabstandung
von Eingangs- und Ausgangssignalen, die zu der Oberfläche der
Prüfschnittstelle
geführt
(geleitet) werden. Wie zuvor angemerkt, ermöglicht die Trennung dieser
Eingangs- und Ausgangssignale, besonders wenn dieselben bei HF-Frequenzen
betrieben werden, eine größere Signalzuverlässigkeit und
einen größeren Frequenzbereich,
in dem die Halbleiterchips geprüft
werden können.
Infolge eines Nutzens größerer Frequenzen
können
die Halbleiterchips in kürzerer
Zeit geprüft
werden. Ferner können dieselben über einen
größeren Frequenzbereich
auf Zuverlässigkeit
geprüft
werden.
-
4 stellt
ein anderes Beispiel einer kombinierten Halbleiterchipprüfanordnung
dar. In 4 sind vereinzelte Halbleiterchips
in einem Muster platziert, wobei zusätzliche Zeilen, die nicht gezeigt
sind, durch die Auslassungszeichen dargestellt sind. 4 stellt
ferner den Umriss einer Prüfschnittstelle 404 dar,
die direkt über
der kombinierten Prüfanordnung
für vereinzelte
Halbleiterchips platziert sein kann. Somit stellt 4 die
Tatsache dar, dass eine einzige Prüfschnittstelle in einer Position über der kombinierten
Prüfanordnung
platziert sein kann und nicht bewegt wird, während immer noch ermöglicht ist,
dass alle Halbleiterchips geprüft
werden. Auf dem Gebiet wird dies häufig als ein Prüfen unter
Verwendung eines einzigen „Aufsetzens” („Touchdown”) bezeichnet.
Dies liefert eine höhere
Geschwindigkeit bei einem Prüfen
einer Gruppe von Halbleiterchips, dahin gehend, dass dasselbe keine
Bewegung der Prüfschnittstelle
zu einer zweiten Position erfordert, um Halbleiterchips zu prüfen, die
von der ersten Position aus nicht geprüft werden konnten. Während Leistungsanforderungen
eventuell dasselbe nicht gestatten oder einen davor zurückschrecken
lassen, kann die in 4 gezeigte Prüfschnittstelle
auch ermöglichen,
dass mehrere Halbleiterchips simultan parallel geprüft werden.
Zudem ermöglicht
dasselbe, dass mehrere Halbleiterchips von mehreren Wafer parallel
geprüft
werden. Es ist anerkannt, dass dies typischerweise eine Verwendung
von erheblicher Leistung erfordern würde. Deshalb kann man sich dafür entscheiden,
nicht simultan zu prüfen,
aber die kombinierte Anordnung immer noch zu prüfen, ohne die Prüfschnittstelle
relativ zu der Halbleiterchipanordnung neu positionieren zu müssen.
-
Unter
jetziger Bezugnahme auf 5 stellt ein Flussdiagramm 500 ein
Beispiel eines Prüfens vereinzelter
Halbleiterchips dar. Bei einem Block 504 wird ein erster
Siliziumwafer erhalten. Der Siliziumwafer ist mit mehreren Halbleiterchips
konfiguriert. Auf ähnliche
Weise wird bei einem Block 508 ein zweiter Siliziumwafer
mit einer zweiten Gruppe von Halbleiterchips erhalten. Der erste
Siliziumwafer wird vereinzelt, um einzelne Halbleiterchips von dem
ersten Wafer zu trennen, wie es bei einem Block 512 gezeigt
ist. Auf ähnliche
Weise zeigt ein Block 516, dass die Halbleiterchips an
dem zweiten Siliziumwafer ebenfalls vereinzelt werden können. Bei
einem Block 520 werden der erste und der zweite Satz von
vereinzelten Halbleiterchips zusammen an einer Trägeroberfläche in einer
kombinierten Halbleiterchipanordnung angeordnet. Die kombinierte
Halbleiterchipanordnung ist aus einer Gesamtanzahl von Halbleiterchips
gebildet, die die Anzahl von Halbleiterchips übersteigt, die an einem einzigen
der Wafer verfügbar
ist. Somit ermöglicht
die kombinierte Halbleiterchipanordnung ein Prüfen von mehr Halbleiterchips, als
durch Prüfen
eines einzigen Siliziumwafers geprüft werden könnten. Bei einem Block 524 wird
die kombinierte Halbleiterchipanordnung als ein Teil einer einzigen
Prüfsequenz
geprüft.
-
Ein
ausführlicheres
Beispiel eines Prüfens vereinzelter
Halbleiterchips ist in einem Flussdiagramm 600 zu sehen,
das in 6A und 6B dargestellt
ist. Bei einem Block 604 wird ein erster Siliziumwafer
mit mehreren Halbleiterchips hergestellt, die an dem Wafer gebildet
sind. Jeder der Halbleiterchips weist eine Schaltung auf, wie beispielsweise eine
integrierte Schaltung. Es ist jedoch nicht nötig, dass jede Schaltung gleich
ist. Auf ähnliche
Weise wird bei einem Block 608 ein zweiter Siliziumwafer hergestellt,
der mehrere Halbleiterchips an demselben aufweist. Bei einem Block 612 wird
der erste Siliziumwafer vereinzelt, um einen ersten Satz von vereinzelten
Halbleiterchips zu bilden. Auf ähnliche
Weise wird bei einem Block 616 der zweite Siliziumwafer vereinzelt,
um einen zweiten Satz von vereinzelten Halbleiterchips zu bilden.
Der erste Satz von vereinzelten Halbleiterchips und der zweite Satz
von vereinzelten Halbleiterchips werden gemeinsam an einer Trägeroberfläche in einer
kombinierten Halbleiterchipanordnung angeordnet, wie es durch einen Block 620 gezeigt
ist. Die kombinierte Halbleiterchipanordnung ist aus einer Gesamtanzahl
von Halbleiterchips gebildet, die die Anzahl von Halbleiterchips übersteigt,
die an dem ersten Siliziumwafer gebildet waren. Bei einem Block 624 kann
eine Transportvorrichtung, wie beispielsweise ein robotergesteuerter Arm,
verwendet werden, um einen vereinzelten Halbleiterchip mechanisch
zu koppeln und denselben an einer Träger oberfläche zu platzieren. Beispielsweise sind
Aufnehmen-und-Platzieren-Mechanismen (Pick-and-Place-Mechanismen)
in der Branche gut bekannt.
-
Ein
Block 628 stellt dar, dass sogar ein dritter Siliziumwafer
erhalten werden kann, an dem mehrere Halbleiterchips angeordnet
sind. Ferner kann der dritte Siliziumwafer vereinzelt werden, wie
es bei einem Block 632 gezeigt ist, um einen dritten Satz
von vereinzelten Halbleiterchips zu bilden. Es sollte klar sein,
dass einer oder mehrere Siliziumwafer gemäß Ausführungsbeispielen der Erfindung
vereinzelt und in einer kombinierten Prüfanordnung kombiniert werden
können.
Die Verwendung von Halbleiterchips von zusätzlichen Wafern erweitert lediglich
die Prüffläche und
kann mit einer größeren Prüfschnittstelle angesprochen
werden. Bei einem Block 636 kann der dritte Satz von vereinzelten
Halbleiterchips als ein Teil der kombinierten Halbleiterchipanordnung
angeordnet werden.
-
Gemäß einem
Ausführungsbeispiel
der Erfindung kann ein einziges Aufsetzen an der kombinierten Halbleiterchipanordnung
verwendet werden, um alle Halbleiterchips in der kombinierten Halbleiterchipanordnung
zu prüfen.
Bisher war dies bei einem herkömmlichen
Waferprüfen
schwierig zu bewerkstelligen. Dies rührte nämlich von den Schwierigkeiten
bei einem Verdichten aller Eingangs- und Ausgangssignale in eine
Fläche
her, die ausreichend ist, um einen Siliziumwafer zu prüfen. Gemäß einem Ausführungsbeispiel
der Erfindung ermöglicht
die Beabstandung der vereinzelten Halbleiterchips, dass Eingangs- und Ausgangssignale
an der Prüfschnittstelle
beabstandet sind, ohne eine ernsthafte Signalverschlechterung oder
-interferenz zu bewirken. Somit kann eine größere Prüfschnittstelle konfiguriert werden,
um die größere Oberflächenfläche der
Anordnung vereinzelter Halbleiterchips abzudecken, und kann ein
einziges Aufsetzen durchgeführt
werden. Die Prüfsequenz
kann implementiert werden, ohne die Prüfvorrichtungsschnittstelle
zu bewegen oder zu entfernen, wenn dieselbe einmal in eine Prüfposition
platziert ist. Bei einem Block 644 könnte man sogar jeden Halbleiterchip
in der kombinierten Halbleiterchipanordnung simultan mit der Prüfvorrichtungsschnittstelle
koppeln. In einer derartigen Situation könnte eine elektrische Kopplung
simultan implementiert sein, um jeden Halbleiterchip simultan zu prüfen. Um
Leistungserfordernisse zu verringern, können alternativ einzelne Halbleiterchips
in Folge oder in Blöcken
geprüft
werden, um Leistungserfordernisse zu verringern. Bei einem Block 648 wird
die kombinierte Halbleiterchipanordnung als Teil einer einzigen
Prüfsequenz
geprüft.
-
Die
oben offenbarten Ausführungsbeispiele können gemäß einem
oder mehreren der Folgenden weiter verbesserten werden. Beispielsweise
kann ein Extremtemperaturbereichsprüfen von Wafer-Halbleiterchips
implementiert werden. Es gibt gegenwärtig eine Grenze der Temperaturbereiche,
denen ein Halbleiterchip während
eines Prüfens
unterzo gen werden kann. Dieser Bereich beträgt nämlich näherungsweise –40 Grad
C bis +80 Grad C. Dieses Problem wird durch die physikalischen Eigenschaften des
Bands eingebracht, das verwendet wird, um an dem Wafer zu haften.
Bei kalten Temperaturen verliert das Band eine Haftung und bei hohen
Temperaturen wird das Band verflüssigt.
Durch Vereinzeln der Halbleiterchips und Verwenden eines Mechanismus, wie
beispielsweise eines Ziehens eines Vakuums durch eine poröse Platte
hindurch, kann der Halbleiterchip während eines Prüfens ohne
die Verwendung von einem Band in Position gehalten werden. Dies ermöglicht größere Temperaturbereiche,
wie beispielsweise –55
C bis +150 C. Ferner können
größere Temperaturbereiche
durch ein Verkapseln der Halbleiterchips in einer Kammer anstelle
eines einfachen Erwärmens
derselben von einer Einspannvorrichtung aus erreicht werden, wie
es gegenwärtig
gemacht wird.
-
Zusätzlich wird
es üblicher,
Halbleiterchips zu schleifen, um die Dicke derselben zu verringern, bevor
dieselben in Gehäusen
platziert werden. Dies ist beispielsweise nötig, wenn mehrere Halbleiterchips
in Gehäusen
gestapelt werden. Die Wafer können
beispielsweise von 250 Mikrometern Dicke auf 70 Mikrometer Dicke
gedünnt
werden. Diese Handlung des Schleifens kann mechanische Defekte bei den
Schaltungen bewirken, wie beispielsweise eine mechanische Belastung
bei dem kristallinen Silizium. In der Vergangenheit trat das Prüfen vor
der Handlung des Schleifens auf und wurden diese mechanischen Defekte
nicht eingefangen. Gemäß einer
Verbesserung können
Halbleiterchips nun geprüft
werden, nachdem dieselben vereinzelt und geschliffen wurden, aber
bevor dieselben in einem Gehäuse platziert
werden. Dies ermöglicht,
dass auf Defekte aufgrund des Schleifens geprüft wird.
-
Wafer
werden gegenwärtig
durch eine Ausrüstung
geschnitten, die grob auf +/– 100
Mikrometer genau ist. Dies ist zum Platzieren eines Halbleiterchips
in einem Gehäuse
ausreichend, bei dem es eine Toleranz zum Kontaktieren der Bondanschlussflächen gibt.
Wenn jedoch ein Prüfen
vereinzelter Halbleiterchips verwendet wird, muss die Prüfschnittstelle
an präzisen
Stellen – z.
B. nicht mehr als 10 Mikrometer weg von der Zielposition – an den
Halbleiterchips aufsetzen. Falls der Prüfschnittstellenanschlussstift
nicht an dem korrekten Punkt aufsetzt, gibt es eventuell keine elektrische
Verbindung oder eine Fehlverbindung zu Zwecken eines Eingebens und
Ausgebens von Prüfsignalen.
Im Allgemeinen kann dies durch ein Auslegen von Halbleiterchips
in einem Prüflayout
mit einer sehr begrenzten Toleranz (z. B. 10 Mikrometer) von den
erwünschten
Positionen überwunden
werden. Alternativ können
vereinzelte Halbleiterchips mit einer mechanischen Kopplungsvorrichtung
gegriffen werden. Dann kann der Halbleiterchip optisch betrachtet
werden, um einen Referenzpunkt an dem Halbleiterchip unter Verwendung
einer Mustererkennung zu lokalisieren. Dann kann der Halbleiterchip
dadurch bei der exakten Position platziert werden, dass bekannt
ist, wo diese optisch erkannte Position des Halbleiterchips an dem Halbleiterchiplayout
positioniert sein sollte. Auf ähnliche
Weise kann der Halbleiterchip mit Referenzpunkten gefertigt werden,
die verwendet werden können, um
die Halbleiterchips auszurichten.
-
Gegenwärtig kann
das Prüfen
nicht bei ausreichend extremen Temperaturen stattfinden. Gemäß einer
Verbesserung kann die Anordnung vereinzelter Halbleiterchips in
einer temperaturgesteuerten Kammer platziert werden. Der Temperaturbereich
kann dann über
einen breiten Bereich variiert werden. Die Prüfschnittstelle kann gemäß einer
Variation in einer derartigen Situation das obere Ende der Prüfkammer bilden.
-
Es
scheint keinen gegenwärtig
existierenden, im Handel erhältlichen
Handhabungsmechanismus zu geben, der einen vereinzelten Halbleiterchip nimmt
und denselben in einem Prüflayout
platziert und denselben dann von dem Prüflayout entfernt. Vielmehr
werden die vereinzelten Halbleiterchips normalerweise nach einem
Anreißen
einfach in Halbleiterchipträgern
platziert und die Halbleiterchipträger werden weggenommen. Gemäß Ausführungsbeispielen
der Erfindung, die oben beschrieben sind, kann eine Aufnehmen-und-Platzieren-Vorrichtung implementiert
werden, die vereinzelte Halbleiterchips von einem Wafer entfernen
und dieselben vor einem Prüfen
an einem Prüflayout
platzieren und dieselben dann nach dem Prüfen von dem Prüflayout
entfernen kann.
-
Aufgrund
der Präzision,
die bei einem Aufsetzen auf den Halbleiterchips an den präzisen Positionen
zu Prüfzwecken
nötig ist,
ist es wichtig, dass die Halbleiterchips ordnungsgemäß ausgerichtet sind.
Dieses Problem kann gemäß einer
Verbesserung durch ein Verwenden vorgefertigter Halbleiterchipablagen
mit Vertiefungen, in denen die Halbleiterchips platziert werden
können,
angesprochen werden. Angenommen, dass die Außenabmessungen der Halbleiterchips
genau geschnitten sind, ermöglicht
die Platzierung der Halbleiterchips in den Vertiefungen und eine
leichte Ansaugung, die von unterhalb der Halbleiterchips angelegt
wird, dass die Halbleiterchips durch die Abmessungen der Vertiefungen korrekt
ausgerichtet werden. Dies ist analog zu Besteck, das in Besteckkästen platziert
ist.
-
Wenn
Halbleiterchips einmal an einem Layout ausgerichtet sind, möchte man
sicherstellen, dass dieselben während
eines Prüfens
vereinzelter Halbleiterchips sich nicht außer Position bewegen. Dies
kann unter Verwendung eines porösen
Halbleiterchipträgers
gelöst
werden, der ermöglicht,
dass ein Vakuum von unterhalb des Halbleiterchips gezogen wird.
Dies würde
ermöglichen,
dass die Halbleiterchips in Position gehalten werden, ohne die dünnen Halbleiterchips
zu beschädigen.
-
Eine
Verbesserung kann speziell für
einen Flash-Speicher implementiert werden. Ein Flash-Speicher wird
hierin als eine nicht-abschließende
Vorrichtung bezeichnet. Folglich wird ein Eingangssignal in eine
Flash-Speicherzelle reflektiert, gerade als ob ein Signal an einer Übertragungsleitung
keine passende Abschlussimpedanz am Ende der Übertragungsleitung aufweisen
würde.
Diese Bedingung wird durch Prüfsysteme
verschärft,
die lange Prüfleitungen
verwenden, um den Flash-Speicher zu prüfen. Dieses Problem kann durch
ein Verwenden eines Systems angesprochen werden, bei dem die Signalleitungen
sehr kurz sind. Dies kann mit der neuen Prüfschnittstelle dieses Systems
erzielt werden, bei der die Signalleitungen beispielsweise 2 Zoll und
nicht die herkömmlichen
2 Fuß betragen.
-
Wie
es oben angemerkt ist, ist die präzise Platzierung eines vereinzelten
Halbleiterchips wichtig, um zu ermöglichen, dass die Sondenanschlussstifte
an den präzisen
Zielpositionen aufsetzen. Die dünnen
und leichtgewichtigen Halbleiterchips, die Metallisierungsschichten
beinhalten, können
mit Magnetkräften
bewegt werden. Derartige Magnetkräfte können verwendet werden, um einen
grob positionierten Halbleiterchip in eine Ablagemulde zu ziehen. Zusätzlich könnte ein
Halbleiterchip entworfen sein, um mit einem erheblichen Metallanteil
hergestellt zu sein, um zu ermöglichen,
dass der Halbleiterchip mehr auf ein Magnetfeld anspricht.
-
Eine
Platzierung eines gesamten Feldes von vereinzelten Halbleiterchips
kann eine Zeitdauer benötigen.
Diese Platzierungszeit könnte
verwendet werden, um ein Prüfen
an bereits platzierten Halbleiterchips zu beginnen. Somit könnte man
mehrere Prozesse an dem Feld von Halbleiterchips zu der gleichen
Zeit durchführen.
Eine lange dünne
Prüfschnittstelle
könnte
verwendet werden, um ein Prüfen
von Spalten von Halbleiterchips bei dem Prüflayout von vereinzelten Halbleiterchips
zu beginnen, während
die verbleibenden Halbleiterchips an dem Prüflayout platziert werden. Wenn
dann eine Spalte fertig geprüft
ist, könnten
vollständig
geprüfte
Halbleiterchips von dem Layout weg aufgenommen werden.
-
Bei
einem Prüfen
eines ganzen (nicht vereinzelten) Wafer verhindert ein fehlerhafter
Anschlussstift an der Prüfschnittstelle
zumindest, dass ein Halbleiterchip an dem Wafer geprüft wird.
Es gibt keine Möglichkeit,
den fehlerhaften Anschlussstift zu umgehen. Dies verschwendet entweder
diese ungeprüften
Halbleiterchips oder bewirkt eine Ausfallzeit, um die Prüfschnittstelle
zu reparieren. Gemäß vorliegenden
Ausführungsbeispielen
der Erfindung kann dieses Problem überwunden werden. Falls die
neue Prüfschnittstelle
(z. B. 1 Meter an der Kante) einen fehlerhaften Anschlussstift aufweist,
kann dieser fehlerhafte Anschlussstift identifiziert werden und
kann der nachfolgende Layout-Prozess einfach ein Platzieren von
Halbleiterchips unterhalb des fehlerhaften Anschlussstifts vermeiden.
Dies ermöglicht
eine Während-Betrieb-Bestimmung
(On-the-Fly-Bestimmung) dessen, wo Halbleiterchips in dem Layout
zu setzen sind, so dass alle Halbleiterchips geprüft werden
und keine Ausfallzeit erforderlich ist, um die Prüfschnittstelle
zu reparieren.
-
Die
Platzierung von Halbleiterchips wird ein zeitraubender Prozess sein.
Es besteht ein Bedarf nach Verfahren, die den Prozess des Platzierens
der Halbleiterchips in dem Prüflayout
beschleunigen. Dies kann gemäß einer
Verbesserung durch ein Verwenden eines mehrköpfigen Aufnehmers angesprochen
werden, um mehrere Halbleiterchips zur gleichen Zeit aufzunehmen
und zu platzieren. Dies ermöglicht
weniger Armbewegungen von der Halbleiterchipablage zu dem Prüflayout.
-
Eine
präzise
Platzierung von Halbleiterchips zum Prüfen wird herausfordernd sein.
Somit besteht ein Bedarf nach einem System, das die Halbleiterchips
präzise
positionieren kann, so dass Prüfprozeduren
nicht fehlschlagen. Gemäß einem
Ausführungsbeispiel
können
die Halbleiterchips geschnitten sein, um eine konstante Breite aufzuweisen,
und dann jeder Chip an dem Layout mit einer groben Präzision platziert
werden. Zwei L-förmige
mechanische Kontakte könnten
dann verwendet werden, um die Halbleiterchips von gegenüberliegenden
Ecken unter Verwendung vorbestimmter Koordinaten für endgültige Stopppunkte
der L-förmigen
Kontakte in eine ordnungsgemäße Platzierung
zu schieben.
-
Um
die Halbleiterchips präzise
auszurichten, ist es günstig,
die Halbleiterchips zu schneiden, so dass die äußere Begrenzung des Halbleiterchips
mit einem gewissen Fehlergrad bekannt ist. Gegenwärtige Schneidetechniken
liefern nicht die notwendige Schneidepräzision. Eine Option bestünde darin,
einen Laser zu verwenden, um die Halbleiterchips mit einem hohen
Grad an Präzision
zu schneiden.
-
Eine
Ausrichtung von Halbleiterchips wird herausfordernd und zeitraubend
sein. Es gibt Vorzüge,
die von einem Prüfen
von Halbleiterchips gewonnen werden, nachdem dieselben ganz von
dem Wafer entfernt wurden, aber es gibt auch Zeiteinbußen. Gemäß einer
Verbesserung können
somit Streifen von Halbleiterchips von einem Wafer geschnitten werden,
aber nicht vollständig
als einzelne Halbleiterchips vereinzelt werden. Dies beschleunigt
den Prozess des Platzierens der Halbleiterchipstreifen und sollte
eine Ausrichtung in lediglich einer Dimension ermöglichen.
-
Wenn
Halbleiterchips schließlich
in einem Prüflayout
platziert sind, ist es wichtig, dass die Halbleiterchips nicht außer Position
bewegt werden. Eine Lösung
besteht darin, einen Träger
mit Klebeband bereitzustellen, um die Halbleiterchips aufzunehmen, um
zu verhindern, dass die Halbleiterchips bewegt werden, sobald dieselben
an dem Band haften.
-
In
einigen Fällen
ist es jedoch nötig,
Halbleiterchips von unten zu prüfen,
wo beispielsweise Durchkontaktierungen positioniert sind. Wenn Halbleiterchips
durch Klebeband gesichert sind, sind diese Verbindungspunkte behindert.
Dieses Problem kann durch ein Stanzen von Leiterdrähten durch
das Band angesprochen werden, um eine Rückseitenkonduktanz zu erreichen.
-
Während verschiedene
Ausführungsbeispiele
der Erfindung als Verfahren oder Vorrichtungen zum Implementieren
der Erfindung beschrieben wurden, sollte klar sein, dass die Erfindung
durch einen Code implementiert sein kann, der mit einem Computer
gekoppelt ist, z. B. Code, der auf einem Computer resident ist oder
für den
Computer zugreifbar ist. Beispielsweise könnten Software und Datenbanken
genutzt werden, um viele der oben erörterten Verfahren zu implementieren.
Somit ist zu beachten, dass zusätzlich
zu Ausführungsbeispielen,
bei denen die Erfindung durch Hardware erzielt ist, diese Ausführungsbeispiele
durch die Verwendung eines Herstellungsartikels erzielt werden können, der
aus einem computerverwendbaren Medium gebildet ist, in dem ein computerlesbarer
Programmcode verkörpert
ist, der die Ermöglichung
der Funktionen bewirkt, die in dieser Beschreibung offenbart sind.
Daher ist erwünscht,
dass Ausführungsbeispiele
der Erfindung auch in den Programmcodeeinrichtungen derselben ebenfalls
als durch dieses Patent geschützt
betrachtet werden. Ferner können
Ausführungsbeispiele
der Erfindung als ein Code ausgeführt sein, der in einem computerlesbaren
Speicher von praktisch jeder Art gespeichert ist, einschließlich und
ohne Einschränkung
RAM, ROM, magnetischer Medien, optischer Medien oder magnetooptischer
Medien. Noch allgemeiner ausgedrückt
könnten
die Ausführungsbeispiele
der Erfindung in Software oder in Hardware oder in irgendeiner Kombination
derselben implementiert sein, einschließlich Software, die auf einem Universalprozessor
läuft,
Mikrocode, PLAs oder ASICs, aber nicht begrenzt darauf.
-
Es
ist ebenfalls beabsichtigt, dass Ausführungsbeispiele der Erfindung
als Computersignale erzielt werden könnten, die in einer Trägerwelle
ausgeführt
sind, sowie Signale (z. B. elektrisch und optisch), die durch ein Übertragungsmedium
ausgebreitet werden. Somit könnten
die verschiedenen Informationen, die oben erörtert sind, in einer Struktur,
wie beispielsweise einer Datenstruktur, formatiert sein und als
ein elektrisches Signal durch ein Übertragungsmedium übertragen
oder auf einem computerlesbaren Medium gespeichert sein.
-
Es
ist ferner zu beachten, dass viele der Strukturen, Materialien und
Handlungen, die hierin dargelegt sind, als Einrichtungen zum Durchführen einer
Funktion oder Schritte zum Durchführen einer Funktion dargelegt
sein können.
Daher sollte klar sein, dass eine derartige Sprache berechtigt ist,
alle derartigen Strukturen, Materialien oder Handlungen abzudecken,
die in dieser Beschreibung und den Äquivalenten derselben offenbart
sind.
-
Man
ist der Ansicht, dass die Vorrichtungen und Verfahren der Ausführungsbeispiele
der vorliegenden Erfindung und die zugehörigen Vorteile derselben aus
dieser Beschreibung ersichtlich werden. Während das Obige eine vollständige Beschreibung spezifischer
Ausführungsbeispiele
der Erfindung ist, sollte die obige Beschreibung nicht als den Schutzbereich
der Erfindung einschränkend
aufgefasst werden, der durch die Ansprüche definiert ist.
-
Zusammenfassung
-
Gemäß einem
Ausführungsbeispiel
der Erfindung kann ein Verfahren zum Prüfen vereinzelter Halbleiterchips
implementiert werden. Dies kann durch ein Erhalten eines Wafers
und Vereinzeln der Halbleiterchips zu einzelnen Halbleiterchipstücken implementiert
werden. Die vereinzelten Halbleiterchips können in einer getrennten Prüfanordnung
angeordnet werden und können
sogar Halbleiterchips von mehreren Wafern als Teil der kombinierten
Anordnung kombinieren. Dann kann ein Prüfen an der kombinierten Prüfanordnung
implementiert werden.