CN103797570B

CN103797570B - 接触电性连接至位于晶圆的划片线上的测试访问接口的半导体芯片的方法、装置以及系统

Info

Publication number: CN103797570B
Application number: CN201180072226.7A
Authority: CN
Inventors: 拉里·约翰·迪巴蒂斯塔; 邓肯·帕卡德·格利
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2011-06-30
Filing date: 2011-06-30
Publication date: 2016-12-21
Anticipated expiration: 2031-06-30
Also published as: JP2014526141A; CN103797570A; JP5826926B2; US9632109B2; KR20140039008A; KR101682751B1; US20140002122A1; WO2013002806A1

Abstract

一种半导体器件，包括：一第一晶圆，具有：i）多个半导体芯片，ii）与该一个或多个半导体芯片相邻的多个划片线，iii）位于该一个或多个划片线中的一测试访问接口，其中该测试访问接口具有一第一多个贯穿基板导体和一标准化物理布图，以及iv）在至少一些所述贯穿基板导体与所述半导体芯片的至少其中之一之间的电接头。还揭露一种测试该半导体器件和其他类型的半导体器件的方法、装置以及系统。

Description

接触电性连接至位于晶圆的划片线上的测试访问接口的半导体芯片的方法、装置以及系统

背景技术

测试晶圆上的半导体芯片变得越来越难。测试由于如增加晶体管密度、增加信号输入/输出（I/O）需求、降低半导体芯片尺寸、以及更有限的I/O访问等因素而复杂化。当使用高速或高带宽接口如具有千兆赫兹（GHz）范围射频（RF）的芯片、蓝牙、3G、4G、全球移动系统（GSM）、模拟、模拟混合信号（AMS）、数字电视（DTV）、5.1音频、数字、测试访问端口（TAP）、高清晰度多媒体接口（HDMI）、外设部件互联（PCI）e、通用串行总线（USB）x、数字视频接口（DVI）、高速输入/输出（HSIO）接口、WiFi、无线局域网（WLAN）、以及时钟分配电路测试芯片时，这些限制变得特别明显。

当用于探测上述类型的接口时，使用微机电系统（MEMS）、针、以及非接触探针的探测方案具有局限性。此外，因为独特的信号映射需要将探测方案的引脚映射至已经被适合用于特定应用的I/O接口的引脚布图中，带来额外成本。

测试具有上述和其他类型的接口的半导体芯片的改善方法、装置以及系统将是有用的。

附图说明

在附图中说明本发明的说明性实施例，图式中：

图1提供具有16个半导体芯片和对应划片线测试访问接口的晶圆的平面图；

图2提供图1显示的半导体芯片和测试访问接口的其中之一的分解平面图；

图3说明图2显示的一行TSVs的示例高度；

图4说明具有接地屏蔽型TSV的划片线测试访问接口；

图5说明一测试访问接口，其中单一TSV连接至多片芯片；

图6说明形成堆叠芯片器件的第一和第二堆叠晶圆的高度；

图7说明包含有已经使用芯片-晶圆（C2W）堆叠工艺连接至晶圆的芯片的堆叠芯片器件的高度；

图8说明包含有通过硅穿柱连接的第一和第二堆叠晶圆的堆叠芯片器件的高度；

图9提供通用串行总线（USB）测试访问接口的标准化物理布图的平面图；

图10说明在晶圆上布置元件的新方法；

图11说明接触半导体晶圆的测试访问接口的晶圆转换器的剖视图；

图12说明具有一组触碰在图9显示的USB测试访问接口（尤其是，图9显示的USB测试访问接口的DC导通TSVs）的探针的晶圆转换器的一部分；

图13说明图12显示的晶圆转换器与晶圆的未对准；

图14说明在图11显示的晶圆转换器的设计和构建中使用的示例性预设计砖块；

图15说明具有探针组的分离基板的示例性预设计砖块；

图16说明具有于其上形成的开关矩阵的晶圆转换器；

图17说明测试具有标准化物理布图的划片线测试访问接口的晶圆的另一系统；

图18说明具有多个探针头的测试系统；以及

图19说明具有移动地贴附于探针头的探针组的探针头。

具体实施方式

图1提供具有16个半导体芯片（例如，芯片102、104、106、108）的晶圆100的平面图。半导体芯片102、104、106、108的每一个被若干划片线（例如，110、112、114、116）环绕。为了便于描述，“半导体芯片”被定义为于其上制造功能电路的晶圆的一部分，并且“划片线”被定义为与半导体芯片相邻的晶圆的任一部分，当从晶圆切割半导体芯片时，晶圆的一部分可能被划片或切割。通常，晶圆上的芯片数量将远大于16，并且每一个芯片将覆盖晶圆表面区域的更小部分。然而，图1显示的芯片102、104、106、108的排列方式用于描述新型晶圆设计的某些方面。

在图1中，每一个芯片（如芯片102）的I/O接口连接至划片线的其中之一（例如，划片线112）中各自的测试访问接口（例如，测试访问接口118）。然而，在替换晶圆实施例如晶圆具有多于一种类型的芯片的实施例中，可以设想，测试访问接口118可以仅连接至特定芯片102。

图2提供图1显示的半导体芯片102和测试访问接口118的其中之一的分解平面图。测试访问接口118包括多个硅穿孔（TSVs，如TSVs200、202、204）。TSVs200、202、204可以通过例如使用在美国专利第7,683,459B2中描述的方法形成。图3说明图2显示的一行TSVs200、202、204的示例高度。或者，每一个TSV200、202、204的顶部和底部可以通过导电焊盘或焊料连接（参见，例如，连接TSV200的焊盘300、302）。该焊盘或焊料可以用于将TSV电性连接至另一晶圆或芯片（例如，形成堆叠芯片器件）中的对应TSV。多个导电线或其他电接头将各个TSVs200、202、204连接至半导体芯片102。使用目前公知的形成TSVs的方法，每一个TSV可以具有小至1-5千分尺（μm）的直径，并且一组TSVs可以形成为5-10μm的间距。然而，这些直径和间距仅为示例，并且不局限于此。一般地说，芯片尺寸、划片线宽度、以及TSV形成方法的不同结合能够使不同数量的TSVs200、202、204形成在划片线112中。

测试访问接口118的一些或全部TSVs200、202、204连接至芯片102的焊盘、接触点或者节点。在图2显示的测试访问接口118的情况下，测试访问接口118的每一个TSV200、202、204连接至芯片102的不同焊盘或接触点。然而，在其他情况下，两个或多个TSVs可以连接至芯片的相同焊盘、接触点或者节点，或者单一TSV可以连接至芯片的两个或多个焊盘、接触点或节点。例如，为了改善在测试访问接口的特定信号线400上传输的信号的完整，该信号线可以通过多个TSV接地线402、404被接地屏蔽（例如，边缘化或围绕）。参见例如图4显示的测试访问接口118的部分。该TSV接地线402、404可以连接在芯片102的焊盘、接触点或节点406，或者通过在划片线中形成的焊线或接地平面连接。替换地，或者附加地，当测试芯片102时，该TSV接地线可以通过晶圆转换器、接触该测试访问接口118的探针卡或探针头提供的焊线或其他电子连接而连接。如此接近芯片102的屏蔽可以改善测试性能，并且降低电力突波和与信号完整相关的其他缺陷。还可以改善例如公知良好芯片的生产验证测试（PVT）、芯片速度/错误校正、RF结构的导频信号序列、以及高级模拟-数字和数字-模拟转换器（ADC/DAC）的自校准的质量。

与在晶圆的一侧上形成的焊盘相比，图2-4显示的TSVs200、202、204可以自晶圆100的一侧（或两侧）接触，从而改善测试和其他非任务活动的可达性。

图5说明一测试访问接口118，其中一单一TSV200连接至芯片102的多个焊盘500、502。图5显示的测试访问接口连接是有用的，其需要扇出或扇入芯片102附近的信号（包括，例如，功率或接地信号）。

在一些情况下，芯片或晶圆可以堆叠以形成三维堆叠半导体器件。例如，图6说明形成一堆叠芯片器件610的第一和第二堆叠晶圆100、600的高度。一个或两个晶圆可以包括公知的良好芯片。通过举例的方式，使用晶圆-晶圆（W2W）堆叠工艺堆叠晶圆100、600。第一和第二晶圆100、600的对应芯片（例如，102和602、或104和604）凭借第一数量的TSVs（例如，TSVs606、608）之间的电接头电性连接。通过举例的方式，TSVs606、608可以使用焊料或导电粘合剂614电性连接。类似地，在与芯片102、104、602、604相邻的划片线112、612中的对应测试访问接口118、618凭借第二数量的TSVs200、202、204、620、622、624之间的电接头电性连接。以此方式，施加至测试访问接口618的其中之一的TSV的功率、接地和测试信号可以被扇出至另一测试访问接口118的TSV，最终被扇出至两个芯片102、602。或者，在单独寻址芯片的情况下，可以接收施加至测试访问接口118、618的任意一个的信号，并且该信号作用在芯片102、602中寻址的芯片上。信号也可以自芯片102、602的一个或两个顺序地或并行地传输至外部测试仪。该外部测试仪可以连接至测试访问接口118、618的一个或两个。

以上述和其他方式，两个或多个测试访问接口的电性连接的TSVs可以作为测试接口总线的线。必要时，额外晶圆可以堆叠在图6显示的晶圆100、600上，并且额外测试访问接口的TSVs可以连接至图6显示的测试访问接口118、618的TSVs200、202、204、620、622、624。

图7说明包含已经使用芯片-晶圆（C2W）堆叠工艺连接至晶圆100的芯片602、604的堆叠芯片器件700的高度。在一些情况下，该芯片或晶圆（或两者）可以包括公知的良好芯片。在显示的实施例中，芯片602、604已经自晶圆连同其测试访问接口（例如，保持贴附于芯片602的接口618）被独立出来，以使对应芯片102、602以及测试访问接口118、618可以如描述地相对于图6显示的堆叠晶圆的芯片和测试访问接口电性连接。在其他实施例（图未示）中，不具有划片线测试访问接口的芯片可以堆叠在具有划片线测试访问接口的芯片上（或者，反之亦然）。在另一实施例中，可以自晶圆切割任意组的一个或多个半导体芯片，并且该半导体芯片可以堆叠在另一晶圆的半导体芯片上。

在于前段中描述的任一实施例中，连接至仅一个或一子集的堆叠芯片的测试访问接口可以用于凭借芯片间电接头（例如，焊料614和TSVs606、608）将测试信号施加至一个芯片的测试结构或节点，该一个芯片的测试结构或节点可以用于将测试信号施加至另一芯片的测试结构或节点。

在一些情况下，图1-7显示的一些或全部TSVs可以使用其他形式的贯穿基板导体交替地替换。例如，图8说明包含有通过硅穿柱（TSPs）802、804、806、808连接的第一和第二堆叠晶圆100、600的堆叠芯片器件800的高度。通过举例的方式，可以形成TSPs802、804、806、808，并且堆叠晶圆100、600或芯片的芯片102、602和测试访问接口118、618可以电性连接，如在欧洲专利申请公开EP2075828A1中所描述的。

不管芯片及其测试访问接口是否使用W2W或C2W堆叠工艺堆叠，并且不管何种类型的贯穿基板导体用于电性连接该堆叠芯片及其测试访问接口，该堆叠芯片可以通过接触在堆叠芯片器件的一侧上的测试访问接口来测试。

在图1-8显示的测试访问接口用于测试其对应芯片或堆叠芯片器件（其在这里被统称为半导体器件）之后，该测试访问接口可以与其对应半导体器件分离。该分离可以通过例如：1）电性开启连接测试访问接口与其对应芯片的开关；2）烧断连接测试访问接口与其对应芯片的保险丝；或者3）使用工具如锯或激光器自其对应芯片物理性地切割测试访问接口来实现。然而，在一些情况下，该测试访问接口可以保持连接至其对应半导体器件。

熟悉本领域的技术人员在阅读本发明之后，将会理解到：测试访问接口可以提供需要施加至芯片或被测器件（其每一个在这里被称为DUT）（或者自芯片或被测器件接收）的功率、接地或测试信号的任意收集。然而，在一些情况下，其可以用于指定具有标准化物理布图的一个或多个测试访问接口，并且每一个标准化测试访问接口具有导体的一种特定物理和功能的配置。以此方式，半导体芯片或晶圆的设计者以及测试设备及其接口的设计者在完全不需要顾客设计其芯片、晶圆、接口或测试设备的一个或另一个的情况下，可以依赖于一定程度的兼容性。这不仅降低成本，而且降低测试时间和上市时间。

通过举例的方式，图9提供通用串行总线（USB）测试访问接口900的标准化物理布图的平面图。依USB的规格，该USB测试访问接口包括：正极和负极数据线（D+、D-）；电压供应线（Vcc）；以及接地线（G）。然而，为了改善信号完整，该测试访问接口900提供有共三条接地线。该多条接地线有助于降低数据线与电压供应线之间的串扰。该测试访问接口900进一步包括一对短路TSVs，标有“+”和“-”。所述短路TSVs可以用于校准探针头的探针或者具有测试访问接口的其他测试接口（这在下面的说明书中将更加详细地描述）。

给出上述标准化用途，图10说明用于在晶圆上布置元件的新方法1000。在区块1002，晶圆上的多个半导体芯片的位置被电子地指定。该芯片的位置定义与该芯片相邻的多个划片线。在区块1004，从多个测试访问接口中电子地选择一测试访问接口。所选择的测试访问接口具有与芯片的物理布图无关的标准化物理布图。在区块1006，相对于晶圆上多个芯片的物理布图指定所选择的测试访问接口的位置。该位置使所选择的测试访问接口位于该多个划片线的一个或多个中。在区块1008，在所选择的测试访问接口与芯片的至少其中之一之间的多个电接头被电子地指定。步骤1002、1004、1006以及1008的顺序不是关键的，除由上述描述规定之外。

虽然方法1000已经在相对于半导体晶圆上的芯片的物理布图定位且电性连接单一的所选择的测试访问接口的背景中描述，额外的所选择的测试访问接口将通常相对于芯片的物理布图定位，以使相同类型的每一个芯片位于与单独的所选择的测试访问接口相邻（并且电性连接至单独的所选择的测试访问接口）。每一个测试访问接口位于一个或多个晶圆划片线中。

在该方法的一些实施例中，可以选择多个测试访问接口，并且每一个或多个所选择的测试访问接口的位置可以相对于芯片的物理布图电子地指定。又，每一个测试访问接口位于晶圆划片线的其中之一中。当多个测试访问接口连接至单一芯片时，该测试访问接口可以位于相同或不同的划片线中。

需要注意的是，不同的多个测试访问接口可以具有不同的标准化物理布图。在一些情况下，测试访问接口的标准化物理布图可以占据足够大区域，以便于在特定应用中，其必须位于两个芯片本身之间的划片线中（即，不具有位于相同划片线中的其他测试访问接口）。在其他情况下，测试访问接口的标准化物理布图可以足够紧密，以使其可以位于划片线连同一个或多个其他测试访问接口。

可以使用具有处理器和物理存储媒质的计算机来执行方法1000，其中该处理器恢复并执行实施方法1000的指令。该方法可以通过计算机自动地执行，以响应半导体芯片、半导体晶圆、以及测试访问接口的电子说明，以及结合上述内容的规则；或者，可以执行该方法以响应其他电子存储信息，其中可以自该电子存储信息中得到或推断关于半导体芯片、晶圆和测试访问接口的信息。也可以半自动地执行方法1000，以响应计算机用户的喜好或认可。

方法1000是有用的，其可以用于在不同种类的半导体晶圆上布置元件，并且每一个晶圆具有潜在不同种类（或类型）的半导体芯片，该半导体芯片连接至潜在不同组的一个或多个测试访问接口，该测试访问接口具有标准化物理布图。因为每一种类型的测试访问接口与交错的不同半导体晶圆保持相同物理布图，设计特定晶圆探针卡、转换器或探针头的任务就简化了。实际上，在一些情况下，特定晶圆探针卡、转换器或探针头可能根本不需要设计。例如，将在下面说明书中更加详细地描述，测试仪可以提供有具有有限组的探针的探针头，其中根据一个或多个测试访问接口的标准化物理布图来布置探针。这种探针头可以在测试程序的控制下穿过半导体晶圆，以便于1）指定晶圆上测试访问接口的位置，以及2）编程一控制系统以移动探针头或晶圆，以使用不同的测试访问接口的接触点顺序地校准探针头的探针。

方法1000也是有用的，在晶圆的划片线中的标准化测试访问接口的位置可以降低或消除在晶圆芯片的范围内提供探针目标的需求。

现在将描述具有描述的各种示例性半导体晶圆、以及可以包含于其中的各种不同的测试访问接口、各种晶圆转换器、接触这种测试访问接口的探针卡和探针头。还将描述接触这种测试访问接口（因此，多个半导体器件）的相关方法。

图11说明接触半导体晶圆1110的测试访问接口1102、1104、1106、1108的晶圆转换器1100的剖视图。通过举例的方式，晶圆转换器1100包括：由半导体材料如硅构成的基板1112。该基板1112具有多个贯穿基板导体如形成于其中的TSVs1114、1116。TSVs1114、1116的每一个终止在晶圆转换器的下表面（即，接触晶圆的转换器的表面）上的导电焊盘上。导电柱1118、1120、1122自导电焊盘延伸，并且提供多个探针。或者，导电柱1118、1120、1122可以使用焊料凸点或其他导电性特征来替换，或者导电柱1118、1120、1122可以自晶圆转换器1100的下表面1124消除，这有利于导电焊盘具有较大支架。在另一实施例中，导电柱1118、1120、1122或其他导电性特征可以直接地连接至TSVs1114、1116，不使用导电焊盘。或者，如图8显示的硅穿柱可以自晶圆转换器1100的表面1124延伸，并且提供多个探针。

TSVs1114、1116和导电柱1118、1120、1122排列为与在晶圆1110上提供的测试访问接口1102、1104、1106、1108的标准化物理布图对应的组或集1126、1128、1130、1132。每一组1126、1128、1130、1132具有关于基板1112的位置（即，其位于基板1112上），以使其对应于晶圆1110上的至少一个划片线的位置。

优选地，TSVs1114、1116和导电柱1118、1120、1122具有均匀间距，两者在每一组TSVs1114、1116或者导电柱1118、1120、1122、1108内，并且在不同组1126、1128、1130、1132的TSVs或导电柱之间。

TSVs1114、1116的每一个电性连接至晶圆转换器1100的上表面1140上的对应电接触点（例如，焊盘1134、1136或1138）。该TSVs1114、1116可以通过具有信号线或其他元件的再分配层连接至焊盘1134、1136、1138。该再分配层可以形成在晶圆转换器1100的上表面1140上。

上表面1140上的焊盘1134、1136、1138优选地具有均匀间距，该间距优选地大于晶圆转换器1100的下表面1124上的柱1118、1120、1122和焊盘的间距。对于晶圆转换器1100的上表面1140上的每一组焊盘1134、1136、1138，其中该组焊盘1134、1136、1138对应于特定组的柱1118、1120、1122和测试访问接口1102，晶圆转换器1100的上表面1140上的该组焊盘1134、1136、1138也可以具有标准化物理布图。

晶圆转换器1100的上表面1140上的焊盘1134、1136、1138通过探针头1142接触。该探针头1142可以包括：探针1144、1146、1148阵列，其对应于测试访问接口1102、1104、1106、1108的标准化物理布图的一个或一子集。例如，探针头1142可以包括：探针1144、1146、1148阵列，其对应于仅单一测试访问接口1102。或者，例如，探针头可以包括与服务一个或多个半导体芯片的一些或全部测试访问接口对应的探针；或者可以包括半导体晶圆1110的一个或多个划片线中的一些或全部测试访问接口对应的探针。或者，通过又一示例的方式，探针头可以包括与半导体晶圆1110的特定区域（或整个表面之上）内全部测试访问接口对应的探针阵列。

为了测试半导体晶圆1110上的芯片1152、1154、1156、1158，晶圆转换器1100被校准并且通过探针头1142接触（或者，反之亦然），并且该半导体晶圆1110被校准且通过晶圆转换器1100接触（或者，反之亦然）。编程机器人1150然后将探针头1142（经由x、y移动）移动至与半导体晶圆1110上各自的测试访问接口1102、1104、1106、1108（或测试访问接口组）对应的焊盘1134、1136、1138。

因为焊盘1134、1136、1138的间距较大于TSVs1114、1116和柱1118、1120、1122的间距，晶圆转换器1100通常比晶圆1110校准至晶圆转换器1100更容易校准至探针头1142。在一些情况下，晶圆1110可以使用DC连续性回路测试通过一对TSVs或其他贯穿基板导体校准至晶圆转换器1100（或者，反之亦然）。该对TSVs可以例如通过电性连接晶圆1110中的TSVs至在晶圆1110上或者贴附于晶圆1110的晶圆载体上所形成的电线（例如，桥或保险丝）形成。参见，例如，图9和12。

图9提供USB测试访问接口900的标准化物理布图的示例。如图所示，该接口900具有一短路对的TSVs，标有“+”和“-”。图12说明具有一组触碰USB测试访问接口900的探针1202、1204、1206的晶圆转换器1200的一部分（尤其是，USB测试访问接口900的DC导通TSVs1208、1210）。以此方式，晶圆转换器1200和晶圆1212的校准可以通过检查焊盘1214与1216之间的电导通来验证（例如，通过TSV1218、探针1204、TSV1208、电线或桥1222、TSV1210、探针1206、以及TSV1220）。如果晶圆转换器1200和晶圆1112未对准，如图13所示，在焊盘1214与1216之间将没有或有极少的电导通。在一些情况下，多对短路TSVs可以提供在晶圆1212上。以此方式，晶圆转换器1200和晶圆1212可以更加精确地校准，尤其是相对于旋转对准。多对短路TSVs可以提供例如作为：1）单一测试访问接口的一部分，2）穿过两个或多个测试访问接口，或者3）脱离任意测试访问接口。该对短路TSVs（或其他贯穿基板导体）理想地形成在晶圆划片线中，或者形成在晶圆芯片1224、1226外部的晶圆的其他区域中。

因为晶圆1110（图11）的测试访问接口1102、1104、1106、1108具有标准化物理布图，该晶圆转换器1100可以自预设计“砖块”构建，该预设计“砖块”定义导电柱1118、1120、1122的物理布图，与测试访问接口匹配的TSVs或其他导电性特征。该砖块也可以定义通过探针头1142接触的电接触点（例如，焊盘1134、1136、1138）的物理布图、以及导电柱1118、1120、1122与焊盘1134、1136、1138之间的任意电接头（例如，TSVs1114、1116和再分配层线）的物理布图。图14显示用于设计和构建晶圆转换器1100的示例性预设计砖块1400。该砖块显示在高度（图14（a））、俯视平面图（图14（b））、以及仰视平面图（图14（c））中。在一些情况下，自其中形成晶圆转换器的砖或砖块可以仅存在于设计阶段（例如，作为在计算机可读媒质中存储的电子说明），并且在砖块电子地定位在晶圆转换器设计之后，该晶圆转换器可以被建立为单一单元，其中该物理砖块与晶圆转换器未分离且作为整体。在其他情况下，该砖块可以为或者包括一个或多个物理分立组件1504、1506、1508、1510，如硅或者具有导电性特征（例如，探针1512、1514、1516）且自其中延伸的其他类型的基板1502。参见图15。在具有导电性特征1512、1514、1516且自其中延伸的基板1502的物理分立组件1504、1506、1508、1510的情况下，该物理分立组件1504、1506、1508、1510的基板1502可以排列在公共支撑基板1500上。该基板1500和1502可以由相同或不同材料制成，并且在一些情况下，其可以由半导体、陶瓷或印刷电路板材料制成（或者包括半导体、陶瓷或印刷电路板材料）。

物理分立组件1504、1506、1508、1510的探针1512、1514、1516可以使用例如引线键合或表面贴装技术连接至支撑基板1500上的焊盘。图15显示的装置另外可以构建为类似于图11显示的装置。

为了便于描述，空间转换器或具有从中延伸的探针的转换器装置被认为是“探针卡”，不管该转换器装置的探针是否形成在公共基板上，或者形成在贴附于公共基板的基板上。晶圆转换器是空间转换器或转换器装置的一种形式，其中转换器装置的全部探针形成在公共基板上。因此，图11和15都说明探针卡1100、1500，但是图11为说明晶圆转换器的这些图式的仅其中之一。用语“探针卡”意在不仅包括晶圆转换器，而且包括装置如硅框架或硅中介层。

不管测试系统是否包括图11或图15显示的转换器装置，或者具有标准化物理布图的测试访问接口的类似形式的转换器装置，该系统的成本集中在可重复使用的探针头，而不是特定应用的晶圆转换器或探针卡的成本。因此，图11和15显示的系统利用折返混合晶圆设计而操作良好（其被公共地用于早期工艺开发）。

图16说明图11显示的晶圆转换器的变型。尤其是，图16显示的晶圆转换器1600具有于其上形成的开关矩阵1602。通过举例的方式，该开关矩阵1602具有四个开关电路1604、1606、1608、1610，其每一个连接至不同组的贯穿硅导体和探针1612、1614、1616、1618。每一个开关电路1604、1606、1608、1610可以凭借自测试系统接收的信号并行操作，以使测试系统资源被顺序地有效地制作为测试访问接口1620、1622、1624、1626的每一个，其中晶圆转换器上的该组探针1612、1614、1616、1618连接至该测试访问接口1620、1622、1624、1626的每一个。必要时，开关电路1604、1606、1608、1610也可以被配置以提供扇出的测试系统信号至测试访问接口1620、1622、1624、1626的多个或全部，或者自测试访问接口1620、1622、1624、1626的多个或全部响应扇入的测试信号，其中开关电路连接至该测试访问接口1620、1622、1624、1626的多个或全部。

在一些情况下，探针头可以顺序地接触开关电路1604、1606、1608、1610的每一个。在其他情况下，探针头可以被配置以接触且并行操作全部开关电路1604、1606、1608、1610。

因为开关矩阵1602的结构依赖于晶圆1628上的测试访问接口1620、1622、1624、1626的独特布图，图16显示的晶圆转换器1600通常比图11显示的晶圆转换器花费更长时间来设计。开关矩阵1602也增加建立晶圆转换器1600的所需时间和成本。然而，具有开关矩阵1602的晶圆转换器1600是有用的，其降低或消除探针头的检索时间，并且能够多点测试半导体芯片1630、1632、1634、1636。在一些情况下，开关矩阵1602可以被设计以提供一个触碰晶圆测试。“一个触碰晶圆测试”意味着探针头仅需要触碰晶圆转换器1600或探针卡一次。接着，与晶圆1628上的不同测试访问接口1620、1622、1624、1626的连接通过操作开关矩阵1602而不是再检索探针头来制作。更少（或一个）触碰晶圆测试可以通过增加探针头上的探针组的数量或者将全部晶圆转换器探针组连接至单一开关电路（与图16显示的四个开关电路1604、1606、1608、1610相对）来实现。

通过举例的方式，开关矩阵1602可以使用直接地形成在晶圆转换器1600上的开关、或者在电性连接至晶圆转换器1600的集成电路中形成的开关来实施。在一些实施例中，开关矩阵1602可以使用其他被动或主动电路组件替换或者补充。为了允许在晶圆转换器1600的底面上更短探针长度（即，接触晶圆1628的短探针），开关电路1604、1606、1608、1610可以形成在或者贴附于与面向晶圆1628的表面相对的晶圆转换器1600的表面。

除添加开关矩阵1602之外，图16显示的晶圆转换器1600可以构建为类似于图11显示的晶圆转换器。例如，晶圆转换器1600可以包括多个贯穿基板导体，其中导电柱、焊料凸点或者其他导电性特征自所述贯穿基板导体延伸，以使导电柱提供晶圆1628上用于接触半导体芯片1630、1632、1634、1636的多个探针。熟悉本领域的技术人员可以理解地是，晶圆转换器1600仅为示例性，并且图16揭露的发明原理可以容易地应用于其他类型的探针卡。

图17说明测试具有标准化物理布图的划片线测试访问接口的晶圆的另一系统。该系统1700消除任意晶圆转换器或探针卡，而非包括直接地探测晶圆1700的探针头1702。探针头1702可以包括任意数量的探针组，其每一个具有与测试访问接口的标准化物理布图对应的标准化物理布图。通过举例的方式，探针头1702具有四个探针组1704、1706、1708、1710，其每一组具有与晶圆1728上的各自测试访问接口1712、1714、1716、1718对接的标准化物理布图。通过举例的方式，探针头1702被显示为具有与单一半导体芯片1720对应的测试访问接口1712、1714、1716、1718对接的探针组1704、1706、1708、1710。然而，探针头1702可以被交替地配置，例如：与1）与多个半导体芯片1720、1722、1724、1726对应的一些或全部测试访问接口；2）在半导体晶圆1110的一个或多个划片线1730、1732中的一些或全部测试访问接口；3）在半导体晶圆1728的特定区域内的一些或全部测试访问接口（例如，与芯片的X×Y配置连接的全部测试访问接口）；或者4）在半导体晶圆1728的整个表面上的全部测试访问接口对接。或者，与探针头连接的探针组可以排列为通用方式，以使探针头的特定触碰能够校准并且同时使用仅一个或一些探针组。

在又一结构中，测试系统1800（图18）可以包括多个探针头1802、1804，每一个探针头具有单一或多个探针组，并且相对于其他探针头被固定或独立地操作。虽然图18显示仅两个探针头1802、1804，任意数量的探针头可以包括在测试系统1800中。使用多个探针头1802、1804，每一个探针头1802、1804可以提供有不同类型的测试访问接口，在一些情况下，该测试访问接口可以使探针头1802、1804相对于不同晶圆上的多个且不同排列的标准化测试访问接口可用。无论如何，编程机器人1150可以用于将一个或多个探针头1802、1804移动至晶圆1728的不同位置。

在一些情况下，探针组1704、1706、1708、1710可以以与在特定被测晶圆1728的一个或多个划片线中包含的测试访问接口1712、1714、1716、1718对应的排列方式移动地贴附于探针头1702。在这些实施例中，每一个探针组可以构建在小基板（例如，1900或1902；图19）上，该小基板形成为类似于图11显示的晶圆转换器的基板1112。然而，每一个基板1900、1902可以局限于一个或小数量的探针组1706、1708，并且可以经由连接器（例如，1904或1906）、焊料、粘合剂、或其他方式（例如，真空）贴附于探针头1702。以此方式，探针头1702可以被配置为特定应用方式。

每一个探针组的探针可以例如通过自半导体基板中的贯穿基板导体延伸的导电元件（如导电柱或焊料凸点）来提供。

为了测试晶圆1728，图17显示的探针头1702可以与被测晶圆1728对齐，然后使用编程机器人1050穿过晶圆1728的测试访问接口。在多个探针头1702、1902（图19）的情况下，其中探针头1702、1902可以具有于其上包括的不同探针组，探针头1702、1902可以顺序地（一个探针头在另一个探针头之后穿过）或并行地（多个探针头穿过不同的路径）且独立地穿过对应的测试访问接口。

这里描述的任意测试系统、晶圆转换器、探针卡或探针头可以使用或者配置以测试堆叠芯片（如使用W2W或C2W堆叠工艺堆叠的芯片）。在一些情况下，该堆叠芯片可以经由堆叠芯片结构的任一侧上的测试访问接口访问。参见例如图6-8显示的堆叠芯片。并且，如果与堆叠芯片对应的测试访问接口电性地连接，堆叠中的全部芯片可以通过接触仅一个测试访问接口来测试。在这种情况下，相同的芯片可以并行测试，或者相似或不同的芯片可以使用芯片寻址方案同时测试。

可以考虑地是，具有标准化物理布图的测试访问接口可以采用各种形式。然而，对于考虑高速操作或信号完整的接口而言，标准化物理布图被认为是特别有用的。可以自连接至如图所示且这里描述的测试访问接口受益的I/O接口包括但不局限于下面的接口：射频（RF）接口、音频接口、视频接口、模拟混合信号（AMS）接口、或高速串行接口。更具体地，可以自连接至如图所示且这里描述的测试访问接口受益的I/O接口包括但不局限于下面的接口：千兆赫兹（GHz）范围射频（RF）、蓝牙、3G、4G、全球移动系统（GSM）、模拟、模拟混合信号（AMS）、数字电视（DTV）、5.1音频、数字、测试访问端口（TAP）、高清晰度多媒体接口（HDMI）、外设部件互联（PCI）e、通用串行总线（USB）x、数字视频接口（DVI）、高速输入/输出（HSIO）、WiFi、无线局域网（WLAN）、I2C、串行外围接口总线（SPI）、移动产业处理器接口（MIPI）、双倍数据速率3（DDR3）、小型双列直插存储器模块（SO-DIMM）、联合测试行动组（JTAG）、DPS、以及时钟分配电路。

这里描述的方法、装置以及系统是有用的，不仅是因为其提供标准化测试访问接口，而且是因为其能够使测试接口（例如，晶圆转换器、探针卡或探针头）被设计且更加迅速地建立，从而降低“测试时间”。其也降低特定应用的测试仪-DUT接口的资本支出。

Claims

1.一种半导体器件，其特征在于，包括：

一第一晶圆，具有：i)一第一多个半导体芯片，ii)一第一多个划片线，该第一多个划片线的每一个相邻于该第一多个半导体芯片的一个或多个，iii)一第一测试访问接口，位于该第一多个划片线的一个或多个中，该第一测试访问接口具有一第一多个贯穿基板导体和一标准化物理布图，以及iv)在至少一些该第一多个贯穿基板导体与该第一多个半导体芯片的至少其中之一之间的电接头；以及

第二测试访问接口，该第二测试访问接口被电地且物理地连接至该第一测试访问接口。

2.如权利要求1所述的半导体器件，其特征在于，进一步包括：

一第二晶圆，堆叠在该第一晶圆上，该第二晶圆具有：i)一第二多个半导体芯片，ii)一第二多个划片线，该第二多个划片线的每一个相邻于该第二多个半导体芯片的一个或多个，iii)该第二测试访问接口，位于该第二多个划片线的一个或多个中，该第二测试访问接口具有一第二多个贯穿基板导体和一标准化物理布图，以及iv)在至少一些该第二多个贯穿基板导体与该第二多个芯片的至少其中之一之间的电接头；以及

在该第一测试访问接口与该第二测试访问接口之间的电接头，其中该第一测试访问接口和该第二测试访问接口通过该电接头电连接。

3.如权利要求1所述的半导体器件，其特征在于，进一步包括：

一基板，堆叠在该第一晶圆上，该基板具有：i)自第二晶圆切割的一组的一个或多个半导体芯片，ii)一组的一个或多个划片线，该组的一个或多个划片线的每一个相邻于该组的一个或多个半导体芯片中的至少一个半导体芯片，iii)该第二测试访问接口，位于该组的一个或多个划片线的一个或多个中，该第二测试访问接口具有一第二多个贯穿基板导体和一标准化物理布图，以及iv)在至少一些该第二多个贯穿基板导体与该至少一些的一个或多个半导体芯片的至少其中之一之间的电接头；以及

4.如权利要求1所述的半导体器件，其特征在于，进一步包括：

一第二多个半导体芯片，堆叠在该第一晶圆的该第一多个半导体芯片上，该第二多个半导体芯片为公知的良好芯片；以及

在该第一多个半导体芯片与该第二多个半导体芯片之间的电接头。

5.如权利要求1所述的半导体器件，其特征在于，该第一测试访问接口的信号线被至少一些该多个贯穿基板导体接地屏蔽。

6.如权利要求1所述的半导体器件，其特征在于，该多个贯穿基板导体包括硅穿孔(TSVs)。

7.一种用于在晶圆上布置元件的方法，其特征在于，包括：

使用一计算机；

电子地指定晶圆上多个半导体芯片的位置，定义划片线的该半导体芯片的位置相邻于该半导体芯片；

自多个测试访问接口中电子地选择一测试访问接口，所选择的测试访问接口具有一标准化物理布图，该物理布图与晶圆上的半导体芯片的物理布图无关；

相对于晶圆上的半导体芯片的物理布图电子地指定所选择的测试访问接口的位置，该位置使所选择的测试访问接口位于一个或多个划片线中；以及

电子地指定在所选择的测试访问接口与半导体芯片的至少其中之一之间的多个电接头。

8.如权利要求7所述的方法，其特征在于，该电子地选择的测试访问接口为由射频(RF)接口、音频接口、视频接口、模拟混合信号接口、以及高速串行接口构成的群组的其中之一。

9.如权利要求7所述的方法，其特征在于，该所选择的测试访问接口的标准化物理布图定义一接地屏蔽信号线。