JP2013533484A - デバイス貫通バイアのための試験技法 - Google Patents

Abstract

【課題】デバイス貫通バイアを有する電子デバイスを試験するための技法を提供する。
【解決手段】本技法は、電子デバイスのデバイス貫通バイアの端部を含む電子デバイスの接続構造に接触するためのプローブを有するプローブカードアセンブリを用いることを含む。プローブにおいて１対のプローブを電気的に接続することができ、これによって、このプローブ対が接触している１対のデバイス貫通バイアの一方のデバイス貫通バイアから他方のデバイス貫通バイアまでの直接戻りループに接触しこれを形成することができる。電子デバイスは、デバイス貫通バイアの一方で試験信号を駆動するための試験回路と、デバイス貫通バイアの他方で試験信号を検出するための受信器と、を含むことができる。
【選択図】図１

Description

シリコン貫通バイアは、多数のダイアセンブリにおいて用いられている。シリコン貫通バイアは、ダイのシリコン基板を貫通する電気的接続である。また、電気的接続がデバイスを貫通するので、これらはデバイス貫通バイアとしても知られていることがある。シリコン貫通バイアを用いて、例えば積層ダイアセンブリにおけるダイ間に電気的接続を設けて、エッジ配線の増強又は代用とすることができる。シリコン貫通バイアは貫通バイアとすることができる（例えば、第１のダイを貫通してこの第１のダイの各側に配置された２つの第２のダイを相互に接続可能とする接続を提供する）。また、シリコン貫通バイアは、デバイス上の回路に対する接続を提供することもできる。時として、シリコン貫通バイアはデバイスの内部回路に接続するが、（例えばシリコン貫通バイアが別のダイの内部回路に接続する場合）集積回路の入力／出力セルに設けられる典型的な回路を含まない。シリコン貫通バイアは様々な構成とすることができ、その一般的な構成はデバイスを貫通する垂直方向の接続のものである。

シリコン貫通バイアでは、試験の際に多くの問題が生じる恐れがある。例えば、ダイは極めて多数のシリコン貫通バイアを含み、これらはテスタのための利用可能なピン数を超えている場合がある。別の難題が、ダイの内部ノードに接続されたシリコン貫通バイアによって生じることがある。（例えば駆動レベルが異なるため）信号がテスタと適合しない場合があり、又は、（例えばダイに保護回路が含まれない場合）内部ノードが静電放電に対して過度に敏感である可能性がある。

本発明のいくつかの実施形態は、デバイス貫通バイアを有する電子デバイスを試験する方法を対象とすることができる。プローブカードアセンブリの相互接続したプローブセットを電子デバイスのデバイス貫通バイアに接触させることによって、電子デバイスを試験することができる。次いで、第１の電子デバイスからセット内のデバイス貫通バイアの１つに試験信号を供給することができる。次いで、セット内の第２のデバイス貫通バイアに試験信号が存在するか否かを判定することができる。

本発明のいくつかの実施形態は、プローブカードアセンブリを対象とすることができる。プローブカードアセンブリのプローブは、電子デバイスのデバイス貫通バイアに接触するように構成することができる。第１の電気的接続が１対のプローブを電気的に接続することができる。それらの相互接続したプローブが電子デバイスのデバイス貫通バイアに接触している間、プローブは、デバイス貫通バイアのあるものからデバイス貫通バイアの別のものまでの直接戻りループを形成することができる。

また、本発明のいくつかの実施形態は、デバイス貫通バイアを有する電子デバイスを対象とすることができる。電子デバイスは、デバイス貫通バイアの１つに結合されたドライバ回路を含むことができる。電子デバイスは、デバイス貫通バイアの別のものに結合された第１の受信回路も含むことができる。また、電子デバイスは、ドライバ回路及び第１の受信回路に結合された試験回路も含むことができる。試験回路は、ドライバ回路が試験信号をデバイス貫通バイアの１つに駆動するように構成することができる。また、試験回路は、試験信号が別のデバイス貫通バイアから受信器において受信されたか否かを判定するように構成することができる。

本発明のいくつかの実施形態に従った試験システムのブロック図である。 本発明のいくつかの実施形態に従った試験のための方法を示す。 本発明のいくつかの実施形態に従ってデバイス貫通バイアを試験する図２のステップの一例を示す。 本発明のいくつかの実施形態に従ってデバイス貫通バイアを試験する図２のステップの別の例を示す。

本明細書では本発明の例示的な実施形態及び適用を記載する。しかしながら、本発明はこれらの例示的な実施形態及び適用に限定されず、本明細書における例示的な実施形態及び適用の動作又は記載の方法にも限定されない。更に、図面では簡略化したか又は部分的な図を示す場合があり、図面における要素の寸法は明確さのために誇張されているか、又は別の方法で均整がとれていないことがある。更に、「の上に」、「に取り付けられている」、又は「に結合されている」という言葉を本明細書において用いる場合、ある物体（例えば材料、層、基板等）は、別の物体「の上に」あるか、別の物体「に取り付けられている」か、又は別の物体「に結合されている」可能性があり、ある物体が別の物体の直接上にあるか、取り付けられているか、もしくは結合されているか、又はある物体と別の物体との間に１つ以上の物体が介在しているかということは関係ない。また、方向（例えば上方、下方、最上部、最下部、側方、上、下、真下、真上、より上部、より下部、水平、垂直、「ｘ」、「ｙ」、「ｚ」等）が示されている場合、これは相対的なものであり、例示のため及び図示を容易にするために与えるだけであって限定のためではない。更に、要素の列挙（例えば要素ａ、ｂ、ｃ）について言及する場合、かかる言及は、列挙した要素のいずれか１つを単独で含むか、列挙した要素の全てよりも少ないもののいずれかの組み合わせを含むか、及び／又は列挙した要素の全ての組み合わせを含むことが意図される。

図１は、デバイス貫通バイア３０２を有する電子デバイス３００を試験するために使用可能な試験システム１００を示す。試験システム１００は、プローブカードアセンブリ２００を含むことができる。プローブカードアセンブリ２００は、複数のプローブ２０４が配置されている基板２０２を含むことができる。基板２０２は、例えばセラミック等の剛性材料及びガラスエポキシ等の半剛性材料を含む剛性材料とすることができ、スティフナ２１６に結合することができる。例えばスティフナ２１６は、回路基板（図示せず）にボルト留め、接着、又は他の方法で取り付けた剛性材料（アルミニウム又は他の金属）とすることができる。スティフナ２１６は開口部又は空隙を含むことができ、これらによって電気的接続がスティフナ２１６を貫通することを可能とするか、又はプローブカードアセンブリ２００の回路もしくはコンポーネントのための空間を提供する。プローブ２０４は、例えば基板２０２の端子２０６（例えば導電パッド）上に配置することができる。プローブ２０４は、例えばばねプローブ、微細加工プローブ、リソグラフィ形成プローブ、片持ち梁プローブ等を含む弾性プローブとすることができる。

プローブカードアセンブリ２００は、テスタインタフェース２１８（例えば電気的インタフェース）を含むことができる。例えば、テスタインタフェースはコネクタ（例えばゼロ挿入力コネクタ）とすることができ、プローブヘッド４１０を介したテスタ５００との接続又はプローブ２０４との間で信号、電力等の受け渡しを行うために用いる他の回路との接続を可能とする。また、テスタインタフェース２１８は、プローブカードアセンブリ２００に対して（及び電子デバイス３００に対して、例えばプローブカードアセンブリ内の電気的接続及びプローブ２０４を介して）電力を供給することができる。例えば、テスタ５００は、プローバのプローブヘッド４１０部分を介して連結することができる。プローブカードアセンブリ２００は、プローブヘッド４１０に装着（例えばボルト留め）することができる。

試験システム１００を用いて電子デバイス３００を試験することができる。電子デバイス３００は、例えばダイ、ダイスタック、ウェハ、半導体デバイス等とすることができる。具体的な例として、電子デバイス３００は半導体（例えばシリコン）基板３１４を含み、この内部に当技術分野において既知のように電子回路（図示せず）を集積することができる。電子回路（図示せず）は、例えばメモリ回路、マイクロプロセッサ、信号処理回路等を含むことができる。また、電子デバイス３００は１つ以上のデバイス貫通バイア３０２を含むことができ、これは図１に示すように、デバイス３００の一方側（又は表面）から反対側（又は表面）まで延在することができる。例えばデバイス貫通バイアは、半導体基板３１４の一方側（又は表面）から反対側（又は表面）まで延在するシリコン貫通バイアとすることができる。また、電子デバイス３００は接点構造３０４（例えば導電性端子、パッド等）を含むことができ、これらはデバイス貫通バイアでなく、デバイス３００の回路（図示せず）に対する入力及び／又は出力接続を与えることができる。デバイス貫通バイア３０２は純粋に垂直方向の接続として示すが、必ずしもそうである必要はない。

上述のように、様々な要因のため、デバイス貫通バイア３０２を有する電子デバイス３００を試験することが難しい場合がある。例えば、テスタインタフェース２１８の接続の数が限られているため、又は所与のテスタ５００から利用可能なリソース（通信チャネル）数が限られているために、単一のプローブカードアセンブリ２００を用いている場合には、単位面積当たりのデバイス貫通バイア３０２の密度、すなわち所与のデバイス３００又はデバイス３００の集合（デバイス３００が並列に又はウェハ形態で試験されているときに存在することがある）におけるデバイス貫通バイア３０２の数に対応することが難しい場合がある。デバイス貫通バイア３０２の製造中に発生し得る一般的なタイプの障害として、「開路」が生じる可能性がある。すなわち、デバイス３００の一方側から他方側へのバイア３０２の経路に沿った開回路のために、デバイス貫通バイア３０２がデバイス３００の一方側から他方側への接続を提供しないことである。本発明のいくつかの実施形態においては、試験回路３０１のための設計（例えば試験回路３１０、ドライバ３０６、受信器３０８、スイッチ３１２等）をデバイス３００に追加して、デバイス貫通バイア３０２の全長に沿ったバイア３０２の完全性の試験を可能とすることができる。例えば図示のように、ドライバ３０６（例えば第１、第２等のドライバ）をデバイス貫通バイア３０２ｃ（例えば第１、第２等のデバイス貫通バイア）に接続し、そのデバイス貫通バイア３０２ｃ上で試験信号を駆動するように構成することができる。別の例として、受信器３０８（例えば第１、第２の受信器）をデバイス貫通バイア３０２ｄに接続し、そのデバイス貫通バイア３０２ｄ上で試験信号を受信（又は検出）するように構成することができる。更に別の例として、スイッチ３１２が、デバイス貫通バイア（例えば図１の３０２ｄ及び３０２ｅ）を選択的に相互に接続及び切断することができる。試験回路３１０は、ドライバ（複数のドライバ）３０６、受信器（複数の受信器）３０８、及び／又はスイッチ３１２を制御することができる。

図１に示す電子デバイス３００は単なる例であり、多くの変形が可能である。例えば、１つのドライバ３０６、２つの受信器３０８、及び１つのスイッチ３１２の各々が４つのデバイス貫通バイア３０２ａ、３０２ｂ、３０２ｃ、及び３０２ｄの１つ以上に接続されていることを示すが、各々はもっと多いか又は少ない場合がある。別の例として、試験回路３０１は追加の回路要素を含むことができ、及び／又は試験回路３０１は図１に示す回路要素の全てを含む必要はない。例えば、試験回路３０１はスイッチ（複数のスイッチ）３１２を含む必要はない。

いくつかの実施形態では、試験回路３０１の設計を、相補的な回路を有するプローブカードアセンブリ２００と共に用いて、デバイス貫通バイア３０２を試験するための１つ以上のループ経路を可能とすることができる。かかるループ経路の例を図１に示す。図示のように、プローブカードアセンブリ２００は電気的接続２０５（例えば第１、第２等の接続）を含むことができ、これらの各々がプローブ２０４の２つ（例えば１対）又はそれ以上を電気的に接続することができる。例えば、電気的接続２０５ａは、１対のデバイス貫通バイア３０２ｃ及び３０２ｄに接触することができる１対のプローブ２０４ｃ及び２０４ｄを電気的に接続することができる。従って、プローブ２０４ｃ及び２０４ｄ並びに電気的接続２０５ａは、デバイス貫通バイア３０２ｃからデバイス貫通バイア３０２ｄまでの導電性ループ経路を提供することができ、このためドライバ３０６によってデバイス貫通バイア３０２ｃ上で駆動された試験信号はデバイス貫通バイア３０２ｄまでループすることができ、ここでデバイス貫通バイア３０２ｄに接続された受信器３０８によって試験信号を検出することができる。デバイス貫通バイア３０２ｄ上で試験信号が検出されない場合、デバイス貫通バイア３０２ｃ又は３０２ｄに障害（例えば不具合）がある可能性がある。

別の例として、電気的接続２０５ｂは、１対のデバイス貫通バイア３０２ｅ及び３０２ｆに接触することができる１対のプローブ２０４ｅ及び２０４ｆを電気的に接続することができる。従って、プローブ２０４ｅ及び２０４ｆ並びに電気的接続２０５ｂは、デバイス貫通バイア３０２ｅからデバイス貫通バイア３０２ｆまでの導電性ループ経路を提供することができる。図示しないが、ドライバ３０６をデバイス貫通バイア３０２ｅにも接続し、これによってデバイス貫通バイア３２０ｅ上で試験信号を駆動することができる。この試験信号はデバイス貫通バイア３０２ｆまでループすることができ、ここでデバイス貫通バイア３０２ｆに接続された受信器３０８によって試験信号を検出することができる。デバイス貫通バイア３０２ｆ上で試験信号が検出されない場合、デバイス貫通バイア３０２ｅ又は３０２ｆに障害（例えば不具合）がある可能性がある。

あるいは、試験回路３０１の設計及びプローブカードアセンブリ２００上の相補的な回路によって、かかるループ経路をデイジーチェーンで接続することができる。例えば、電子デバイス３００におけるスイッチ３１２が選択的に閉じることでデバイス貫通バイア３０２ｄ及び３０２ｅを電気的に接続することができる。ドライバ３０６によってデバイス貫通バイア３０２ｃ上で駆動された試験信号は、上述のようにプローブ２０４ｃ及び２０４ｄ並びに電気的接続２０５ａを介してデバイス貫通バイア３０２ｄに伝達することができる。また、試験信号は、スイッチ３１２が提供するデイジーチェーン接続のために、プローブ対２０４ｃ／２０４ｄ、デバイス貫通バイア対３０２ｃ／３０２ｄから、閉じたスイッチ３１２を介して、プローブ対２０４ｅ／２０４ｆ、デバイス貫通バイア対３０２ｅ／３０２ｆに到達することができる。あるいは、スイッチ３１２に代わって（又はそれに加えて）プローブカードアセンブリ２００におけるスイッチ２２４がデイジーチェーン接続を提供することができる。かかる多くのプローブ／デバイス貫通バイア対を、多数のスイッチ３１２及び／又は２２４によって接続することができる。

ここで明らかになるであろうが、電気的接続２０５（例えば２０５ａ及び２０５ｂ）から、従って対応するプローブ２０４（例えば２０４ｃ〜ｆ）から電気的インタフェース２１８まで、直接的な電気的接続が存在する必要はない。

また、図１に示すように、プローブカードアセンブリ２００は、電気的インタフェース２１８からプローブ２０４の１つ以上までの電気的接続２１２を含むことも可能である。このためテスタ５００は、電気的接続２１２及びプローブ２０４のいくつかを介して電子デバイス３００との間で、試験、制御、データ、及び／又は他のかかる信号及び／又は電力を伝達することができる。また図示のように、プローブカードアセンブリ２００は、プローブ２０４の１つ以上及び／又は電気的インタフェース２１８に接続された回路２２０も含むことができる。かかる回路２２０は、電子デバイス３００の試験において用いる回路とすることができる。例えば回路２２０は、電子デバイス３００を試験するための試験、制御、データ、及び／又は他のかかる信号の発生、受信、分析、収集等を行うように構成することができる。

図２は、電子デバイス（例えば３００）におけるデバイス貫通バイア（例えば３０２）を試験するための方法６００の一例を示す。考察及び例示を容易にするため、方法６００は、図１に示すプローブカードアセンブリ２００を用いた電子デバイス３００におけるデバイス貫通バイア３０２の試験に関連付けて以下で論じるが、方法６００はこれに限定されない。

試験システム１００にプローブカードアセンブリ２００を供給することができる。例えばステップ６０２において、プローバ（図示せず）等の試験デバイスの筐体又は他の構造内に、プローブカードアセンブリ２００を装着（例えば取り付け、ボルト留め、締め付け等）することができる。プローブカードアセンブリ２００をテスタ５００に連結することができる。この代わりに又はこれに加えて、プローブカードアセンブリ２００は、試験信号を発生し応答信号を受信するために上述のような回路２２０を含むことができる。図１に示すように、電子デバイス３００は、例えばプローバのステージ等の支持部４００上に位置付けることができる。

ステップ６０４において、プローブカードアセンブリ２００のプローブ２０４の１つ以上を、接地２０７又は他の共通の電圧電位に接続することができる。例えば、概ね上述したように、プローブカードアセンブリ２００は電気的接続２０５と接地２０７との間に抵抗接続を含むことができる。例えば抵抗器２０８が電気的接続を接地２０７に接続することができる（例えば電気的インタフェース２１８の端子、又は例えば接点構造３０４及びプローブ２０４を介して接続された電子デバイス３００上の接地接続を含む別の接地基準によって提供することができる）。この抵抗器２０８は、電子デバイス３００に損傷を与える恐れがある静電気の蓄積を消散させるのに役立てることができる。いくつかの実施形態において、抵抗器２０８は数百オームから数百メガオームまでの範囲内とすることができる。例えば、いくつかの実施形態では、抵抗器は約１キロオームとすることができる。いくつかの実施形態では、電気的接続２０５と抵抗器２０８との間（あるいは抵抗器２０８とテスタインタフェース２１８の端子との間）にスイッチ２２２を設けることができる。スイッチ２２２は、テスタ５００によって（例えばテスタインタフェース２１８を介して）、又は回路２２０によって制御することができる。例えば、スイッチ２２２を閉じて接地２０７に対する接続を可能とすることができる。

図２のステップ６０６において、プローブカードアセンブリ２００を電子デバイス３００に接触させることができる。これによって、プローブ２０４のいくつか（１つ以上）が、電子デバイス３００の１つ以上のデバイス貫通バイア３０２及び／又は接点構造３０４に接触することができる。例えばプローブ２０４は、デバイス貫通バイア３０２及び／又は接点構造３０４の対応するものの端部に接触して、一時的な圧力に基づいた電気的接続を形成することができる。全てのプローブ２０４がデバイス貫通バイア３０２又は接点構造３０４に必ずしも接続する必要はなく、全てのデバイス貫通バイア３０２又は接点構造３０４が必ずしもプローブ２０４によって接触される必要もないことは認められよう。

ステップ６０８において、ステップ６０４で接地２０７に接続したプローブ２０４を接地２０７から切断することができる。例えば、図１のスイッチ２２２を開放し、プローブ２０４ｃ〜ｆを接地２０７から切断することができる。

ステップ６１０において、デバイス貫通バイア３０２のいくつか又は全てを試験することができ、ステップ６１２において、電子デバイス３００の他の試験を実行することができる。かかる試験（ステップ６１０及び／又は６１２）は、プローブ２０４を介して電子デバイス３００に信号を供給することによって開始することができる。信号は、例えば回路２２０によって発生するか、又はテスタ５００によって発生し、プローブカードアセンブリ２００を介して電子デバイス３００に伝達させることができる。信号は、テスタインタフェース２１８を介した個別の単一の信号線によって提供することができ、これらはプローブカードアセンブリ２００を介してプローブ２０４に電気的に接続され、これによって電子デバイス３００のデバイス貫通バイア３０２及び／又は接点構造３０４に信号を供給する。別の例として、単一の信号線を介して多重方式で多数の信号を提供することができる。信号線群によってバスを形成することができる。また、テスタ５００はプローブカードアセンブリ２００を介して電子デバイス３００に電力を供給することも可能である。例えば、テスタインタフェース２１８（又はプローブカードアセンブリ２００上の他のインタフェース）からの電力接続が、プローブ２０４（例えば２０４ａ、２０４ｂ）に接続することができ、これらは電子デバイス３００の電力接点デバイス貫通バイア３０２（例えば３０２ａ、３０２ｂ）に接続する。別の例として、接点構造３０４を接地用とし（例えばバイア３０４ａ）、別の接点構造３０４を電力用とする（例えばバイア３０４ｂ）ことができる。

一般に、上述の考察によれば、ステップ６１０における電子デバイス３００内のデバイス貫通バイア３０２の試験は、出力（例えば試験）信号を発生することができる電子デバイス３００の試験回路３１０を含む回路によって実行可能である。例えば試験回路３１０は、プローブカードアセンブリを介して（例えばテスタ５００又は回路２２０から）供給された開始信号に応答して出力信号を発生することができる。例えば試験回路３１０は、ドライバ３０６を介してデバイス貫通バイアの第１のもの３０２ｃに出力信号を供給することができる。試験回路３１０は図１に概略的に示している。いくつかの実施形態では、実際の試験回路３１０コンポーネントは、一連のリソグラフィステップを用いて形成されたデバイスにおいて推測されるようにデバイス３００の近傍又は上面に存在する場合がある。試験回路３１０は、プローブカードアセンブリ２００と組み合わせて用いることでデバイス貫通バイア３０２を試験することができ、しかも多数のテスタチャネル（例えばテスタ５００とプローブカードアセンブリ２００のテスタインタフェース２１８との間の個別の接続）を必要とせず、この試験の結果はテスタ５００に報告することができる。これについて以下で説明する。

図３及び図４はそれぞれ、電子デバイス３００におけるデバイス貫通バイア３０２を試験することができる方法７００及び８００の一例を示す。従って、方法７００及び８００は、図２のステップ６１０を実施するための方法の２つの例である。

最初に図３の方法７００を参照すると、上述のように、プローブカードアセンブリ２００は、プローブの第１のもの２０４ｃとプローブの第２のもの２０４ｄとの間に電気的接続２０５ａを含むことができる。このため、電気的接続２０５ａが提供する電気的接続によって、図３のステップ７０２において供給されるドライバ３０６からの出力信号が、第１のデバイス貫通バイア３０２ｃ、第１のプローブ２０４ｃ、電気的接続２０５ａを通過して、第２のプローブ２０４ｄ及び第２のデバイス貫通バイア３０２ｄに至り、試験回路３１０に入力信号を供給することができる。入力信号は、例えば第２のデバイス貫通バイア３０２ｄと試験回路３１０との間に結合された受信器３０８によって供給することができる。ステップ７０４において、試験回路３１０は、例えば出力信号及び入力信号を比較して、ステップ７０２においてデバイス貫通バイア３０２ｃ内で駆動された試験信号がデバイス貫通バイア３０２ｄに伝達したか否かをステップ７０４において判定することによって、第１のデバイス貫通バイア３０２ｃと第２のデバイス貫通バイア３０２ｄとの間の接続が行われたか否かを検証することができる。このため、試験回路３１０は、ドライバ３０６と第１のデバイス貫通バイア３０２ｃとの間、及び受信器３０８と第２のデバイス貫通バイア３０２ｄとの間、に電気的接続が存在するか否かの判定に役立つことができる。

上述のように、図４は、図２のステップ６１０を実施するための代替的なプロセス８００を示す。上述したように、所望の場合には多数の接続をデイジーチェーン接続して、多数のデバイス貫通バイア３０２を同時に試験することができる。例えば試験ループを形成し、プローブカード２００内の電気的接続及び電子デバイス３００上のスイッチ３１２を用いてプローブ２０４ｃ、２０４ｄ、２０４ｅ、及び２０４ｆを相互接続することができる。例えばスイッチ３１２は、ステップ８０２において上述のように閉じて試験のためにデバイス貫通バイアを接続することができ、更にデバイスの通常動作のために開くことができる。あるいは、スイッチ３１２をプローブカードアセンブリ上に配置し（例えばスイッチ２２４）、試験回路３１０、回路２２０、及び／又はテスタ５００から制御して同一の機能を提供することができる。多数のプローブ２０４（従ってデバイス貫通バイア）をデイジーチェーンで接続して、試験のためにデバイス貫通バイアをリンクさせることができる。従って、デバイス貫通バイア３０２ａ、３０２ｂ、３０２ｄ、及び３０２ｅを同時に試験することができる。回路３１０は、上述したものと同様の方法でプローブカードアセンブリ２００を介した多数のループ経路を試験して、電子デバイス３００内の多数のドライバ、受信器、及びデバイス貫通バイアに対する電気的接続の検証を行うことができる。

例えば、ステップ８０４において、試験回路３１０はドライバ３０６に信号（例えば試験信号）をデバイス貫通バイア３０２ｃに出力させることができ、ステップ８０６において、試験回路３１０は受信器３０８から入力信号を読み取って受信器３０８からの入力信号が出力信号（例えば試験信号）と同一であるか否かを判定することができる。デバイス貫通バイア３０２ｃ〜ｆに障害（例えば不具合）がない場合、ドライバ３０６からの出力信号は上述のようにデイジーチェーン接続した対応する対のプローブ２０４ｃ〜ｆ及びデバイス貫通バイア３０２ｃ〜ｆを介して伝播し、デバイス貫通バイア３０２ｄ及び３０２ｆから受信器３０８において受信される。

前述の試験手法の１つの利点は、多くのデバイス貫通バイアを有するデバイスを試験する場合に、用いる試験チャネル（例えばテスタ５００とプローブカードアセンブリ２００との間の個別の接続）が少なくて済むことである。試験回路３１０は、多数のデバイス貫通バイアについて試験を実行し、次いで少数の信号線（例えば先に言及した試験チャネル、プローブ２０４等）上で詳細な又は要約した試験結果を提供することができる。例えば、デバイス貫通バイア３０２ｇ、３０２ｈによって、プローブカードアセンブリ２００及びテスタインタフェース２１８にクロック及びデータ信号を返送することができる。データは例えば直列符号化することができ、これによって、多数の相互接続をカバーする試験結果を、少数の（例えば２つの）信号線を用いてテスタに返信することができる。従って、プローブ２０４ｃ、２０４ｄ、２０４ｅ、及び２０４ｆの各々からテスタ５００に返される個別の電気的接続は必要ない。これは、デバイス貫通バイアを有する電子デバイス３００の完全な試験のためにピン数の多いテスタが必要になることを回避するのに役立つことができる。別の例として、何千ものデバイス貫通バイアを有するデバイスでは、これらの接続がプローブカードアセンブリ上の電気的接続によってバス接続されて、１６、３２、又は６４ビット幅のバスを生成する場合がある。このため、比較的少数のテスタチャネルを用いて何千ものデバイス貫通バイアの試験を実行することができる。

追加の利点として、電子デバイス３００上のドライバに必要な駆動容量を、従来の試験設備においてプローブカードアセンブリの駆動に必要なものよりも低減可能である。例えば、従来の試験設備において、試験下のデバイスからの信号はプローブカードアセンブリを介してテスタまで、典型的に同軸ケーブルにおける多数の電気経路を介して伝達される。通常、ダイ又はダイスタック内で内部でのみ信号を駆動する電子デバイス３００上のドライバは微弱すぎるので、かかる長い同軸ケーブルを駆動することができない。従って、電子デバイス３００の試験にプローブカードアセンブリ２００を用いることにより、ドライバ３０６のサイズを大きくする必要なく、デバイス貫通バイア３０２からの入力又は出力である信号の試験を行うことが可能となる。これに対して従来の試験設備は、試験をサポートする目的のみに必要な大きいドライバを備えるために追加のデバイス空間を用いる。

再び図２を参照すると、ステップ６１２において電子デバイス３００の追加の試験を行うことができる。例えば上述のように、いくつかの実施形態においては、プローブカードアセンブリ２００は、試験インタフェース２１８をデバイス３００の端子（例えば３０２ｉ）に接続するプローブ（例えば２０４ｉ）に対する電気的接続２１２を含んで、テスタ５００が電子デバイス３００の機能回路（図示せず）に信号を供給することを可能とする。また、テスタ５００は、同様の機構を介してデバイス３００の機能回路から信号を受信することができる。

所望の場合、いくつかの実施形態においては、プローブカードアセンブリ２００は回路２２０も含むことができる。また、例えばプローブカードアセンブリ上の回路２２０を用いて、電子デバイス３００に対する（例えば端子３０４ａに対する）入力のための試験信号を供給し、電子デバイス３００によって（例えば端子３０４ｂから）出力された応答信号を受信し、電子デバイス３００の試験を制御することができる。あるいは、端子３０４ａ、３０４ｂはデバイス貫通バイアとすることができる。一般に、本発明のいくつかの実施形態に従って、本明細書に示したデバイス貫通バイア３０２に対するいずれの接続も代替的に端子３０４とすることができ、又はその逆も同様である。

図２のステップ６１４において、プローブ２０４のいくつかを接地２０７に接続することができる。これは、例えばステップ６０４においてと同様に実行可能である。ステップ６１６において、ステップ６０６において行ったプローブカードアセンブリ２００と電子デバイス３００との間の接触を切ることができる。例えば、プローブカードアセンブリ２００から電子デバイス３００を離すように移動させることができる。ステップ６１８において、例えばステップ６０８に関して上述したようにプローブ２０４を接地２０７から切断することができる。プローブカードアセンブリ２００はステップ６０２において実行したように試験構造に取り付けたたままであるが、ステップ６０４から６１８を繰り返すことによって新しい電子デバイス３００を試験することができる。注記したように、これは、ステップ６０２において取り付けた試験構造からプローブカードアセンブリ２００を取り外すことなく実行することができる。

図２から図４に示した方法は例示に過ぎず、変形及び置換が可能であり想定される。例えば、図２から図４における方法６００、７００、及び／又は８００のいずれかにおいて、追加ステップが存在する場合がある。別の例として、図２から図４に示す方法のステップのいくつかは含む必要がなく、従って実行する必要がない。例えば、ステップ６０４、６０８、６１４、及び６１８は、図２の方法６００に含む必要はない。更に別の例として、図２から図４のステップの少なくともいくつかは図示したものと異なる順序で実行することができる。

本明細書において多数の特徴を記載し図示したが、プローブカードアセンブリ２００及び電子デバイス３００は記載した全ての特徴を含む必要はない。従って、プローブカードアセンブリ２００の一実施形態は、ここに開示した特徴の１つ以上のいずれかの組み合わせを含むことができる。同様に、電子デバイス３００の一実施形態は、ここに開示した特徴の１つ以上のいずれかの組み合わせを含むことができる。

本明細書において本発明の具体的な実施形態及び適用について記載したが、これらの実施形態及び適用は例示に過ぎず、多くの変形が可能である。

Claims (14)

1. 基板と、
   前記基板上に配置され、電子デバイスのデバイス貫通バイアの端部を含む接続構造に接触するように構成されたプローブと、
   前記プローブの第１の対における第１のプローブ及び第２のプローブを電気的に接続する第１の電気的接続と、を備え、
   前記第１のプローブが前記デバイス貫通バイアの第１のものに接触するとともに前記第２のプローブが前記デバイス貫通バイアの第２のものに接触している間、前記第１のプローブ、前記第２のプローブ及び前記第１の電気的接続が、前記第１のデバイス貫通バイアから前記第２のデバイス貫通バイアまでの第１の直接戻りループを形成する、
   プローブカードアセンブリ。
2. 前記プローブの第２の対における第３のプローブ及び第４のプローブを電気的に接続する第２の電気的接続を更に備え、
   前記第３のプローブが前記デバイス貫通バイアの第３のものに接触するとともに前記第４のプローブが前記デバイス貫通バイアの第４のものに接触している間、前記第３のプローブ、前記第４のプローブ、及び前記第２の電気的接続が、前記第３のデバイス貫通バイアから前記第４のデバイス貫通バイアまでの第２の直接戻りループを形成する、
   請求項１に記載のプローブカードアセンブリ。
3. 前記第１の電気的接続及び前記第２の電気的接続を電気的に接続する第３の電気的接続を更に備える、
   請求項２に記載のプローブカードアセンブリ。
4. 前記第３の電気的接続が、前記第１の電気的接続及び前記第２の電気的接続を選択的に接続及び切断するスイッチを有する、
   請求項３に記載のプローブカードアセンブリ。
5. 前記電子デバイスの試験を制御するように構成されたテスタに対する電気的インタフェースを更に備える、
   請求項２に記載のプローブカードアセンブリ。
6. 前記第１の電気的接続が前記電気的インタフェースに直接接続されていない、
   請求項５に記載のプローブカードアセンブリ。
7. 前記電気的インタフェースが前記プローブのいくつかに直接接続されている、
   請求項６に記載のプローブカードアセンブリ。
8. 前記第１の電気的接続を接地に対して選択的に接続及び切断するスイッチを更に備える、
   請求項１に記載のプローブカードアセンブリ。
9. 前記基板が剛性であり、
   前記プローブが細長く、可撓性で、弾性である、
   請求項１に記載のプローブカードアセンブリ。
10. デバイス貫通バイアと、
    前記デバイス貫通バイアの第１のものに結合されたドライバ回路と、
    前記デバイス貫通バイアの第２のものに結合された第１の受信回路と、
    前記ドライバ回路及び前記第１の受信回路に結合された試験回路であって、前記ドライバ回路に試験信号を前記第１のデバイス貫通バイア上で駆動させると共に前記試験信号が前記第２のデバイス貫通バイアから前記第１の受信器において受信されたか否かを判定するように構成された、試験回路と、を備える、
    電子デバイス。
11. 前記デバイス貫通バイアの第３のものに結合された第２の受信回路を更に備え、
    前記試験回路が更に前記第２の受信回路に結合され、前記試験回路が、前記試験信号が前記第３のデバイス貫通バイアから前記第２の受信器において受信されたか否かを判定するように更に構成されている、
    請求項１０に記載の電子デバイス。
12. 前記第２のデバイス貫通バイア及び第４のデバイス貫通バイアを選択的に接続及び切断するスイッチを更に備える、
    請求項１１に記載の電子デバイス。
13. 前記電子デバイスが半導体デバイスであり、
    前記半導体デバイスが、
    半導体基板であって、前記デバイス貫通バイアが前記半導体基板の一方側から前記半導体デバイスの反対側までのバイアである、半導体基板と、
    前記半導体基板に形成された集積回路と、を備える、
    請求項１０に記載の電子デバイス。
14. 前記試験回路に電気的に接続された前記半導体基板の前記一方側の接点構造を更に備える、
    請求項１３に記載の電子デバイス。