KR970072253A - 반도체 웨이퍼 및 장치 테스트 방법 - Google Patents

반도체 웨이퍼 및 장치 테스트 방법 Download PDF

Info

Publication number
KR970072253A
KR970072253A KR1019970014166A KR19970014166A KR970072253A KR 970072253 A KR970072253 A KR 970072253A KR 1019970014166 A KR1019970014166 A KR 1019970014166A KR 19970014166 A KR19970014166 A KR 19970014166A KR 970072253 A KR970072253 A KR 970072253A
Authority
KR
South Korea
Prior art keywords
test
integrated circuit
substrate
device under
tester
Prior art date
Application number
KR1019970014166A
Other languages
English (en)
Inventor
제임스 에프. 웬젤
캐롤 지. 피론
다윗 벨레트
Original Assignee
빈센트 비. 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 비. 인그라시아, 모토로라 인코포레이티드 filed Critical 빈센트 비. 인그라시아
Publication of KR970072253A publication Critical patent/KR970072253A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

프로세서(102)와 같은 반도체 장치를 고속으로 테스트하는 방법은 집적회로(104, 106)가 위에 장착된 테스트기판(164)을 포함하는 어레이 프로브 어셈블리(160)를 제공하는 단계를 포함한다. 테스트 기판의 제1일군의 상호접속(112)은 테스트되는 장치에 집적회로를 전기적으로 접속한다. 제2일군의 상호접속(116)은 테스트되는 장치를 외부 테스터(120)에 전기적으로 접속한다. 제3일군의 상호접속(110)은 외부 테스터에 집적회로를 전기적으로 접속하는데 사용된다. 상호접속(110)은 고속으로 정보를 선택적으로 통신하는네 사용되며, 상호접속(112)은 저속으로 정보를 선택적으로 통신하는데 사용된다. 따라서, 테스트 기판 상의 직접회로는 테스터의 주파수보다 높은 주파수로 장치를 테스트할 수 있으며, 더욱이 테스터와 테스트되는 장치간 핀 호환성 필요성을 제거한다.

Description

반도체 웨이퍼 및 장치 테스트 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 반도체 웨이퍼를 테스트하는데 사용되는 본 발명에 따른 프로브 어셈블리의 단면도로서, 테스트되는 장치의 고속 인터페이를 테스트하기 위해서 테스트 어셈블리 내에 집적회로가 포함된 것을 도시한 도면.

Claims (4)

  1. 반도체 웨이퍼(150)를 테스트하는 방법에 있어서, 복수의 장치(102)를 포함하는 반도체 웨이퍼를 제공하는 단계; 적어도 하나의 집적회로(106)가 위에 장착된 테스트 기판(164)을 포함하는 테스트 시스템에 상기 반도체 웨이퍼를 배치하는 단계; 상기 반도체 웨이퍼 상의 복수의 장치 내의 각각의 장치에 대해서, 상기 복수의 장치의 각각의 장치와 상기 테스트 기판 상의 적어도 하나의 집적회로간 전기적 테스트 자극을 보냄으로써 상기 각각의 장치를 테스트하는 단계; 상기 테스트 기판 상에 장착된 적어도 하나의 집적회로에 외부 테스터로부터의 테스트 벡터를 제공하는 단계; 상기 각각의 장치를 테스트하기 위해서, 상기 테스트 기판 상에 장작된 적어도 하나의 집적회로로부터 복수의 장치 각각으로 상기 테스트 벡터를 전달하는 단계, 및 상기 적어도 하나의 집적회로 및 복수의 장치의 각각 중 어느 하나로부터 상기 테스트 시스템의 외부 테스터로 테스트 데이터를 제공하는 단계를 포함하는 것을 특징으로 하는 반도체 웨이퍼 테스트 방법.
  2. 반도체 장치를 테스트하는 방법에 있어서, 테스트되는 장치와 외부 테스터간 테스트 정보를 통신하기 위한 제1복수의 전기 접속과, 적어도 하나의 집적회로와 상기 테스트되는 장치간 테스트 정보를 통신하기 위한 제2복수의 전기 접속을 갖는, 상기 직접회로가 장착된 테스트 기판(164)을 갖는 테스트 어셈블리(160)를 제공하는 단계; 상기 외부 테스터로부터 상기 테스트되는 장치로 테스트 벡터를 전달하는 단계; 및 상기 테스트되는 장치를 사용하여 상기 테스트 벡터를 실행함으로써 상기 테스트되는 장치와 상기 테스트 기판 상에 장착된 적어도 하나의 집적회로간 고속 인터페이스를 테스트하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 테스트 방법.
  3. 반도체 장치를 테스트하는 방법에 있어서, 테스트되는 장치(102)를 제공하는 단계; 테스터를 제공하는 단계; 상기 테스터와 인터페이스하는 복수의 도전성 트레이스(traces;176)을 갖는 인터페이스 보드(162), 제1일군의 상호접속(112)과 제2일군의 상호접속을 포함하는 복수의 상호접속(112, 116)이 상기 인터페이스 보드 상의 상기 복수의 도전성 트레이스에 전기적으로 접속된 테스트 기판(164), 및 상기 테스트 기판에 장착되고, 상기 테스트 기판 상의 상기 제1일군의 복수의 상호접속에 전기적으로 접속된 집적회로(106)를 갖는 테스트 어셈블리(160)를 제공하는 단계; 상기 테스트되는 장치를 상기 테스트 기판의 제1 및 제2일군의 복수의 상호접속에 전기적으로 접속하는 단계; 상기 테스트 기판테 장착된 집적회로와 통신하도록 상기 테스트되는 장치에 명령을 내리는 코드를 포함하는 테스트 벡터들, 상기 테스터를 사용하여 상기 테스트되는 장치에 전달하여, 상기 테스트 벡터의 실행을 시작하도록 상기 테스트되는 장치에 명령을 내리는 단계; 및 상기 테스트되는 장치와 상기 테스트 기판에 장착된 집적회로간 통신에 대한 응답을 검출하여, 상기 테스트되는 장치가 소정의 명세를 충족하는지 여부를 판정하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 테스트 방법.
  4. 반도체 웨이퍼를 테스트하는 방법에 있어서, (a) 복수의 제품 집적회로를 포함하는 웨이퍼(150)를 제공하는 단계; (b) 적어도 외부 테스터, 인터페이스 보드(162), 테스트 기판(164), 및 프로브 헤드(168)를 포함하며, 상기 테스트 기판(164)은 이 기판에 접속된 적어도 하나의 집적회로에 테스트 신호들이 상기 테스트 기판을 통해 전달되도록 상기 인터페이스 보드를 상기 프로브 헤드에 결합하기 위한 제1복수의 상호접속(180)과, 테스트되는 장치에 상기 적어도 하나의 집적회로를 결합하기 위한 제2복수의 상호접속(112)과, 상기 외부 테스터에 상기 적어도 하나의 집적회로(110)를 결합하기 위한 제3의 복수의 상호접속(110)을 갖는 테스트 시스템에 상기 웨이퍼를 배치하는 단계; (c) 상기 테스트되는 장치로서 상기 복수의 제품 집적회로 중 선택된 제품 집적회로에 상기 테스트 시스템의 프로브 헤드를 접촉시켜, 상기 선택된 제품 집적회로의 표면상의 복수의 도전성 요소(154)에 상기 프로브 헤드의 복수의 도전성 요소(184)를 전기적으로 결합시키는 단계; (d) 상기 외부 테스터로부터의 테스트 신호를 상기 테스트 시스템의 인터페이스 보드에 전송하는 단계; (e) 상기 인터페이스 보드로부터 상기 테스트 신호를 상기 테스트 시스템의 테스트 기판에 전도시키는 단계; (f) 상기 적어도 하나의 집적회로 및 상기 선택된 제품 집적회로 중 어느 하나의 메모리부 내에 상기 테스트 신호를 저장하는 단계; (g) 상기 적어도 하나의 직접회로 및 상기 선택된 제품 집적회로 중 어느 하나의 프로세서부를 사용하여, 상기 메모리부로부터의 테스트 신호를 실행함으로써, 상기 적어도 하나의 집적회로의 상기 선택된 제품 집적회로의 상호동작성(interoperability)을 테스트하는 단계; 및 (h) 새로이 선택된 제품 집적회로를 상기 선택된 제품 집적회로로서 선택하여, 상기 웨이퍼 상의 복수의 제품 집적회로 각각이 테스트될 때까지 적어도 상기 단계(g)를 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 웨이퍼 테스트 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019970014166A 1996-04-18 1997-04-17 반도체 웨이퍼 및 장치 테스트 방법 KR970072253A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US63457196A 1996-04-18 1996-04-18
US634,571 1996-04-18

Publications (1)

Publication Number Publication Date
KR970072253A true KR970072253A (ko) 1997-11-07

Family

ID=24544345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970014166A KR970072253A (ko) 1996-04-18 1997-04-17 반도체 웨이퍼 및 장치 테스트 방법

Country Status (5)

Country Link
EP (1) EP0802418A3 (ko)
JP (1) JPH1048298A (ko)
KR (1) KR970072253A (ko)
IE (1) IE960908A1 (ko)
TW (1) TW334607B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6275962B1 (en) 1998-10-23 2001-08-14 Teradyne, Inc. Remote test module for automatic test equipment
US6468098B1 (en) 1999-08-17 2002-10-22 Formfactor, Inc. Electrical contactor especially wafer level contactor using fluid pressure
US7396236B2 (en) 2001-03-16 2008-07-08 Formfactor, Inc. Wafer level interposer
FR2836721B1 (fr) * 2002-03-04 2004-06-25 Probest Dispositif a connexions multiples perfectionne pour systeme de test de micro-circuits electroniques
US7122760B2 (en) 2002-11-25 2006-10-17 Formfactor, Inc. Using electric discharge machining to manufacture probes
US6945827B2 (en) 2002-12-23 2005-09-20 Formfactor, Inc. Microelectronic contact structure
AU2003255595A1 (en) * 2003-05-23 2005-01-21 Probest Multiple connection device for electronic micro-circuit test systems
KR100909474B1 (ko) 2005-08-10 2009-07-28 삼성전자주식회사 웨이퍼 결함지수를 사용하여 국부성 불량 모드를 갖는결함성 반도체 웨이퍼의 검출 방법들 및 이에 사용되는장비들
JP4862017B2 (ja) * 2008-07-10 2012-01-25 ルネサスエレクトロニクス株式会社 中継基板、その製造方法、プローブカード
US8884640B2 (en) * 2011-04-28 2014-11-11 Mpi Corporation Integrated high-speed probe system
CN107132470A (zh) * 2017-05-31 2017-09-05 格科微电子（上海）有限公司 适用于晶圆级测试的治具
US10620236B2 (en) * 2017-06-12 2020-04-14 Marvell Asia Pte, Ltd. Multi-test type probe card and corresponding testing system for parallel testing of dies via multiple test sites
DE202019104016U1 (de) * 2019-07-19 2019-08-20 Feinmetall Gmbh Prüfkarte zum elektrischen Testen elektrischer/elektronischer Prüflinge, Prüfsystem
CN116601503A (zh) * 2021-01-26 2023-08-15 华为技术有限公司 芯片测试装置及芯片测试方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2660028B2 (ja) * 1988-12-13 1997-10-08 株式会社東芝 Ｌｓｉのテスト装置
JP2833787B2 (ja) * 1989-07-31 1998-12-09 三菱電機株式会社 半導体集積回路
JPH05119116A (ja) * 1991-10-25 1993-05-18 Toshiba Corp 集積回路評価装置
US5477160A (en) * 1992-08-12 1995-12-19 Fujitsu Limited Module test card

Also Published As

Publication number Publication date
EP0802418A2 (en) 1997-10-22
EP0802418A3 (en) 1999-03-10
IE960908A1 (en) 1997-10-22
TW334607B (en) 1998-06-21
JPH1048298A (ja) 1998-02-20

Similar Documents

Publication Publication Date Title
US6091254A (en) Universal wafer carrier for wafer level die burn-in
US7227371B2 (en) High performance probe system
US6847218B1 (en) Probe card with an adapter layer for testing integrated circuits
KR0163756B1 (ko) 전자 모듈 소켓장치
JPS5826171B2 (ja) 集積回路モジユ−ル
KR970072253A (ko) 반도체 웨이퍼 및 장치 테스트 방법
JP5845256B2 (ja) デバイス貫通バイアのための試験技法
KR980005984A (ko) 반도체 웨이퍼상의 복수의 집적회로 테스트 방법
JP6185969B2 (ja) シリアル制御された資源を使用して装置を検査するための方法及び装置
WO2007146291A2 (en) Method and apparatus for fixed-form multi-planar extension of electrical conductors beyond the margins of a substrate
TW200931025A (en) Method and apparatus for testing devices using serially controlled intelligent switches
US7788552B2 (en) Method to improve isolation of an open net fault in an interposer mounted module
CA2488832A1 (en) Multi-socket board for open/short tester
US9506980B2 (en) Integrated circuit testing architecture
US6759865B1 (en) Array of dice for testing integrated circuits
EP0682259A1 (en) Circuit-test fixture that includes shorted-together probes
US6781218B1 (en) Method and apparatus for accessing internal nodes of an integrated circuit using IC package substrate
US7511520B2 (en) Universal wafer carrier for wafer level die burn-in
JPH10150082A (ja) 半導体試験装置
US5406199A (en) Test fixture carrying a channel card for logic level translation
US6507205B1 (en) Load board with matrix card for interfacing to test device
US20040237013A1 (en) Apparatus and method for sensing emulator cable orientation while providing signal drive capability
US20090243639A1 (en) Circuit for Multi-Pads Test
JP3178424B2 (ja) 集積回路試験装置及び集積回路試験方法
US5610531A (en) Testing method for semiconductor circuit levels

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination