CN116601503A - 芯片测试装置及芯片测试方法 - Google Patents

Abstract

一种芯片测试装置及芯片测试方法，涉及芯片测试领域，能够满足高频高速芯片的测试需求；该芯片测试装置包括芯片测试座(4)、主电路板(2)、高速环回电路板(3)；其中，芯片测试座(4)包括相对设置的上表面(S1)和下表面(S2)，且芯片测试座(4)中设置有贯穿芯片测试座(4)的探针(41)；探针(41)的下端凸出于下表面(S2)、与主电路板(2)连接，探针(41)的上端凸出于上表面(S1)，以连接到芯片(1)的低速区(12)设置的引脚；高速环回电路板(3)的测试面通过导电胶(R)连接到芯片(1)的高速区(11)设置的引脚。

Description

芯片测试装置及芯片测试方法 技术领域

本申请涉及芯片测试领域，尤其涉及一种芯片测试装置及芯片测试方法。

背景技术

在芯片的生产过程中，需要对制作的芯片进行各类性能的测试，芯片测试装置是进行芯片测试必不可少的器件。在通过芯片测试装置对芯片进行测试的过程中，芯片通过芯片测试座与线路板进行电性连接，实现芯片与线路板之间的电信号传输，以完成芯片测试；因此，芯片测试装置的性能直接影响了芯片测试结果的可靠性和准确性。

随着高速芯片测试速率的不断提高，芯片在测试需求方面，对高隔离度、高带宽、接触稳定性等方面的测试要求也越来越高，而现有的芯片测试装置中，将芯片与电路板通过设置在芯片测试座中的探针进行连接，以进行芯片测试；然而，在采用探针的连接方式下，探针与芯片、电路板在连接处会存在空气间隙(gap)，并且探针的长度较大使得芯片与电路板之间的导电路径过大，从而很难满足高频高速芯片的测试需求。

发明内容

本申请实施例提供一种芯片测试装置及芯片测试方法，能够满足高频高速芯片的测试需求。

本申请提供一种芯片测试装置，包括芯片测试座、主电路板、高速环回电路板；其中，芯片测试座包括相对设置的上表面和下表面，且芯片测试座中设置有贯穿芯片测试座的探针；探针的下端凸出于下表面、与主电路板连接，探针的上端凸出于上表面，以连接到芯片的低速区设置的引脚；高速环回电路板的测试面通过导电胶连接到芯片的高速区设置的引脚。

本申请实施例提供的芯片测试装置，针对芯片的低速区设置主电路板，并将主电路板通过探针连接到芯片低速区的引脚，以满足芯片的供电和低速区的IO通信；针对芯片的高速区设置高速环回电路板，并将高速环回电路板通过导电胶与芯片高速区的引脚直接连接，从而通过高速环回电路对芯片高速区的发射引脚和接收引脚之间进行高速环回测试；通过设置芯片高速区与独立设置的高速环回电路板之间采用导电胶直接连接，减少了高速环回电路板与芯片高速区的引脚的空气间隙(gap)，从而提高了芯片高速区的隔离度、带宽以及压接稳定性；同时由于导电胶的厚度较小，从而缩短了导电路径；进而能够满足芯片对高速测试的需求。

另外，由于高频高速电路板的设计工艺要求高、成品率低，需要频繁迭代优化；在此情况下，相比于相关技术中对芯片进行高速和低速测试采用一个电路板，导致电路板的成本非常高的问题而言，本申请中将高速环回电路板与主电路板分离设置，从而在设计电路板时仅需要对高速环回电路板进行迭代优化，从而降低了迭代成本，加快了迭代时间。

此外，针对一些大尺寸的芯片，由于其高速通道数多，封装尺寸大，芯片纵向的翘曲 形变大，采用本申请实施例提供的芯片测试装置通过将高速电路板与主电路板的独立设置方式，仅需将芯片高速区的引脚采用导电胶的方式进行连接，大量芯片低速区的引脚使用大行程弹簧探针连接，从而能够很好的满足芯片反复压接的稳定性，进而在满足高速测试阶段对隔离度和带宽需求的同时，还解决了因芯片形变大导致的压接稳定性不好的问题。

在一些可能实现的方式中，针对高速区和低速区的引脚位于同一测试面的芯片的情况下，在芯片测试装置中，可以在芯片测试座的上表面在边缘区域设置有放置高速环回电路板的凹陷部，探针设置在凹陷部以外的区域；高速环回电路板的测试面与上表面的朝向相同。

在此情况下，在进行芯片测试时，可以将芯片的测试面朝下，从而通过探针将芯片低速区的引脚与主电路板连接，以满足芯片的供电和低速区的IO通信；通过导电胶将芯片高速区的引脚直接连接到高速环回电路板，以通过高速环回电路板将芯片高速区的发射引脚和接收引脚进行连接，从而对芯片的高速区进行高速环回测试。

在一些可能实现的方式中，上述凹陷部可以为设置于上表面边缘区域的凹槽结构，可以从凹槽的槽口位置将高速环回电路板放置进凹槽中，并进行固定。

在一些可能实现的方式中，上述凹陷部可以为设置于上表面边缘区域的台阶结构；相比于凹陷部采用凹槽结构而言，凹陷部采用台阶结构的设置方式，由于台阶结构的上方和侧边均为开口，从而更易于高速环回电路板的放置以及固定。

在一些可能实现的方式中，高速环回电路板通过固定件固定在凹陷部中；例如，高速环回电路板可以通过螺丝固定、卡槽等固定件固定在凹陷部中。

在一些可能实现的方式中，针对高速区和低速区的引脚位于不同测试面的芯片的情况下，在芯片测试装置中，可以设置高速环回电路板与主电路板分别设置在芯片的相对两侧，并且设置高速环回电路板的测试面朝向主电路板一侧。

在此情况下，在对芯片进行测试时，主电路板可以从芯片的下侧通过探针与芯片低速区的引脚连接，以满足芯片的供电以及低速区的IO通信；高速环回电路板可以从芯片的上侧与高速区的引脚通过导电胶直接连接，以通过高速环回电路板将芯片高速区的发射引脚和接收引脚进行连接，从而对芯片的高速区进行高速环回测试。

在一些可能实现的方式，前述高速环回电路板中可以设置有环回电路(或者说环回走线)；在此情况下，通过环回电路将芯片高速区的发射引脚与接收引脚连接，从而通过高速环回电路板实现对芯片的高速环回测试。

在一些可能实现的方式，芯片测试装置中还可以包括与高速环回电路板连接的连接器，该连接器用于通过高速环回电路板对芯片进行环回测试；在此情况下，该连接器通过设置于高速环回电路板中的走线将与芯片高速区的发射引脚与接收引脚进行连接，从而通过连接器与高速环回电路板实现对芯片的高速环回测试。

在一些可能实现的方式，芯片测试装置还包括芯片夹持结构；芯片夹持结构位于芯片测试座的上表面的边缘位置；以通过芯片夹持结构实现对芯片的固定，从而保证芯片的高速区和低速区分别与高速环回电路板和主电路板之间的稳定连接。

在一些可能实现的方式，上述探针可以为弹簧探针；该弹簧探针包括上动针、下动针以及连接上动针与下动针的弹簧。

在一些可能实现的方式，上述探针可以为异形探针；该异形探针可以包括上动针、下 动针以及连接上动针与下动针的导电弹性胶条。

在一些可能实现的方式，上述导电胶可以为各向异性导电胶；利用导电胶的垂直导电性，通过导电胶能够将芯片高速区的各引脚与高速环回电路板测试面上的各测试接触点分别对应电连接，以保证各引脚与测试接触点之间信号的独立传输。

本申请实施例还提供一种采用如前述任一种可能实现的方式中提供的芯片测试装置的芯片测试方法，该芯片测试方法可以包括：

将芯片的低速区设置的引脚通过探针连接到主电路板，并将芯片的高速区设置的引脚通过导电胶与高速环回电路板连接，以对芯片进行测试。

在此情况下，基于芯片高速区的引脚通过导电胶与高速环回电路板连接，具有高隔离度和带宽，以及短行程(即短的导电路径)等优势，从而能够满足芯片在高速测试阶段的环回测试需求；同时低速测试由于对隔离度、带宽以及导电路径的要求不高，仅提供芯片供电和接口功能，芯片低速区与主电路板之间采用的探针连接方式同样能够满足测试需求。

附图说明

图1为本申请实施例提供的一种芯片的结构示意图；

图2为本申请实施例提供的一种芯片的结构示意图；

图3为本申请实施例提供的一种芯片测试装置的结构示意图；

图4为本申请实施例提供的一种芯片测试座的结构示意图；

图5为本申请实施例提供的一种芯片测试座的结构示意图；

图6为本申请实施例提供的一种芯片测试装置的结构示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请中的附图，对本申请中的技术方案进行清楚地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请的说明书实施例和权利要求书及附图中的术语“第一”、“第二”等仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。“连接”、“相连”等类似的词语，用于表达不同组件之间的互通或互相作用，可以包括直接相连或通过其他组件间接相连。“至少一个(项)”是指一个或者多个，“多个”是指两个或两个以上。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元。方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。“上”、“下”、“左”、“右”等仅用于相对于附图中的部件的方位而言的，这些方向性术语是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中的部件所放置的方位的变化而相应地发生变化。

本申请实施例提供一种芯片测试装置，能够满足芯片在高速测试时，对高隔离度和带宽，以及短导电路径等方面的测试需求。

首先，以下对采用本申请实施例提供的芯片测试装置的测试对象，也即芯片，进行简单的示意说明。

参考图1和图2所示，芯片1(也可以称为高频高速芯片)具有设置引脚p(也可以称之为管脚)的高速区11和低速区12。其中，低速区12设置的引脚主要包括供电引脚、接地引脚以及控制接口引脚等，并且低速区12的引脚的数据传输速率通常低于500Mhz；高速区11设置的引脚主要包括高速信号传输引脚，并且高速区11的引脚的数据传输速率通常高于500Mhz。

对于芯片的低速区12的引脚和高速区11的引脚的设置位置而言：

在一些可能实现的方式中，如图1所示，芯片的低速区12的引脚和高速区11的引脚可以位于同一测试面(或者说引脚面)；在此情况下，高速区11的引脚可以设置于芯片测试面的某一侧边区域，该测试面的其他区域可以为低速区12的引脚的设置区域。

在一些可能实现的方式中，如图2所示，芯片的低速区12的引脚和高速区11的引脚可以位于相对设置的两个不同测试面上；在此情况下，芯片的高速区11的引脚可以设置于芯片一个测试面(第一测试面)的某一侧边区域，芯片的低速区12的引脚设置于芯片的另一个测试面(第二测试面)上；当然，低速区12的引脚可以分布在整个第二测试面上，也可以分布在第二测试面的部分区域，本申请对此不作限制。

本申请对于上述引脚p的设置形式不做限制，实际中可以根据需要进行设置；例如，在一些可能实现的方式中，引脚p可以为锡球引脚；又例如，在一些可能实现的方式中，引脚p可以为镀金焊盘(pad)。高速区11和低速区12可以采用相同设置形式的引脚p，也可以采用不同设置形式的引脚p；例如，在一些可能实现的方式中，高速区11和低速区12可以均采用锡球引脚；又例如，在一些可能实现的方式中，低速区12可以采用锡球引脚，高速区11可以采用镀金焊盘；本申请对此不作限制。

本领域的技术人员可以理解的是，在对芯片进行测试时，芯片的低速区12的引脚对于导电路径、隔离度和带宽的要求并不是很高，而芯片的高速区11的引脚要求导电路径短(低损耗)、高隔离度和带宽；采用本申请实施例提供的芯片测试装置，通过针对芯片的高速区11和低速区12单独设置电路板，能够满足芯片的高速测试需求。

以下针对上述两种不同设置形式的芯片，分别提供一种芯片测试装置。

实施例一

针对上述图1中示出的高速区11和低速区12的引脚p位于同一测试面的芯片1而言，本申请实施例提供一种芯片测试装置，参考图3所示，该芯片测试装置包括主电路板2(也可以称为低速电路板)、高速环回电路板3、芯片测试座4。其中，芯片测试座4包括相对设置的上表面S1和下表面S2，上表面S1朝上，下表面S2朝下。

在对芯片进行测试时，可以将主电路板2与测试机连接，测试机通过主电路板2向芯片1进行供电以及实现接口功能(也即IO(input/output，输入输出)通信)，并通过高速环回电路板3对芯片高速区的发射引脚和接收引脚之间进行高速环回测试，以完成芯片的测试。

此处需要说明的是，环回测试(loopback test)是一种测试，其中从通讯设备发射端发出的信号又返回(环回)到通讯设备的接收端，它是决定设备是否正常运行或是确定网络中失效节点的方式；本申请实施例中，通过高速环回电路板3将芯片高速区的发射引脚 和接收引脚进行连接，从而对芯片的高速区进行高速环回测试，以检测芯片高速区的数据传输质量。

如图3所示，在芯片测试座4的上表面S1的边缘区域设置有的凹陷部C，高速环回电路板3设置于凹陷部C中；并且高速环回电路板3的测试接触点朝上，也即高速环回电路板3的测试面与上表面S1的朝向相同，两者均朝上。

另外，如图3所示，芯片测试座4在位于凹陷部C以外的区域设置有至少一个探针41，该探针41贯穿芯片测试座4，探针41的上端凸出于芯片测试座4的上表面S1，探针41的下端凸出于芯片测试座4的下表面S2，并且探针41的下端与主电路板2连接。

示意的，在一些可能实现的方式中，芯片测试座4在位于凹陷部C以外的区域可以设置多个探针41。

另外，本申请中，对于探针41的设置形式不作限制，实际中可以根据需要进行设置。

例如，在一些可能实现的方式中，上述探针41可以采用弹簧探针(pogo pin)，该弹簧探针通过弹簧连接上动针与下动针；在此情况下，该探针41通过上动针与芯片低速区12的引脚连接，通过下动针与主电路板2的测试接触点连接，从而实现主电路板2与芯片的高速区11之间的连接。

又例如，在一些可能实现的方式中，探针41可以采用异形探针；示意的，异形探针中可以通过导电弹性胶条连接上动针和下动针；在此情况下，探针41通过上动针与芯片低速区12的引脚连接，通过下动针与主电路板2的测试接触点连接，从而实现主电路板2与芯片的高速区11之间的连接。

参考图3所示，在进行芯片测试时，可以将芯片1的测试面朝下，从而通过探针41将芯片低速区12的引脚与主电路板2连接，以满足芯片的供电和低速区的IO通信；通过导电胶R(rubber)将芯片高速区11的引脚直接连接到高速环回电路板3，以通过高速环回电路板3将芯片高速区的发射引脚和接收引脚进行连接，从而对芯片的高速区进行高速环回测试；将独立设置的高速环回电路板3与芯片高速区的引脚之间采用导电胶R直接连接，能够使得高速环回电路板3与芯片高速区11的引脚的空气间隙(gap)减少，从而提高了芯片高速区的隔离度、带宽以及压接稳定性，同时由于导电胶R的厚度较小，从而缩短了导电路径；进而能够满足芯片的高速测试需求。

本领域的技术人员可以理解的是，上述导电胶R也可以称为异方向性导电胶，其具有单向(垂直性导通，平行不导通)导电及胶合固定的功能。因此，基于导电胶R的垂直导电性，在本申请中，通过导电胶R能够将芯片高速区11的各引脚与高速环回电路板3测试面上的各测试接触点分别对应电连接，以保证各引脚与测试接触点之间信号的独立传输。

另外，本实施例中对于上述放置高速环回电路板3的凹陷部C的具体设置方式不作限制。

例如，在一些可能实现的方式中，如图4所示，凹陷部C可以为设置在芯片测试座1的上表面S1边缘区域的凹槽结构；在此情况下，可以从凹槽的槽口位置将高速环回电路板3放置进凹槽中，并进行固定。

又例如，在一些可能实现的方式中，如图5所示，凹陷部C可以为设置在芯片测试座1的上表面S1边缘区域的台阶结构。

可以理解的是，相比于图4中示出的凹陷部C采用凹槽结构而言，图5中示出的凹陷部C采用台阶结构，由于台阶结构的上方和侧边均为开口，从而更易于高速环回电路板3的放置以及固定。

另外，高速环回电路板3在凹陷部C中可以采用固定件进行固定，本申请对于固定件的设置方式不作限制。例如，在一些可能实现的方式中，高速环回电路板3可以通过螺丝固定在凹陷部C中；又例如，在一些可能实现的方式中，高速环回电路板3可以通过卡槽固定在凹陷部C中。

实施例二

针对上述图2中示出的高速区11和低速区12的引脚p位于不同测试面的芯片1而言，本实施例提供一种芯片测试装置，参考图6所示，该芯片测试装置包括主电路板2(也即低速电路板)、高速环回电路板3、芯片测试座4。其中，芯片测试座4包括相对设置的上表面S1和下表面S2，上表面S1朝上，下表面S2朝下。

在对芯片进行测试时，可以将主电路板2与测试机进行连接，测试机通过主电路板2向芯片1进行供电以及实现接口功能(也即IO(input/output，输入输出)通信)，并通过高速环回电路板3能够对芯片高速区11的发射引脚和高速接引脚之间进行高速环回测试，以完成芯片的测试。其中，环回测试的相关说明可以参考实施例一中的相关说明，此处不再赘述。

如图6所示，该芯片测试座4中设置有至少一个探针41(例如，可以是多个)，该探针41贯穿芯片测试座4，并且探针41的上端凸出于芯片测试座4的上表面S1，探针41的下端凸出于芯片测试座4的下表面S2，并且探针41的下端与主电路板2连接。

示意的，在一些可能实现的方式中，上述探针41可以采用弹簧探针(pogo pin)；在一些可能实现的方式中，上述探针41可以采用异形探针；但并不限制于此；关于弹簧探针与异形探针的具体设置可以参考实施一中的相关描述，此处不再赘述。

参考图6所示，在该芯片测试装置中，高速环回电路板3与主电路板2分布在芯片1的上下两侧，高速环回电路板3的测试接触点朝下，也即高速环回电路板3的测试面朝向主电路板2一侧；在此情况下，主电路板2可以从芯片1的下侧通过探针41与芯片低速区12的引脚p连接，以满足芯片的供电以及低速区的IO通信；高速环回电路板3可以从芯片1的上侧与高速区11的引脚p通过导电胶R直接连接，以对高速区11的发射引脚和接收引脚之间进行高速环回测试；独立设置的高速环回电路板3与芯片的高速区11之间采用导电胶R直接连接，能够使得高速环回电路板3与芯片高速区11的引脚的空气间隙(gap)减少，从而提高了芯片高速区的隔离度、带宽以及压接稳定性，同时由于导电胶R的厚度较小，从而缩短了导电路径，进而能够满足芯片高速区11的测试需求。

综上可知，本申请实施例(包括前述实施例一和实施例二)提供的芯片测试装置，针对芯片的低速区12设置主电路板2，并将主电路板2通过探针41连接到芯片低速区12的引脚；针对芯片的高速区11设置高速环回电路板3，并将独立设置的高速环回电路板3通过导电胶R与芯片高速区11的引脚直接连接，一方面，减少了高速环回电路板3与芯片高速区11的引脚的空气间隙(gap)，从而提高了芯片高速区的隔离度、带宽以及压接稳定性，另一方面，由于导电胶R的厚度较小，缩短了导电路径；进而能够满足芯片对高速测试的需求。

另外，由于高频高速电路板的设计工艺要求高、成品率低，需要频繁迭代优化；在此情况下，相比于相关技术中对芯片进行高速和低速测试采用一个电路板，导致电路板的成本非常高的问题而言，本申请中将高速环回电路板3与主电路板1分离设置，从而在设计电路板时仅需要对高速环回电路板进行迭代优化，从而降低了迭代成本，加快了迭代时间。

此外，针对一些大尺寸的芯片，由于其高速通道数多，封装尺寸大，芯片纵向的翘曲形变大，采用本申请实施例提供的芯片测试装置通过将高速电路板与主电路板的独立设置方式，仅需将芯片高速区的引脚采用导电胶的方式进行连接，大量芯片低速区的引脚使用大行程弹簧探针连接，从而能够很好的满足芯片反复压接的稳定性，进而在满足高速测试阶段对隔离度和带宽需求的同时，还解决了因芯片形变大导致的压接稳定性不好的问题。

另外，对于本申请实施例(包括前述实施例一和实施例二)提供的芯片测试装置中的高速环回电路板3而言，在进行芯片的高速测试时，需要将芯片高速区的发射引脚到接收引脚通过高速环回电路板3进行外部环回测试，本申请中对于采用高速环回电路板3对芯片1进行环回测试的方式做不限制。

例如，在一些可能实现的方式中，可以在高速环回电路板3中设置有环回电路(或者说环回走线)，在此情况下，通过环回电路将芯片高速区11的发射引脚与接收引脚直接进行电连接，从而通过高速环回电路板3实现对芯片1的高速环回测试。

又例如，在一些可能实现的方式中，该芯片测试装置中可以设置与高速环回电路板3连接的连接器，该连接器通过设置于高速环回电路板3中的走线将芯片高速区11的发射引脚与接收引脚连接进行连接，也即通过连接器与高速环回电路板3实现对芯片1的高速环回测试。

本申请对于上述连接器的设置形式不做限制，实际中可以根据需要进行设置；例如，在一些可能实现的方式中，该连接器可以采用SMA(sub miniature coaxial cable，亚微型同轴电缆)连接器；又例如，在一些可能实现的方式中，该连接器可以SMP(sub miniature push on，亚微型推入式)连接器。

此外，为了保证芯片1的引脚p与探针41、导电胶R之间的连接稳定性，如图3和图6所示，在一些可能实现的方式中，可以在芯片测试座4的上表面S1的边缘位置设置芯片夹持结构5，通过芯片夹持结构5实现对芯片1的固定，从而保证芯片的高速区11和低速区12分别与高速环回电路板3和主电路板2之间的稳定连接。

当然，为了适应不同规格芯片的测试需求，在一些可能实现的方式中，可以设置芯片夹持结构5的固定高度可调，也即通过芯片夹持结构5能够对芯片的固定高度进行调节。

此处需要说明的是，针对前述实施例二中的芯片测试装置而言，为了保证高速环回电路板3与芯片高速区11的引脚p之间的连接稳定性，可以通过芯片夹持结构5对高速环回电路板3进行固定；当然，在另一些可能实现的方式中，也可以针对高速环回电路板3单独设置固定结构。

另外，对于上述连接在高速环回电路板3与芯片高速区11的引脚之间的导电胶R而言，在进行芯片测试之前，可以先将导电胶R贴附在高速环回电路板3的测试面上，也即贴附在高速环回电路板3的测试触点上，然后再将芯片高速区11的引脚与导电胶R进行连接。

需要说明的是，采用本申请实施例提供的芯片测试装置能够适用各种不同封装类型的 芯片，例如，芯片1可以为焊球阵列(ball grid array，BGA)封装、栅格阵列封装(Land Grid Array，LGA)等，本申请对此不作限制。

本申请实施例还提供一种关于前述芯片测试装置的芯片测试方法，参考图3和图6所示，该测试方法包括：

将芯片低速区12设置的引脚通过探针41的上端与主电路板2连接，并将芯片高速区11设置的引脚通过导电胶R与高速环回电路板3连接，以对芯片1进行测试。

在此情况下，基于芯片高速区11的引脚通过导电胶R与高速环回电路板3连接，具有高隔离度和带宽，以及短行程(即短的导电路径)等优势，从而能够满足芯片1在高速测试阶段的环回测试需求；同时低速测试由于对隔离度、带宽以及导电路径的要求不高，仅提供芯片供电和接口功能，芯片低速区12与主电路板2之间采用的探针连接方式同样能够满足测试需求。

此处需要说明的是，采用本申请实施例提供的芯片测试装置对芯片进行高速测试和低速测试的顺序不分先后，两者可以同步进行，也可以异步进行，本申请对此不作限制。例如，在一些可能实现的方式中，可以同时进行芯片的高速测试和低速测试；又例如，在一些可能实现的方式中，可以先进行芯片的低速测试，然后在进行芯片的高速测试。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1. 一种芯片测试装置，其特征在于，包括芯片测试座、主电路板、高速环回电路板；

   所述芯片测试座包括相对设置的上表面和下表面，且所述芯片测试座中设置有贯穿所述芯片测试座的探针；

   所述探针的下端凸出于所述下表面、与所述主电路板连接，所述探针的上端凸出于所述上表面，以连接到芯片的低速区设置的引脚；

   所述高速环回电路板的测试面通过导电胶连接到所述芯片的高速区设置的引脚。
2. 根据权利要求1所述的芯片测试装置，其特征在于，

   所述芯片测试座的上表面在边缘区域设置有放置所述高速环回电路板的凹陷部，所述探针设置在所述凹陷部以外的区域；

   所述高速环回电路板的测试面与所述上表面的朝向相同。
3. 根据权利要求2所述的芯片测试装置，其特征在于，

   所述凹陷部为设置于所述上表面边缘区域的台阶结构。
4. 根据权利要求2或3所述的芯片测试装置，其特征在于，

   所述高速环回电路板通过固定件固定在所述凹陷部中。
5. 根据权利要求1所述的芯片测试装置，其特征在于，

   所述高速环回电路板与所述主电路板设置在所述芯片的相对两侧；

   所述高速环回电路板的测试面朝向所述主电路板一侧。
6. 根据权利要求1-5任一项所述的芯片测试装置，其特征在于，

   所述高速环回电路板中设置有环回电路。
7. 根据权利要求1-6任一项所述的芯片测试装置，其特征在于，

   所述芯片测试装置还包括与所述高速环回电路板连接的连接器，所述连接器用于通过所述高速环回电路板对所述芯片进行环回测试。
8. 根据权利要求1-7任一项所述的芯片测试装置，其特征在于，

   所述芯片测试装置还包括芯片夹持结构；

   所述芯片夹持结构位于所述芯片测试座的上表面的边缘位置。
9. 根据权利要求1-8任一项所述的芯片测试装置，其特征在于，所述探针为弹簧探针。
10. 根据权利要求1-9任一项所述的芯片测试装置，其特征在于，所述导电胶为各向异性导电胶。
11. 一种采用如权利要求1-10任一项所述的芯片测试装置的芯片测试方法，其特征在于，包括：

    将芯片的低速区设置的引脚通过所述探针连接到所述主电路板，并将芯片的高速区设置的引脚通过导电胶与高速环回电路板连接，以对芯片进行测试。