CN212514903U - 一种芯片测试装置 - Google Patents

Abstract

本实用新型实施例公开了一种芯片测试装置，通过设置导框远离PCB板的表面包括凹陷结构，凹陷结构用于放置待测试芯片；凹陷结构的底面包括多个第一过孔，测试针头可拆卸地固定穿设在第一过孔中；使得在测试针头损坏或者需要采用不同类型的测试针头对待测芯片进行测试时，测试针头可以方便地从导框上拆卸下来，进而方便测试针头的更换。并且，多个测试针头中包括第一测试针头和第二测试针头，第一测试针头与PCB板上的第一射频信号线电连接，第二测试针头与PCB板上的第二射频信号线电连接，进而可以实现对待测芯片的性能测试。并且，本实用新型实施例提供的芯片测试装置，导框的结构简单，因此制作导框的难度较小。

Description

一种芯片测试装置

技术领域

本实用新型实施例涉及芯片测试技术领域，尤其涉及一种芯片测试装置。

背景技术

随着5G技术和大数据的飞速发展，芯片工作的频率和速率越来越高。

芯片制作过程中或制作完成后，需要对芯片进行测试以获取芯片的工作性能，例如需要对芯片的高速、高频指标进行测试。因芯片的大小和封装形式不同，不同芯片可能需要匹配不同的测试针头进行测试，并且随着测试针头使用时间的延长，测试针头可能发生损坏。因此设计测试针头便于更换的芯片测试装置是亟待解决的问题。

实用新型内容

本实用新型提供一种芯片测试装置，以实现测试针头可以便于更换，并且使芯片测试装置具有较为简单的结构。

本实用新型实施例提供了一种芯片测试装置，包括：导框、多个测试针头、PCB板，导框设置于PCB板的一侧；

导框远离PCB板的表面包括凹陷结构，凹陷结构用于放置待测试芯片；凹陷结构的底面包括多个第一过孔，测试针头可拆卸地固定穿设在第一过孔中；

多个测试针头中包括第一测试针头和第二测试针头，第一测试针头与PCB板上的第一射频信号线电连接，第二测试针头与PCB板上的第二射频信号线电连接。

可选的，多个测试针头中还包括第三测试针头和第四测试针头，第三测试针头与PCB板上的第一数字信号线电连接，第四测试针头与PCB板上的第二数字信号线电连接，第一射频信号线、第二射频信号线、第一数字信号线、第二数字信号线设置于同一PCB板上。

可选的，测试针头包括针尖部、针体部和固定部，其中针体部位于针尖部和固定部之间，针尖部的形状为圆锥状，针尖部用于与待测芯片接触；

针体部和固定部为圆柱状，且针体部位于第一过孔中，固定部位于导框靠近PCB板的一侧，且固定部的直径大于第一过孔的直径；

可选的，针体部的直径范围为大于或等于0.01毫米且小于或等于1毫米；固定部的直径范围为大于0.01毫米且小于或等于1.5毫米。

可选的，芯片测试装置还包括接地铜块，接地铜块设置于凹陷结构的底面，且接地铜块的面积小于凹陷结构的底面面积；接地铜块包括多个第二过孔，多个测试针头还包括第五测试针头，第五测试针头贯穿第二过孔；

其中，凹陷结构的底面包括中心区域和围绕中心区域的边缘区域，其中接地铜块位于中心区域，第一测试针头、第二测试针头、第三测试针头和第四测试针头位于边缘区域。

可选的，芯片测试装置还包括测试座壳体，测试座壳体与导框设置于PCB板的同一侧，且测试座壳体位于导框的四周，测试座壳体与导框构成测试座，测试座壳体与导框固定连接，或者测试座壳体与导框为一体结构。

可选的，PCB板为射频PCB板，芯片测试装置还包括数字PCB板和测试座壳体；测试座壳体与导框构成测试座，测试座壳体与导框固定连接，或者测试座壳体与导框为一体结构；

其中测试座壳体设置于数字PCB板的一侧，导框设置于测试座远离数字PCB板的一侧，导框远离数字PCB板一侧的表面包括凹陷结构；射频PCB板部分设置于导框与测试座之间；在凹陷结构处，第一过孔贯穿导框；

多个测试针头中还包括第三测试针头和第四测试针头，第三测试针头与第一数字信号线电连接，第四测试针头与第二数字信号线电连接；第一数字信号线和第二数字信号线设置于数字PCB板上，第一射频信号线和第二射频信号线设置于射频PCB板上。

可选的，芯片测试装置还包括弹性支撑结构；

测试座壳体包括第三过孔，在芯片测试装置厚度方向上，第三过孔与第一过孔一一对应，弹性支撑结构设置于与第一测试针头和第二测试针头所在第一过孔对应的第三过孔中。

可选的，射频PCB板包括第一射频PCB板和第二射频PCB板，在导框和测试座壳体之间，第一射频PCB板和第二射频PCB板存在间距；

第三测试针头和第四测试针头为导电弹簧针，测试座壳体包括第三过孔，在芯片测试装置厚度方向上，第三过孔与第一过孔一一对应，导电弹簧针贯穿第三过孔和与第三过孔对应的第一过孔，且导电弹簧针位于第一射频PCB板和第二射频PCB板之间。

可选的，第一测试针头和第二测试针头均包括针尖部、针体部和固定部，其中针体部位于针尖部和固定部之间，针尖部的远离针体部的一侧包括凹槽，针尖部用于与待测芯片接触；

针体部和固定部为圆柱状，且针体部位于第一过孔中，固定部位于导框靠近射频PCB板的一侧，且固定部的直径大于第一过孔的直径；

可选的，针体部的直径范围为大于或等于0.01毫米且小于或等于1毫米；固定部的直径范围为大于0.01毫米且小于或等于1.5毫米。

可选的，测试针头的高度大于或等于0.01毫米且小于或等于3毫米。

可选的，导框和/或测试座壳体还包括第四过孔，PCB板上设置有第五过孔，在芯片测试装置的厚度方向上，第五过孔与第四过孔一一对应；芯片测试装置还包括固定结构，固定结构穿设在第四过孔和第五过孔中，用于将测试座与PCB板固定；

导框和/或测试座壳体还包括第六过孔，PCB板上设置有第七过孔，在芯片测试装置的厚度方向上，第七过孔与第六过孔一一对应；芯片测试装置还包括定位结构，定位结构穿设在第六过孔和第七过孔中，用于对测试座和PCB板进行定位。

可选的，导框和/或测试座壳体还包括第四过孔，数字PCB板上设置有第五过孔，在芯片测试装置的厚度方向上，第五过孔与第四过孔一一对应；芯片测试装置还包括固定结构，固定结构穿设在第四过孔和第五过孔中，用于将测试座与数字PCB板固定；

导框和/或测试座壳体还包括第六过孔，射频PCB板和数字PCB板上均设置有第七过孔，在芯片测试装置的厚度方向上，第七过孔与第六过孔一一对应；芯片测试装置还包括定位结构，定位结构穿设在第六过孔和第七过孔中，用于对测试座和PCB板进行定位。

可选的，芯片测试装置还包括第一射频连接器和第二射频连接器，第一射频连接器与第一射频信号线电连接，第二射频连接器与第二射频信号线电连接。

本实用新型实施例提供的芯片测试装置，通过设置导框远离PCB板的表面包括凹陷结构，凹陷结构用于放置待测试芯片；凹陷结构的底面包括多个第一过孔，测试针头可拆卸地固定穿设在第一过孔中；使得在测试针头损坏或者需要采用不同类型的测试针头对待测芯片进行测试时，测试针头可以方便地从导框上拆卸下来，进而方便测试针头的更换。并且，多个测试针头中包括第一测试针头和第二测试针头，第一测试针头与PCB板上的第一射频信号线电连接，第二测试针头与PCB板上的第二射频信号线电连接，进而可以实现对待测芯片的性能测试。并且，本实施例提供的芯片测试装置，导框的结构简单，因此制作导框的难度较小。

附图说明

图1是本实用新型实施例提供的一种芯片测试装置的结构示意图；

图2是本实用新型实施例提供的一种测试针头的结构示意图；

图3是图1的局部放大图；

图4是图1中凹陷结构底面的俯视图；

图5是本实用新型实施例提供的另一种芯片测试装置的结构示意图；

图6是图5的局部放大图；

图7是本实用新型实施例提供的一种芯片测试装置的剖视图；

图8是图6的局部放大图；

图9是本实用新型实施例提供的一种测试针头的结构示意图；

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

图1是本实用新型实施例提供的一种芯片测试装置的结构示意图，参考图1，该芯片测试装置包括导框110、多个测试针头120、PCB板130，导框110设置于PCB板130的一侧；

导框110远离PCB板130的表面包括凹陷结构111，凹陷结构111用于放置待测试芯片；凹陷结构111的底面包括多个第一过孔101，测试针头120可拆卸地固定穿设在第一过孔101中；

多个测试针头120中包括第一测试针头121和第二测试针头122，第一测试针头121与PCB板130上的第一射频信号线141电连接，第二测试针头122与PCB板130上的第二射频信号线142电连接。

具体的，导框110可以采用塑料等绝缘材料制作形成。PCB板130上可以具有电路结构。导框110远离PCB板130的一侧具有凹陷结构111，凹陷结构111用于放置待测芯片。即对待测芯片进行测试时，可以将待测芯片置于凹陷结构111内。凹陷结构111的底面包括多个第一过孔101，其中凹陷结构111的底面即凹陷结构111与PCB板130导框110的表面平行的表面，测试针头120可拆卸地固定穿设在第一过孔101中，使得在测试针头120损坏或者需要采用不同类型的测试针头120对待测芯片进行测试时，测试针头120可以方便地从导框110上拆卸下来，进而方便测试针头120的更换。

参考图1，PCB板130上设置有第一射频信号线141和第二射频信号线142，第一测试针头121与第一射频信号线141电连接，第二测试针头122与第二射频信号线142电连接。其中，第一射频信号线141和第二射频信号线142可用于传输高频信号。进行芯片的测试时，可将待测芯片置于凹陷结构111内，其中待测芯片与测试针头120接触的面可以包括金属焊盘，待测芯片置于凹陷结构111内后，通过按压待测芯片，可以使得待测芯片的焊盘与测试针头120接触。对于不同的待测芯片，可以采用不同的导框110或者PCB板130来进行测试，以使得待测芯片、PCB板130能够与待测芯片相匹配。其中，本实用新型对导框110的凹陷结构111的尺寸不做限定，不同导框110的凹陷结构111尺寸可以不同，进而对于不同尺寸的待测芯片，可以选用不同的导框110与之相匹配。待测芯片通常包括两个射频信号端，对于射频信号端在不同位置的待测芯片，也可选择射频信号线可以与射频信号端位置相对应的PCB板130进行测试。

继续参考图1，可选的，该芯片测试装置还包括第一射频连接器210和第二射频连接器220，第一射频连接器210与第一射频信号线141电连接，第二射频连接器220与第二射频信号线142电连接。对待测芯片进行测试时，第一射频连接器210和第二射频连接器220中的一个可以连接示波器或网络分析仪，另一个可以接入射频信号。示例性的，第一射频连接器210接入射频信号，第二射频连接器220连接示波器或网络分析仪，则通过观察示波器和网络分析仪的波形，结合第一射频连接器210截图射频信号大小，则可以对芯片的高速和高频性能进行分析。

本实施例提供的芯片测试装置，通过设置导框远离PCB板的表面包括凹陷结构，凹陷结构用于放置待测试芯片；凹陷结构的底面包括多个第一过孔，测试针头可拆卸地固定穿设在第一过孔中；使得在测试针头损坏或者需要采用不同类型的测试针头对待测芯片进行测试时，测试针头可以方便地从导框上拆卸下来，进而方便测试针头的更换。并且，多个测试针头中包括第一测试针头和第二测试针头，第一测试针头与PCB板上的第一射频信号线电连接，第二测试针头与PCB板上的第二射频信号线电连接，进而可以实现对待测芯片的性能测试。并且，本实施例提供的芯片测试装置，导框的结构简单，因此制作导框的难度较小。

继续参考图1，可选的，多个测试针头120中还包括第三测试针头123和第四测试针头124，第三测试针头123与PCB板130上的第一数字信号线151电连接，第四测试针头124与PCB板130上的第二数字信号线152电连接，第一射频信号线141、第二射频信号线142、第一数字信号线151、第二数字信号线152设置于同一PCB板130上。

具体的，现有PCB板130可以包括数字PCB板和射频PCB板。图1所示芯片测试装置中，数字PCB板和射频PCB板为同一PCB板130，该PCB板130上既包括数字信号线，也包括射频信号线。第一数字信号线151和第二数字信号线152可以用于传输数字信号。可选的，待测芯片上可以包括两个数字信号端口，进行待测芯片的测试时，可将待测芯片放置在凹陷结构111内，待测芯片的两个测试端口可分别与第三测试针头123和第四测试针头124接触，进而通过第三测试针头123、第一数字信号线151、第四测试针头124和第二数字信号线152电连接实现对待测芯片数字信号端口的性能测试。

图2是本实用新型实施例提供的一种测试针头的结构示意图，参考图2，可选的，测试针头120包括针尖部1201、针体部1202和固定部1203，其中针体部1202位于针尖部1201和固定部1203之间，针尖部1201的形状为圆锥状，针尖部1201用于与待测芯片接触；

针体部1202和固定部1203为圆柱状，且针体部1202位于第一过孔101中，固定部1203位于导框110靠近PCB板130的一侧，且固定部1203的直径大于第一过孔101的直径；

可选的，针体部的直径范围为大于或等于0.01毫米且小于或等于1毫米；固定部的直径范围为大于0.01毫米且小于或等于1.5毫米。

可选的，图2所示测试针头120可以适用于QFN(Quad Flat No-leadPackage，方形扁平无引脚封装)和QFP(Quad Flat Package，方型扁平式封装)的待测芯片。具体的，QFN和LGA的待测芯片，待测芯片的底面的焊盘表面通常是平坦的，图2所示测试针头120的针尖部1201为圆锥状，进行测试时圆锥的尖端与待测芯片的底面焊盘接触。可选的，针尖部的最尖端为图2所示的半圆球状。进行测试针头120的安装时，可以将导框110倒扣，然后将测试针头120通过按压的方式将测试针头120穿过凹陷结构111的第一过孔101，可选的，针体部1202的直径与第一过孔101的直径相等，使得测试针头120可以和第一过孔101的侧壁相互接触并具有力的作用，使得测试针头120不会从第一过孔101中掉落。安装后，固定部1203位于导框110靠近PCB板130的一侧，使得测试针头120不会从导框110具有凹陷结构111的表面掉落。

图3是图1的局部放大图，图4是图1中凹陷结构底面的俯视图，结合图1、图3和图4，可选的，该芯片测试装置还包括接地铜块160，接地铜块160设置于凹陷结构111的底面，且接地铜块160的面积小于凹陷结构111的底面面积；接地铜块160包括多个第二过孔102，多个测试针头120还包括第五测试针头125，第五测试针头125贯穿第二过孔102；

其中，凹陷结构111的底面包括中心区域1111和围绕中心区域1111的边缘区域1112，其中接地铜块160位于中心区域1111，第一测试针头121、第二测试针头122、第三测试针头123和第四测试针头124位于边缘区域1112。

具体的，QFN和LGA的待测芯片的中间部位通常包括接地焊盘，图1和图3所示芯片测试装置可用于QFN和LGA的待测芯片，且包括与接地焊盘对应的接地芯片，使得采用本实施例的芯片测试装置对待测芯片进行测试时，待测芯片可以可靠接地。

继续参考图1，可选的，该芯片测试装置还包括测试座壳体170，测试座壳体170与导框110设置于PCB板130的同一侧，且测试座壳体170位于导框110的四周，测试座壳体170与导框110构成测试座，测试座壳体170与导框110固定连接，或者测试座壳体170与导框110为一体结构。

继续参考图1，可选的，导框110和/或测试座壳体170还包括第四过孔104，PCB板130上设置有第五过孔105，在芯片测试装置的厚度方向y上，第五过孔105与第四过孔104一一对应；芯片测试装置还包括固定结构201，固定结构201穿设在第四过孔104和第五过孔105中，用于将测试座与PCB板130固定；

可选的，导框110和/或测试座壳体170还包括第六过孔106，PCB板130上设置有第七过孔107，在芯片测试装置的厚度方向y上，第七过孔107与第六过孔106一一对应；芯片测试装置还包括定位结构202，定位结构202穿设在第六过孔106和第七过孔107中，用于对测试座和PCB板130进行定位。

具体的，组装该芯片测试装置时，可首先将装好测试针头120和接地铜块160的测试座通过第六过孔106与第七过孔107对准，并在第六过孔106和第七过孔107中插入定位结构202，例如定位销。然后将固定结构201穿设在第四过孔104和第五过孔105中，其中固定结构201可以是螺丝，通过螺丝安装并锁紧在测试座PCB板130上。进行芯片测试时，导框110的凹陷结构111可以限制芯片位置，将待测芯片放置在凹陷结构111中时，可将待测芯片按照pin1脚位置放入凹陷结构111。其中pin1角可以是待测芯片的一个设定引脚，按照该设定引脚位置将待测芯片放入凹陷结构111，可以保证待测芯片与各测试针头120的相对位置准确。

以上实施例中，测试座壳体170与导框110为同层结构，在本实用新型其他实施例中，测试座壳体170和导框110可以为不同层结构，具体可参见下述实施例。

图5是本实用新型实施例提供的另一种芯片测试装置的结构示意图，图6是图5的局部放大图，参考图5和图6，可选的，PCB板130为射频PCB板131，芯片测试装置还包括数字PCB板132和测试座壳体170；测试座壳体170与导框110构成测试座，测试座壳体170与导框110固定连接，或者测试座壳体170与导框110为一体结构；

其中测试座壳体170设置于数字PCB板132的一侧，导框110设置于测试座远离数字PCB板132的一侧，导框110远离数字PCB板132一侧的表面包括凹陷结构111；射频PCB板131部分设置于导框110与测试座之间；在凹陷结构111处，第一过孔101贯穿导框110；

多个测试针头120中还包括第三测试针头123和第四测试针头124，第三测试针头123与第一数字信号线151电连接，第四测试针头124与第二数字信号线152电连接；第一数字信号线151和第二数字信号线152设置于数字PCB板132上，第一射频信号线141和第二射频信号线142设置于射频PCB板131上。

具体的，测试座壳体170与导框110可以是分立的结构，测试座壳体170与导框110通过连接结构连接固定；测试座壳体170与导框110可以是一体的结构，即无需其他连接结构连接固定。

参考图5，本实施例中，数字PCB板132和射频PCB板131为不同的板体，其中数字信号线(包括第一数字信号线151和第二数字信号线152)设置于数字PCB板132，因此数字信号可以通过数字PCB板132上的数字信号线传输。射频信号线(包括第一射频信号线141和第二射频信号线142)设置于射频PCB板131，高频信号可以通过射频PCB板131上的射频信号线传输。

需要说明是是，本实施例中第三测试针头123与第一数字信号线151的电连接可以是直接电连接，也可以是间接电连接；第四测试针头124与第二数字信号线152的电连接可以是直接电连接，也可以是间接电连接。

参考图5，可选的，射频PCB板131可以包括两部分，具体包括设置有第一射频信号线141的第一射频PCB板和设置有第二射频信号线142的第二射频PCB板，其中，第一射频PCB板从第一测试针头121下延伸至第一射频连接器210，第二射频PCB板从第二测试针头122下延伸至第二射频连接器220。

图7是本实用新型实施例提供的一种芯片测试装置的剖视图，图7可以对应图6沿B-B’剖切得到的剖视图，图8是图6的局部放大图，结合图5-图8，可选的，该芯片测试装置还包括弹性支撑结构180；

测试座壳体170包括第三过孔103，在芯片测试装置厚度方向y上，第三过孔103与第一过孔101一一对应，弹性支撑结构180设置于与第一测试针头121和第二测试针头122所在第一过孔101对应的第三过孔103中。

可选的，弹性支撑结构180可以是弹簧、胶体等具有弹性的结构，并且射频PCB板131本身可具有弹性。进行芯片测试时，将待测芯片放入导框110的凹陷结构111后，可按压待测芯片，因在与第一测试针头121和第二测试针头122所在第一过孔101对应的第三过孔103中设置有弹性支撑结构180，使得按压待测芯片后，待测芯片可以与第一测试针头121和第二测试测针头122可靠接触，进而第一测试针头121和第二测试针头122传输高频信号的可靠性。

继续参考图6-图8，射频PCB板130包括第一射频PCB板1311和第二射频PCB板1312，在导框110和测试座壳体170之间，第一射频PCB板1311和第二射频PCB板1312存在间距；第三测试针头和第四测试针头为导电弹簧针190，测试座壳体170包括第三过孔103，在芯片测试装置厚度方向y上，第三过孔103与第一过孔101一一对应，导电弹簧针190贯穿第三过孔103和与第三过孔103对应的第一过孔101，且导电弹簧针190位于第一射频PCB板1311和第二射频PCB板之间1312之间。

具体的，在第三测试针头123与测试座壳体170之间以及第四测试针头124与测试座壳体170之间未设置射频PCB板131，导电弹簧针190可以直接穿过测试座壳体160的第三过孔103和与第三过孔103对应的第一过孔101，第三测试针头和第三测试针头突出于导框110的凹陷结构111，可用于测量数字信号。进行芯片测试时，将待测芯片放入导框110的凹陷结构111后，按压待测芯片，因导电弹簧针190本身具有弹性，使得按压待测芯片后，待测芯片可以与第三测试针头123和第四测试测针头124可靠接触，进而保证第三测试针头123和第四测试针头124传输数字信号的可靠性。

需要说明的是，为清楚示出导电弹簧针190的结构，图8中仅示出了芯片测试装置的部分结构。

其中，对于图6-图8所示芯片测试装置，第三测试针头和第四测试针头的高度高于第一测试针头和第二测试针头的高度。

图9是本实用新型实施例提供的一种测试针头的结构示意图，图9可以表示第一测试针头和第二测试针头的结构，参考图9，可选的，第一测试针头和第二测试针头包括针尖部1201、针体部1202和固定部1203，其中针体部1202位于针尖部1201和固定部1203之间，针尖部1201的远离针体部1202的一侧包括凹槽，针尖部1201用于与待测芯片接触；

针体部1202和固定部1203为圆柱状，且针体部1202位于第一过孔101中，固定部1203位于导框靠近射频PCB板的一侧，且固定部1203的直径大于第一过孔101的直径；

可选的，针体部的直径范围为大于或等于0.01毫米且小于或等于1毫米；固定部的直径范围为大于0.01毫米且小于或等于1.5毫米。

可选的，图9所示测试针头120可以适用于LGA(Land Grid Array，栅格阵列封装)、BGA(Ball Grid Array Package,球栅阵列封装)的待测芯片。具体的，LGA和BGA的待测芯片，待测芯片的底面的焊盘表面通常是凸出的圆球状，图9所示测试针头120的针尖部1201具有凹槽，进行测试时待测芯片凸出的圆球状焊盘可以嵌合入针尖部1201的凹槽中。可选的，针尖部1201的凹槽可以是图9所示的皇冠状。进行测试针头120的安装时，可以将导框110倒扣，然后将测试针头120通过按压的方式将测试针头120穿过凹陷结构111的第一过孔101，可选的，针体部1202的直径与第一过孔101的直径相等，使得测试针头120可以和第一过孔101的侧壁相互接触并具有力的作用，使得测试针头120不会从第一过孔101中掉落。安装后，固定部1203位于导框110靠近PCB板130的一侧，使得测试针头120不会从导框110具有凹陷结构111的表面掉落。

在上述各实施例的基础上，结合图2和图9，可选的，测试针头120的高度h大于或等于0.01毫米且小于或等于3毫米，进而使测试针头120的高度较小，相应的，使得测试针头120的电阻、电容和电感等寄生参数较小，进而使得测试针头120传输信号时损耗较小，进而更加有利于提高高频信号的传输准确性，有利于减小高频信号的传输失真。优选的，测试针头120的高度h大于或等于0.2毫米且小于或等于3毫米。

继续参考图5，可选的，导框110和/或测试座壳体170还包括第四过孔104，数字PCB板132上设置有第五过孔105，在芯片测试装置的厚度方向上，第五过孔105与第四过孔104一一对应；芯片测试装置还包括固定结构201，固定结构201穿设在第四过孔104和第五过孔105中，用于将测试座与数字PCB板132固定；

导框110和/或测试座壳体170还包括第六过孔106，射频PCB板131和数字PCB板132上均设置有与第七过孔107，在芯片测试装置的厚度方向上，第七过孔107与第六过孔106一一对应；芯片测试装置还包括定位结构202，定位结构202穿设在第六过孔106和第七过孔107中，用于对测试座和射频PCB板131进行定位，或用于对测试座和数字PCB板132进行定位。

具体的，组装该芯片测试装置时，可首先将装好测试针头120和接地铜块160的测试座对通过第六过孔106与第七过孔107对准，并在第六过孔106和第七过孔107中插入定位结构202，例如定位销。然后将固定结构201穿设在第四过孔104和第五过孔105中，其中固定结构201可以是螺丝，通过螺丝安装并锁紧在测试座PCB板130上。进行芯片测试时，导框110的凹陷结构111可以限制芯片位置，将待测芯片放置在凹陷结构111中时，可将待测芯片按照pin 1脚位置放入凹陷结构111。其中pin1角可以是待测芯片的一个设定引脚，按照该设定引脚位置将待测芯片放入凹陷结构111，可以保证待测芯片与各测试针头120的相对位置准确。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (15)

1.一种芯片测试装置，其特征在于，包括：导框、多个测试针头、PCB板，所述导框设置于所述PCB板的一侧；

所述导框远离所述PCB板的表面包括凹陷结构，所述凹陷结构用于放置待测试芯片；所述凹陷结构的底面包括多个第一过孔，所述测试针头可拆卸地固定穿设在所述第一过孔中；

多个所述测试针头中包括第一测试针头和第二测试针头，所述第一测试针头与所述PCB板上的第一射频信号线电连接，所述第二测试针头与所述PCB板上的第二射频信号线电连接。

2.根据权利要求1所述的芯片测试装置，其特征在于，多个测试针头中还包括第三测试针头和第四测试针头，所述第三测试针头与所述PCB板上的第一数字信号线电连接，所述第四测试针头与所述PCB板上的第二数字信号线电连接，所述第一射频信号线、所述第二射频信号线、所述第一数字信号线、所述第二数字信号线设置于同一所述PCB板上。

3.根据权利要求2所述的芯片测试装置，其特征在于，所述测试针头包括针尖部、针体部和固定部，其中所述针体部位于所述针尖部和所述固定部之间，所述针尖部的形状为圆锥状，所述针尖部用于与所述待测芯片接触；

所述针体部和所述固定部为圆柱状，且所述针体部位于所述第一过孔中，所述固定部位于所述导框靠近所述PCB板的一侧，且所述固定部的直径大于所述第一过孔的直径。

4.根据权利要求3所述的芯片测试装置，其特征在于，所述针体部的直径范围为大于或等于0.01毫米且小于或等于1毫米；所述固定部的直径范围为大于0.01毫米且小于或等于1.5毫米。

5.根据权利要求3所述的芯片测试装置，其特征在于，还包括接地铜块，所述接地铜块设置于所述凹陷结构的底面，且所述接地铜块的面积小于所述凹陷结构的底面面积；所述接地铜块包括多个第二过孔，多个所述测试针头还包括第五测试针头，所述第五测试针头贯穿所述第二过孔；

其中，所述凹陷结构的底面包括中心区域和围绕中心区域的边缘区域，其中所述接地铜块位于所述中心区域，所述第一测试针头、所述第二测试针头、所述第三测试针头和所述第四测试针头位于所述边缘区域。

6.根据权利要求2所述的芯片测试装置，其特征在于，还包括测试座壳体，所述测试座壳体与所述导框设置于所述PCB板的同一侧，且所述测试座壳体位于所述导框的四周，所述测试座壳体与所述导框构成测试座，所述测试座壳体与所述导框固定连接，或者所述测试座壳体与所述导框为一体结构。

7.根据权利要求1所述的芯片测试装置，其特征在于，所述PCB板为射频PCB板，所述芯片测试装置还包括数字PCB板和测试座壳体；所述测试座壳体与所述导框构成测试座，所述测试座壳体与所述导框固定连接，或者所述测试座壳体与所述导框为一体结构；

其中所述测试座壳体设置于所述数字PCB板的一侧，所述导框设置于所述测试座远离所述数字PCB板的一侧，所述导框远离所述数字PCB板一侧的表面包括所述凹陷结构；所述射频PCB板部分设置于所述导框与所述测试座之间；在所述凹陷结构处，所述第一过孔贯穿所述导框；

多个测试针头中还包括第三测试针头和第四测试针头，所述第三测试针头与第一数字信号线电连接，所述第四测试针头与第二数字信号线电连接；所述第一数字信号线和所述第二数字信号线设置于所述数字PCB板上，所述第一射频信号线和所述第二射频信号线设置于所述射频PCB板上。

8.根据权利要求7所述的芯片测试装置，其特征在于，还包括弹性支撑结构；

所述测试座壳体包括第三过孔，在所述芯片测试装置厚度方向上，所述第三过孔与所述第一过孔一一对应，所述弹性支撑结构设置于与所述第一测试针头和所述第二测试针头所在第一过孔对应的所述第三过孔中。

9.根据权利要求7所述的芯片测试装置，其特征在于，所述射频PCB板包括第一射频PCB板和第二射频PCB板，在所述导框和所述测试座壳体之间，所述第一射频PCB板和所述第二射频PCB板存在间距；

所述第三测试针头和所述第四测试针头为导电弹簧针，所述测试座壳体包括第三过孔，在所述芯片测试装置厚度方向上，所述第三过孔与所述第一过孔一一对应，所述导电弹簧针贯穿所述第三过孔和与所述第三过孔对应的第一过孔，且所述导电弹簧针位于所述第一射频PCB板和所述第二射频PCB板之间。

10.根据权利要求7所述的芯片测试装置，其特征在于，所述第一测试针头和所述第二测试针头均包括针尖部、针体部和固定部，其中所述针体部位于所述针尖部和所述固定部之间，所述针尖部的远离所述针体部的一侧包括凹槽，所述针尖部用于与所述待测芯片接触；

所述针体部和所述固定部为圆柱状，且所述针体部位于所述第一过孔中，所述固定部位于所述导框靠近所述射频PCB板的一侧，且所述固定部的直径大于所述第一过孔的直径。

11.根据权利要求10所述的芯片测试装置，其特征在于，所述针体部的直径范围为大于或等于0.01毫米且小于或等于1毫米；所述固定部的直径范围为大于0.01毫米且小于或等于1.5毫米。

12.根据权利要求1所述的芯片测试装置，其特征在于，所述测试针头的高度大于或等于0.01毫米且小于或等于3毫米。

13.根据权利要求6所述的芯片测试装置，其特征在于，所述导框和/或测试座壳体还包括第四过孔，所述PCB板上设置有第五过孔，在所述芯片测试装置的厚度方向上，所述第五过孔与所述第四过孔一一对应；所述芯片测试装置还包括固定结构，所述固定结构穿设在所述第四过孔和所述第五过孔中，用于将所述测试座与所述PCB板固定；

所述导框和/或测试座壳体还包括第六过孔，所述PCB板上设置有第七过孔，在所述芯片测试装置的厚度方向上，所述第七过孔与所述第六过孔一一对应；所述芯片测试装置还包括定位结构，所述定位结构穿设在所述第六过孔和所述第七过孔中，用于对所述测试座和所述PCB板进行定位。

14.根据权利要求7所述的芯片测试装置，其特征在于，所述导框和/或测试座壳体还包括第四过孔，所述数字PCB板上设置有第五过孔，在所述芯片测试装置的厚度方向上，所述第五过孔与所述第四过孔一一对应；所述芯片测试装置还包括固定结构，所述固定结构穿设在所述第四过孔和所述第五过孔中，用于将所述测试座与所述数字PCB板固定；

所述导框和/或测试座壳体还包括第六过孔，所述射频PCB板和所述数字PCB板上均设置有第七过孔，在所述芯片测试装置的厚度方向上，所述第七过孔与所述第六过孔一一对应；所述芯片测试装置还包括定位结构，所述定位结构穿设在所述第六过孔和所述第七过孔中，用于对所述测试座和所述PCB板进行定位。

15.根据权利要求1-14任一项所述的芯片测试装置，其特征在于，还包括第一射频连接器和第二射频连接器，所述第一射频连接器与所述第一射频信号线电连接，所述第二射频连接器与所述第二射频信号线电连接。

Images