CN105845597A - 用于硅通孔叠层芯片的测试方法 - Google Patents

用于硅通孔叠层芯片的测试方法 Download PDF

Info

Publication number
CN105845597A
CN105845597A CN201610317811.3A CN201610317811A CN105845597A CN 105845597 A CN105845597 A CN 105845597A CN 201610317811 A CN201610317811 A CN 201610317811A CN 105845597 A CN105845597 A CN 105845597A
Authority
CN
China
Prior art keywords
hole
test
silicon
chip
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610317811.3A
Other languages
English (en)
Inventor
吴道伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
771 Research Institute of 9th Academy of CASC
Original Assignee
771 Research Institute of 9th Academy of CASC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 771 Research Institute of 9th Academy of CASC filed Critical 771 Research Institute of 9th Academy of CASC
Priority to CN201610317811.3A priority Critical patent/CN105845597A/zh
Publication of CN105845597A publication Critical patent/CN105845597A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Abstract

本发明公开了一种用于硅通孔叠层芯片的测试方法，在需要测试的晶圆芯片上开始若干组四个相邻的TSV垂直通孔，并在两个通孔间按照需求制作金属连接线，再在晶圆芯片背部制作键合凸点，最后将所有的测试芯片逐一进行叠层，使下层测试芯片的金属连接线与上层测试芯片的键合凸点接触，采用探针进行测试，本发明能够实时得到不同互连线的电阻值，每层的电通断状态；若出现断路，可以迅速准确定位出层次间、通孔处填充还是表面金属连接线处出现异常，进而进行工艺优化，提高多层芯片模块合格率。

Description

用于硅通孔叠层芯片的测试方法
【技术领域】
本发明术语芯片测试领域，具体涉及一种用于硅通孔叠层芯片的测试方法。
【背景技术】
随着电子和半导体器件封装的小型化、集成化与高密度化，以及三维封装技术的不断发展，硅通孔TSV技术也逐步走出实验室，进入市场。硅通孔技术是采用垂直方向的电互连技术，使用导电的块、柱、球等结构将多层芯片堆叠放置形成多层之间的电气连接。然而，由于电子元器件的功能越来越多，密度越来越高，上述垂直电互连点的数目也越来越多，互连之间的电连接成为影响封装后整个电子系统可靠性的主要因素。因此，需要对多层之间电导通进行有效的测试。
现有方法是，采用探针卡对圆片完成后的晶圆进行电测试，筛选出合格的芯片进行多层芯片叠层，得到多层TSV叠层芯片，最后得整个叠层芯片模块进行电测试。该方法缺点是，无法对多层叠层过程中电导通质量进行在线检测，更加无法对叠层过程电导通缺陷点进行定位。
【发明内容】
本发明的目的在于克服上述不足，提供一种用于硅通孔叠层芯片的测试方法，能够对电导通缺陷进行定位，进而提升多层芯片模块合格率。
为了达到上述目的，本发明包括以下步骤：
步骤一，在晶圆芯片的空白区域做若干组四个相邻的TSV垂直通孔，并进行填充，在其表面做两个通孔之间的金属连接线；
步骤二，在晶圆芯片的背面形成键合凸点，切割成单个芯片，形成具有通孔的测试芯片；
步骤三，重复步骤一和步骤二，制作若干具有通孔的测试芯片；
步骤四，将步骤三所制作的所有具有通孔的测试芯片逐一进行叠层，使下层测试芯片的金属连接线与上层测试芯片的键合凸点接触；
步骤五，采用探针对顶层测试芯片的金属连接线进行电阻测试，即完成用于硅通孔叠层芯片的测试方法。
所述金属连接线采用RDL线条。
所述金属连接线采用金属Cu线条。
所述键合凸点采用Sn、Cu形成的共晶键合金属物质。
与现有技术相比，本发明在需要测试的晶圆芯片上开始若干组四个相邻的TSV垂直通孔，并在两个通孔间按照需求制作金属连接线，再在晶圆芯片背部制作键合凸点，最后将所有的测试芯片逐一进行叠层，使下层测试芯片的金属连接线与上层测试芯片的键合凸点接触，采用探针进行测试，本发明能够实时得到不同互连线的电阻值，每层的电通断状态；若出现断路，可以迅速准确定位出层次间、通孔处填充还是表面金属连接线处出现异常，进而进行工艺优化，提高多层芯片模块合格率；本发明通过在晶圆芯片的空白区域做结构进行测试，避免了测试过程中损伤芯片表面键合；通过多层间的结构，可以在多层芯片叠层过程中，对每层进行实时测试电阻值，判定每层键合效果，并及时定位键合异常状态。
【附图说明】
图1为本发明具有通孔的测试芯片的结构示意图；
图2为本发明两层具有通孔的测试芯片的结构示意图；
图3为本发明三层具有通孔的测试芯片的结构示意图；
图4为本发明四层具有通孔的测试芯片的结构示意图；
其中，1为TSV通孔；2为金属连接线。
【具体实施方式】
下面结合附图和实施例对本发明做进一步说明。
参见图1，本发明包括以下步骤：
步骤一，在晶圆芯片的空白区域做若干组四个相邻的TSV垂直通孔1，并进行填充，在其表面做两个通孔之间的金属连接线2；
步骤二，在晶圆芯片的背面形成键合凸点，切割成单个芯片，形成具有通孔的测试芯片；
步骤三，重复步骤一和步骤二，制作若干具有通孔的测试芯片；
步骤四，将步骤三所制作的所有具有通孔的测试芯片逐一进行叠层，使下层测试芯片的金属连接线2与上层测试芯片的键合凸点接触；
步骤五，采用探针对顶层测试芯片的金属连接线2进行电阻测试，即完成用于硅通孔叠层芯片的测试方法。
优选的，金属连接线2采用金属Cu线条的RDL线条。
优选的，键合凸点采用Sn、Cu等能够形成共晶键合的金属物质。
实施例1：
将第二层芯片背面与第一层芯片正面相应位置进行键合，然后采用探针，依次测试图2中测试点1、测试点2和测试点3的电阻值。
实施例2：
将第三层芯片背面与第二层芯片正面相应位置进行键合，然后采用探针，依次测试图3中测试点1、测试点2、测试点3和测试点4的电阻值。
实施例3：
将第四层芯片背面与第三层芯片正面相应位置进行键合，然后采用探针，依次测试图4中测试点1、测试点2、测试点3和测试点4的电阻值。

Claims (4)

1.用于硅通孔叠层芯片的测试方法，其特征在于，包括以下步骤：
步骤一，在晶圆芯片的空白区域做若干组四个相邻的TSV垂直通孔(1)，并进行填充，在其表面做两个通孔之间的金属连接线(2)；
步骤二，在晶圆芯片的背面形成键合凸点，切割成单个芯片，形成具有通孔的测试芯片；
步骤三，重复步骤一和步骤二，制作若干具有通孔的测试芯片；
步骤四，将步骤三所制作的所有具有通孔的测试芯片逐一进行叠层，使下层测试芯片的金属连接线(2)与上层测试芯片的键合凸点接触；
步骤五，采用探针对顶层测试芯片的金属连接线(2)进行电阻测试，即完成用于硅通孔叠层芯片的测试方法。
2.根据权利要求1所述的用于硅通孔叠层芯片的测试方法，其特征在于，所述金属连接线(2)采用RDL线条。
3.根据权利要求1或2所述的用于硅通孔叠层芯片的测试方法，其特征在于，所述金属连接线(2)采用金属Cu线条。
4.根据权利要求1所述的用于硅通孔叠层芯片的测试方法，其特征在于，所述键合凸点采用Sn、Cu形成的共晶键合金属物质。
CN201610317811.3A 2016-05-13 2016-05-13 用于硅通孔叠层芯片的测试方法 Pending CN105845597A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610317811.3A CN105845597A (zh) 2016-05-13 2016-05-13 用于硅通孔叠层芯片的测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610317811.3A CN105845597A (zh) 2016-05-13 2016-05-13 用于硅通孔叠层芯片的测试方法

Publications (1)

Publication Number Publication Date
CN105845597A true CN105845597A (zh) 2016-08-10

Family

ID=56592233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610317811.3A Pending CN105845597A (zh) 2016-05-13 2016-05-13 用于硅通孔叠层芯片的测试方法

Country Status (1)

Country Link
CN (1) CN105845597A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755215A (zh) * 2017-11-02 2019-05-14 长鑫存储技术有限公司 半导体封装件及其制造方法
CN109950341A (zh) * 2019-03-28 2019-06-28 苏州协鑫纳米科技有限公司 薄膜太阳能电池组件和检测薄膜太阳能电池组件p2刻断情况的方法
CN111413560A (zh) * 2020-03-10 2020-07-14 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 圆片键合质量可靠性测试结构及可靠性测试方法
CN113053772A (zh) * 2021-03-18 2021-06-29 西安电子科技大学 用于封装后硅通孔叠层芯片的测试结构
CN114167259A (zh) * 2021-12-07 2022-03-11 华东光电集成器件研究所 一种编程测试多连片基板通孔通断的方法
WO2023040193A1 (zh) * 2021-09-14 2023-03-23 长鑫存储技术有限公司 半导体结构、存储器及裂纹测试方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103797570A (zh) * 2011-06-30 2014-05-14 爱德万测试(新加坡)私人有限公司 接触电性连接至位于晶圆的划片线上的测试访问接口的半导体芯片的方法、装置以及系统
CN103926430A (zh) * 2014-04-23 2014-07-16 华进半导体封装先导技术研发中心有限公司 一种硅通孔转接板测试方法
CN104008998A (zh) * 2014-06-10 2014-08-27 山东华芯半导体有限公司 多芯片层叠封装方法
CN104618188A (zh) * 2015-01-31 2015-05-13 上海华岭集成电路技术股份有限公司 基于ieee 1149.1协议的封装过程中的测试方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103797570A (zh) * 2011-06-30 2014-05-14 爱德万测试(新加坡)私人有限公司 接触电性连接至位于晶圆的划片线上的测试访问接口的半导体芯片的方法、装置以及系统
CN103926430A (zh) * 2014-04-23 2014-07-16 华进半导体封装先导技术研发中心有限公司 一种硅通孔转接板测试方法
CN104008998A (zh) * 2014-06-10 2014-08-27 山东华芯半导体有限公司 多芯片层叠封装方法
CN104618188A (zh) * 2015-01-31 2015-05-13 上海华岭集成电路技术股份有限公司 基于ieee 1149.1协议的封装过程中的测试方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755215A (zh) * 2017-11-02 2019-05-14 长鑫存储技术有限公司 半导体封装件及其制造方法
CN109950341A (zh) * 2019-03-28 2019-06-28 苏州协鑫纳米科技有限公司 薄膜太阳能电池组件和检测薄膜太阳能电池组件p2刻断情况的方法
CN111413560A (zh) * 2020-03-10 2020-07-14 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 圆片键合质量可靠性测试结构及可靠性测试方法
CN111413560B (zh) * 2020-03-10 2022-06-10 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 圆片键合质量可靠性测试结构及可靠性测试方法
CN113053772A (zh) * 2021-03-18 2021-06-29 西安电子科技大学 用于封装后硅通孔叠层芯片的测试结构
WO2023040193A1 (zh) * 2021-09-14 2023-03-23 长鑫存储技术有限公司 半导体结构、存储器及裂纹测试方法
CN114167259A (zh) * 2021-12-07 2022-03-11 华东光电集成器件研究所 一种编程测试多连片基板通孔通断的方法

Similar Documents

Publication Publication Date Title
CN105845597A (zh) 用于硅通孔叠层芯片的测试方法
US8664540B2 (en) Interposer testing using dummy connections
US9653427B2 (en) Integrated circuit package with probe pad structure
US8956889B2 (en) Method of testing through silicon VIAS (TSVs) of three dimensional integrated circuit (3DIC)
US8866488B2 (en) Power compensation in 3DIC testing
US11828790B2 (en) Circuit test structure and method of using
US8680882B2 (en) 3D-IC interposer testing structure and method of testing the structure
CN104779238B (zh) 一种晶圆接合质量的检测结构及检测方法
US9678142B2 (en) Two-step interconnect testing of semiconductor dies
US10062668B2 (en) Semiconductor electronic device with improved testing features and corresponding packaging method
KR20130022829A (ko) 칩 적층 반도체 소자의 검사 방법 및 이를 이용한 칩 적층 반도체 소자의 제조 방법
CN102937695A (zh) 一种硅通孔超薄晶圆测试结构及测试方法
US7649375B2 (en) Connector-to-pad printed circuit board translator and method of fabrication
CN104576434A (zh) 一种硅通孔测试方法
JP2008192651A (ja) 半導体素子ユニットとその複合体及び半導体装置とそのモジュール並びにそれらの組立構造とフィルム基板の接続構造
US8802454B1 (en) Methods of manufacturing a semiconductor structure
CN105137317A (zh) 快速测试晶圆电性用的转接板工艺和转接板结构
TW201340283A (zh) 晶圓結構、晶片結構以及堆疊型晶片結構
US9601424B2 (en) Interposer and methods of forming and testing an interposer
CN104851875A (zh) 具有硅通孔的半导体结构及其制作方法和测试方法
KR101320934B1 (ko) 반도체 디바이스 및 그 제작 방법
CN113053772A (zh) 用于封装后硅通孔叠层芯片的测试结构
CN105470239B (zh) 一种用于测试晶圆叠层结构的金属连接性的测试结构
CN103208486A (zh) 多芯片堆栈的封装件及其制法
Aschenbrenner System-in-package solutions with embedded active and passive components

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160810