TW201340283A - 晶圓結構、晶片結構以及堆疊型晶片結構 - Google Patents

晶圓結構、晶片結構以及堆疊型晶片結構 Download PDF

Info

Publication number
TW201340283A
TW201340283A TW101110227A TW101110227A TW201340283A TW 201340283 A TW201340283 A TW 201340283A TW 101110227 A TW101110227 A TW 101110227A TW 101110227 A TW101110227 A TW 101110227A TW 201340283 A TW201340283 A TW 201340283A
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
wafer
wafer structure
back surface
gold
Prior art date
Application number
TW101110227A
Other languages
English (en)
Inventor
An-Hong Liu
shi-fen Huang
Yi-Chang Lee
Hsiang-Ming Huang
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Priority to TW101110227A priority Critical patent/TW201340283A/zh
Priority to CN2012101564337A priority patent/CN103325772A/zh
Publication of TW201340283A publication Critical patent/TW201340283A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

一種晶圓結構，包括一半導體基底、多個矽穿導孔、多個測試接墊及多條重配置導電跡線。半導體基底具有一主動表面、一背表面及多條將半導體基底分隔成多個晶片單元的切割道。穿矽導孔位於晶片單元內且貫穿半導體基底，並使半導體基底的主動表面與背表面相互電性連接。每一穿矽導孔的一第一端與一第二端分別位於半導體基底的主動表面與背表面。測試接墊配置於半導體基底的背表面上且位於切割道內。重配置導電跡線配置於半導體基底的背表面上。重配置導電跡線分別從晶片單元延伸至切割道內，且分別連接穿矽導孔的第二端與測試接墊。

Description

晶圓結構、晶片結構以及堆疊型晶片結構
本發明是有關於一種半導體結構，且特別是有關於一種晶圓結構、晶片結構以及堆疊型晶片結構。
近年來，因應電子產品輕薄短小及多功能的需求，積體電路晶片(integrated circuit chip,IC chip)必須在尺寸縮小的同時亦具備高積體密度。為達到此種需求，3D垂直堆疊結構因應而生。其中，穿矽導孔(Through Silicon Via，TSV)式晶片，因其電性傳輸路徑縮短，又能解決打線方式在空間配置及間距上的限制，更成為近期大家著力研發之技術。
積體電路晶片的電性測試在半導體製程(semiconductor process)的各階段中都是相當重要的。每一個IC晶片在晶圓(wafer)與封裝(package)型態都必須接受測試以確保其電性功能(electrical function)。
穿矽導孔式晶圓或晶片一般是將測試接墊設置於晶片範圍內，並以測試裝置(例如：探針卡式測試裝置)接觸各晶片範圍內的測試接墊，或以探針卡上的探針直接接觸晶圓上的穿矽導孔或外部連接端子(例如：凸塊)，以利用探針探測晶圓上的各個晶片，從而引出晶片之電性訊號，並將此晶片電性訊號資料送往測試裝置作分析與判斷。如此一來，可在封裝步驟之前，事先濾除電性與功能不良的晶片，以避免不良品使封裝良率降低及封裝製造成本提高。
然而，將測試接墊設置於晶片範圍內會縮小穿矽導孔及線路可佈設之空間，對於高積體密度之需求並不利。再者，在測試探針直接接觸凸塊或穿矽導孔以對晶片進行測試的過程中，由於測試探針會重複地接觸凸塊，因此測試後之凸塊或穿矽導孔會被測試探針損傷，嚴重時某些損傷的凸塊或穿矽導孔將無法提供良好的電性可靠度。若欲解決此問題，則通常需要額外的重工(reworking)步驟，如此一來，則相對增加產品的製作成本。此外，由於目前之晶片範圍內之穿矽導孔的分佈密度較高，且穿矽導孔彼此間的間距很小，因此目前一般常用之探針卡的探針間距沒有辦法做到那麼小來對應配置。也就是說，目前常用之探針卡的探針間距與穿矽導孔彼此間的間距無法匹配。
本發明提供一種晶圓結構，其具有多個位於切割道內的測試接墊，可使探針藉由接觸測試接墊來測試凸塊的電性狀態。
本發明提供一種晶片結構，其具有較大的佈線空間。
本發明提供一種堆疊型晶片結構，具有較佳的電性品質。
本發明提出一種晶圓結構，其包括一半導體基底、多個穿矽導孔、多個測試接墊以及多條重配置導電跡線。半導體基底具有一主動表面與一相對於主動表面的背表面以及多條將半導體基底分隔成多個晶片單元的切割道。穿矽導孔位於晶片單元內，且貫穿半導體基底，並使半導體基底之主動表面與背表面相互電性連接。其中，每一穿矽導孔的一第一端位於主動表面，而每一穿矽導孔的一第二端位於背表面。測試接墊配置於半導體基底的背表面上，且位於切割道內。重配置導電跡線配置於半導體基底的背表面上，其中重配置導電跡線分別從晶片單元延伸至切割道內，且重配置導電跡線分別連接穿矽導孔的第二端與測試接墊。
本發明還提出一種晶片結構，其包括一半導體基底、多個穿矽導孔、多個外部連接端子以及多條重配置導電跡線。半導體基底具有一主動表面以及一相對於主動表面的背表面。穿矽導孔分別貫穿半導體基底，並使半導體基底之主動表面與背表面相互電性連接。其中，每一穿矽導孔的一第一端位於主動表面，而每一穿矽導孔的一第二端位於背表面。外部連接端子配置於半導體基底的主動表面上，並分別電性連接穿矽導孔的第一端。重配置導電跡線配置於半導體基底的背表面上，其中重配置導電跡線分別從穿矽導孔的第二端延伸至半導體基底的邊緣。
本發明更提出一種堆疊型晶片結構，其包括上述之多個晶片結構，其中晶片結構彼此垂直堆疊在一起，且一晶片結構的外部連接端子與另一晶片結構的穿矽導孔的第二端電性連接。
基於上述，由於本發明之外部連接端子可依序透過穿矽導孔以及重配置導電跡線與測試接墊電性連接，因此可透過探針與測試接墊直接接觸來測試晶片單元的電性功能。如此一來，可有效避免習知探針直接施壓接觸外部連接端子或穿矽導孔而破壞外部連接端子或穿矽導孔，進而造成後續接合不良的問題。換言之，本發明之設計可有效提升整體晶圓結構的結構可靠度以及外部連接端子的電性可靠度。再者，由於本發明是將測試接墊設置於切割道內，因此此設計不會佔用晶圓結構之晶片單元範圍內之可佈設穿矽導孔及佈線的面積。此外，由於晶片單元範圍內之穿矽導孔的分佈密度較高，且穿矽導孔彼此間的間距很小，因此目前一般常用之探針卡的探針間距沒有辦法做到那麼小來對應配置。然而，本發明是將測試接墊設置於切割道內，因此可將測試接墊彼此間的間距加大，而使得現行使用之探針卡仍可應用於具有穿矽導孔之晶圓結構的測試。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A為本發明之一實施例之一種晶圓結構的局部剖面示意圖。圖1B為圖1A之晶圓結構的局部仰視示意圖。請同時參考圖1A與圖1B，在本實施例中，晶圓結構100a包括一半導體基底110、多個穿矽導孔(Through Silicon Via，TSV)120、多個測試接墊150a以及多條重配置導電跡線160。
詳細來說，半導體基底110具有一主動表面112與一相對於主動表面112的背表面114以及多條將半導體基底110分隔成多個晶片單元C的切割道L，其中半導體基底110的材質例如是矽。穿矽導孔120位於晶片單元C內，且貫穿半導體基底110，並使半導體基底110之主動表面112與背表面114相互電性連接，其中每一穿矽導孔120的一第一端122位於半導體基底110的主動表面112，而每一穿矽導孔120相對於第一端122的一第二端124位於半導體基底110的背表面114。測試接墊150a配置於半導體基底110的背表面114上，且位於切割道L內，其中測試接墊150a呈矩陣排列，且測試接墊150a的形狀例如是正方形，但並不以此為限。更具體來說，測試接墊150a的位置可對應設置於晶片單元C四周的切割道L內，或僅位於晶片單元C的相對兩側邊的切割道L內。重配置導電跡線160配置於半導體基底110的背表面114上，其中重配置導電跡線160分別從晶片單元C延伸至切割道L內，且重配置導電跡線160分別連接穿矽導孔120的第二端124與相應之測試接墊150a。於此，重配置導電跡線160的一端可完全覆蓋穿矽導孔120的第二端124。
此外，本實施例之晶圓結構100a可更包括多個外部連接端子140。外部連接端子140分別配置於半導體基底110的主動表面112上，且外部連接端子140分別電性連接穿矽導孔120的第一端122。於此，外部連接端子140之種類係選自錫球、電鍍凸塊、無電鍍凸塊、結線凸塊、導電聚合物凸塊或金屬複合凸塊，其中等凸塊之材料係選自下列群組：銅、金、銀、銦、鎳/金、鎳/鈀/金、銅/鎳/金、銅/金、鋁及其組合。另外，本實施例之晶圓結構100a可更包括多個接墊130，其中接墊130配置於半導體基底110的主動表面112上且位於晶片單元C內，而接墊130分別覆蓋穿矽導孔120的第一端122，外部連接端子140則分別配置於接墊130上。
在本實施例中，由於外部連接端子140可依序透過接墊130、穿矽導孔120以及重配置導電跡線160與測試接墊150a電性連接，因此可透過一探針N與測試接墊150a直接接觸，來測試晶片單元C的電性功能。如此一來，可有效避免習知探針直接施壓接觸外部連接端子或穿矽導孔而破壞外部連接端子或穿矽導孔，進而造成後續接合不良的問題。換言之，本實施例之設計可有效提升整體晶圓結構100a的結構可靠度以及外部連接端子140的電性可靠度。再者，由於本實施例是將測試接墊150a設置於切割道L內，因此此設計不會佔用晶圓結構100a之各晶片單元C範圍內之可佈設穿矽導孔120及佈線的面積。此外，由於晶片單元C範圍內之穿矽導孔120的分佈密度較高，且穿矽導孔120彼此間的間距很小，因此目前一般常用之探針卡的探針(如圖1A中的探針N)間距沒有辦法做到那麼小來對應配置。然而，本實施例是將測試接墊150a設置於切割道L內，因此可將測試接墊150a彼此間的間距加大，而使得現行使用之探針卡仍可應用於具有穿矽導孔120之晶圓結構100a的測試。另外，由於測試接墊150a是設置於切割道L上，因此可在進行一切割作業而形成多個晶片結構200(請參考圖2A)時，一倂將測試接墊150a移除，而無須再額外增加移除測試接墊150a的製程步驟。
值得一提的是，本發明並不限定測試接墊150a的結構型態及其配置方式。
圖1C為本發明之另一實施例之一種晶圓結構的局部仰視示意圖。本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例，本實施例不再重複贅述。請參考圖1C，本實施例的晶圓結構100b與前述實施例之晶圓結構100a主要的差異是在於：位於切割道L內之測試接墊150b是呈交錯排列，且測試接墊150b的形狀例如是長方形，但並不以此為限。
當以探針N測試晶圓結構100b之晶片單元C的電性功能後，即可透過刀具(未繪示)沿著切割道L對晶圓結構100a(或晶圓結構100b)進行切割作業而分割成多個晶片結構200(請參考圖2A)。
圖2A為本發明之一實施例之一種晶片結構的仰視示意圖。圖2B為圖2A之晶片結構的剖面示意圖。本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例，本實施例不再重複贅述。請同時參考圖2A與圖2B，在本實施例中，晶片結構200包括一半導體基底210、多個穿矽導孔220、多個外部連接端子240以及多條重配置導電跡線260。
詳細來說，半導體基底210具有一主動表面212以及一相對於主動表面212的背表面214。穿矽導孔220貫穿半導體基底210，並使半導體基底210之主動表面212與背表面214相互電性連接，其中每一穿矽導孔220的一第一端222位於半導體基底210的主動表面212，而每一穿矽導孔220相對於第一端222的一第二端224位於半導體基底210的背表面214。外部連接端子240配置於半導體基底210的主動表面212上，並分別電性連接穿矽導孔220的第一端222。於此，外部連接端子240之種類係選自錫球、電鍍凸塊、無電鍍凸塊、結線凸塊、導電聚合物凸塊或金屬複合凸塊，其中凸塊之材料係選自下列群組：銅、金、銀、銦、鎳/金、鎳/鈀/金、銅/鎳/金、銅/金、鋁及其組合。重配置導電跡線260配置於半導體基底210的背表面214上，其中重配置導電跡線260分別從穿矽導孔220的第二端224延伸至半導體基底210的邊緣。此外，本實施例之晶片結構200可更包括多個接墊230，其中接墊230配置於半導體基底210的主動表面212上，且接墊230分別覆蓋穿矽導孔220的第一端222，而外部連接端子240分別配置於接墊230上。
由於本實施例之測試接墊150a是設置於切割道L內，因此在進行切割作業而分割成晶片結構200時，這些測試接墊150a就同時被移除，因此晶片結構200可佈線的範圍內並不會被測試接墊150a所占據。如此一來，可有效利用晶片結構200可佈線的面積來佈設穿矽導孔120與線路。
圖3為本發明之一實施例之一種堆疊型晶片結構的剖面示意圖。本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例，本實施例不再重複贅述。請參考圖3，本實施例是將多個晶片結構300a、300b垂直堆疊，其中晶片結構300a、300b與圖2之晶片結構200實質上相同。
如圖3所示，於堆疊型晶片結構300中，晶片結構300b垂直堆疊於晶片結構300a上，且晶片結構300b的外部連接端子340b與晶片結構300a的穿矽導孔320a的第二端322電性連接。晶片結構300b的外部連接端子340b也可與晶片結構300a的重配置導電跡線360a電性連接，因此更可作錯位式堆疊型晶片結構。其中，晶片結構300b的外部連接端子340b可依序透過接墊330b、穿矽導孔320b與重配置導電跡線360b電性連接，而晶片結構300a的外部連接端子340a可依序透過接墊330a、穿矽導孔320a與重配置導電跡線360a電性連接。如此一來，堆疊型晶片結構300可透過位於半導體基底310a、310b內的穿矽導孔320a、320b來電性導通上下兩晶片結構300a、300a，縮短電性傳輸距離，可具有較佳的電性可靠度。
綜上所述，由於本發明之外部連接端子可依序透過穿矽導孔以及重配置導電跡線與測試接墊電性連接，因此可透過探針與測試接墊直接接觸來測試晶片單元的電性功能。如此一來，可有效避免習知探針直接施壓接觸外部連接端子或穿矽導孔而破壞外部連接端子或穿矽導孔，進而造成後續接合不良的問題。換言之，本發明之設計可提升整體晶圓結構的結構可靠度以及外部連接端子的電性可靠度。再者，由於本發明是將測試接墊設置於切割道內，因此此設計不會佔用晶圓結構之晶片單元範圍內之可佈設穿矽導孔及佈線的面積，且測試接墊可在進行切割作業而形成多個晶片結構時一倂移除，而無須再額外增加移除測試接墊的製程步驟。此外，由於晶片單元範圍內之穿矽導孔的分佈密度較高，且穿矽導孔彼此間的間距很小，因此目前一般常用之探針卡的探針間距沒有辦法做到那麼小來對應配置。然而，本發明是將測試接墊設置於切割道內，因此可將測試接墊彼此間的間距加大，而使得現行使用之探針卡仍可應用於具有穿矽導孔之晶圓結構的測試。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100a、100b．．．晶圓結構
110、210、310a、310b．．．半導體基底
112、212．．．主動表面
114、214．．．背表面
120、220、320a、320b．．．穿矽導孔
122、222．．．第一端
124、224、322．．．第二端
130、230、330a、330b．．．接墊
140、240、340a、340b．．．外部連接端子
150a、150b．．．測試接墊
160、260、360a、360b．．．重配置導電跡線
200、300a、300b．．．晶片結構
300．．．堆疊型晶片結構
C．．．晶片單元
L．．．切割道
N．．．探針
圖1A為本發明之一實施例之一種晶圓結構的局部剖面示意圖。
圖1B為圖1A之晶圓結構的局部仰視示意圖。
圖1C為本發明之另一實施例之一種晶圓結構的局部仰視示意圖。
圖2A為本發明之一實施例之一種晶片結構的仰視示意圖。
圖2B為圖2A之晶片結構的剖面示意圖。
圖3為本發明之一實施例之一種堆疊型晶片結構的剖面示意圖。
100a．．．晶圓結構
110．．．半導體基底
112．．．主動表面
114．．．背表面
120．．．穿矽導孔
122．．．第一端
124．．．第二端
130．．．接墊
140．．．外部連接端子
150a．．．測試接墊
160．．．重配置導電跡線
C．．．晶片單元
L．．．切割道
N．．．探針

Claims (10)

  1. 一種晶圓結構，包括：一半導體基底，具有一主動表面與一相對於該主動表面的背表面以及多條將該半導體基底分隔成多個晶片單元的切割道；多個穿矽導孔，位於該些晶片單元內，且貫穿該半導體基底，並使該半導體基底之該主動表面與該背表面相互電性連接，其中各該穿矽導孔的一第一端位於該主動表面，而各該穿矽導孔的一第二端位於該背表面；多個測試接墊，配置於該半導體基底的該背表面上，且位於該些切割道內；以及多條重配置導電跡線，配置於該半導體基底的該背表面上，其中該些重配置導電跡線分別從該些晶片單元延伸至該些切割道內，且該些重配置導電跡線分別連接該些穿矽導孔的該些第二端與該些測試接墊。
  2. 如申請專利範圍第1項所述之晶圓結構，更包括多個外部連接端子，配置於該半導體基底的該主動表面上，且該些外部連接端子分別電性連接該些穿矽導孔的該些第一端。
  3. 如申請專利範圍第2項所述之晶圓結構，其中該些外部連接端子之種類係選自錫球、電鍍凸塊、無電鍍凸塊、結線凸塊、導電聚合物凸塊或金屬複合凸塊。
  4. 如申請專利範圍第3項所述之晶圓結構，其中該等凸塊之材料係選自下列群組：銅、金、銀、銦、鎳/金、鎳/鈀/金、銅/鎳/金、銅/金、鋁及其組合。
  5. 如申請專利範圍第1項所述之晶圓結構，其中位於該些切割道內之該些測試接墊呈矩陣排列。
  6. 如申請專利範圍第1項所述之晶圓結構，其中位於該些切割道內之該些測試接墊呈交錯排列。
  7. 一種晶片結構，包括：一半導體基底，具有一主動表面以及一相對於該主動表面的背表面；多個穿矽導孔，分別貫穿該半導體基底，並使該半導體基底之該主動表面與該背表面相互電性連接，其中各該穿矽導孔的一第一端位於該主動表面，而各該穿矽導孔的一第二端位於該背表面；多個外部連接端子，配置於該半導體基底的該主動表面上，並分別電性連接該些穿矽導孔的該些第一端；以及多條重配置導電跡線，配置於該半導體基底的該背表面上，其中該些重配置導電跡線分別從該些穿矽導孔的該些第二端延伸至該半導體基底的邊緣。
  8. 如申請專利範圍第7項所述之晶片結構，其中該些外部連接端子之種類係選自錫球、電鍍凸塊、無電鍍凸塊、結線凸塊、導電聚合物凸塊或金屬複合凸塊。
  9. 如申請專利範圍第8項所述之晶片結構，其中該等凸塊之材料係選自下列群組：銅、金、銀、銦、鎳/金、鎳/鈀/金、銅/鎳/金、銅/金、鋁及其組合。
  10. 一種堆疊型晶片結構，包括多個如申請專利範圍第7項所述之晶片結構，其中該些晶片結構彼此垂直堆疊在一起，且一該晶片結構的該些外部連接端子與另一該晶片結構的該些穿矽導孔的該些第二端電性連接。
TW101110227A 2012-03-23 2012-03-23 晶圓結構、晶片結構以及堆疊型晶片結構 TW201340283A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101110227A TW201340283A (zh) 2012-03-23 2012-03-23 晶圓結構、晶片結構以及堆疊型晶片結構
CN2012101564337A CN103325772A (zh) 2012-03-23 2012-05-18 晶圆结构、芯片结构以及堆迭型芯片结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101110227A TW201340283A (zh) 2012-03-23 2012-03-23 晶圓結構、晶片結構以及堆疊型晶片結構

Publications (1)

Publication Number Publication Date
TW201340283A true TW201340283A (zh) 2013-10-01

Family

ID=49194436

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101110227A TW201340283A (zh) 2012-03-23 2012-03-23 晶圓結構、晶片結構以及堆疊型晶片結構

Country Status (2)

Country Link
CN (1) CN103325772A (zh)
TW (1) TW201340283A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106680547A (zh) * 2015-11-10 2017-05-17 上海和辉光电有限公司 一种测试垫布局结构及电性测试方法
US10672674B2 (en) * 2018-06-29 2020-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor device package having testing pads on a topmost die
TWI730765B (zh) * 2020-05-14 2021-06-11 友達光電股份有限公司 畫素陣列基板
CN112018084B (zh) * 2020-09-04 2022-10-25 武汉新芯集成电路制造有限公司 半导体测试结构及半导体器件的失效分析方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW490784B (en) * 2001-05-31 2002-06-11 Chipmos Technologies Inc A semiconductor wafer is disclosed for avoiding scrub mark while testing
JP3737405B2 (ja) * 2001-09-13 2006-01-18 Ｎｅｃマイクロシステム株式会社 チップ製造方法およびシステム、回路基板、回路チップ
CN101114626B (zh) * 2006-07-27 2010-05-12 南茂科技股份有限公司 晶片结构
US20080277659A1 (en) * 2007-05-10 2008-11-13 Shih-Hsun Hsu Test structure for semiconductor chip
CN101533820A (zh) * 2008-03-13 2009-09-16 南茂科技股份有限公司 芯片承载器及其芯片封装结构
CN101950745A (zh) * 2009-07-10 2011-01-19 南茂科技股份有限公司 半导体封装结构及其制造方法
EP2290686A3 (en) * 2009-08-28 2011-04-20 STMicroelectronics S.r.l. Method to perform electrical testing and assembly of electronic devices
TWI401753B (zh) * 2009-12-31 2013-07-11 Advanced Semiconductor Eng 可堆疊式封裝結構之製造方法

Also Published As

Publication number Publication date
CN103325772A (zh) 2013-09-25

Similar Documents

Publication Publication Date Title
US11193953B2 (en) 3D chip testing through micro-C4 interface
KR102570582B1 (ko) 반도체 패키지 및 그 제조 방법
US11585831B2 (en) Test probing structure
US9653427B2 (en) Integrated circuit package with probe pad structure
US8421073B2 (en) Test structures for through silicon vias (TSVs) of three dimensional integrated circuit (3DIC)
US8664540B2 (en) Interposer testing using dummy connections
CN102937695B (zh) 一种硅通孔超薄晶圆测试结构及测试方法
CN108140615B (zh) 使能对用于半导体封装的硅桥的在线测试的保护环设计
US10586780B2 (en) Semiconductor device modules including a die electrically connected to posts and related methods
TW201340283A (zh) 晶圓結構、晶片結構以及堆疊型晶片結構
US12040281B2 (en) Semiconductor package structure comprising rigid-flexible substrate and manufacturing method thereof
US20150084202A1 (en) Die edge side connection
CN107437540A (zh) 具有堆叠电子芯片的电子设备
KR101123802B1 (ko) 반도체 칩
JP3627238B2 (ja) 半導体装置およびその製造方法
KR101320934B1 (ko) 반도체 디바이스 및 그 제작 방법
US20030234660A1 (en) Direct landing technology for wafer probe
TW201307860A (zh) 雙面導通晶片之即測接合方法
TWI487922B (zh) 半導體元件用之測試設備及半導體元件之測試方法
JP5658623B2 (ja) 半導体チップ及びその製造方法、並びに半導体パッケージ