JP3737405B2 - チップ製造方法およびシステム、回路基板、回路チップ - Google Patents
チップ製造方法およびシステム、回路基板、回路チップ Download PDFInfo
- Publication number
- JP3737405B2 JP3737405B2 JP2001277877A JP2001277877A JP3737405B2 JP 3737405 B2 JP3737405 B2 JP 3737405B2 JP 2001277877 A JP2001277877 A JP 2001277877A JP 2001277877 A JP2001277877 A JP 2001277877A JP 3737405 B2 JP3737405 B2 JP 3737405B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- test
- circuit board
- dividing line
- test pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、回路基板から回路チップを製造するチップ製造方法およびシステム、そのチップ製造方法に利用される回路基板、そのチップ製造方法で製造された回路チップ、に関する。
【０００２】
【従来の技術】
現在、各種の電子機器に集積回路の回路チップが使用されており、その回路チップを製造する手法やテストする手法にも各種が存在する。一般的なチップ製造方法では、回路基板であるシリコンウェハの表面に、多数の矩形の集積回路をスクライブラインを介して配列された状態に形成し、そのシリコンウェハをスクライビングやダイシングによりスクライブラインで分断して集積回路ごとに多数の回路チップを形成する。
【０００３】
このように回路チップを製造する場合、集積回路に回路テストを実行するためにテスト配線とテストパッドとを形成することもある。その場合、集積回路を形成するときに各部にテスト配線でテストパッドを接続しておき、例えば、シリコンウェハを分断して回路チップを形成してから、そのテストパッドにテスタ装置を接続して集積回路を回路テストする。
【０００４】
また、シリコンウェハに形成された集積回路のテストパッドにテスタ装置を接続して回路テストを実行し、この回路テストが完了してからシリコンウェハを分断して回路チップを形成する手法もある。このように集積回路を回路テストしてからシリコンウェハを分断する手法では、シリコンウェハを分断した回路チップの状態ではテストパッドは無用である。
【０００５】
一方、シリコンウェハをスクライブラインでダイシングなどにより分断する場合、そのスクライブラインには所定の横幅が必要となる。そこで、このスクライブラインをスクライブ領域としてテストパッドを配置することで、回路チップにテストパッドが残存しないようにした技術が、特公平０７−１２０６９６号公報、特公平０８−０３０８２０号公報、特公平０８−００８２８８号公報、特許第００３０９３２１６号、等に開示されている。
【０００６】
このような回路チップでは、シリコンウェハの分断に利用されるスクライブ領域にテストパッドが位置しているので、分断された回路チップにはテストパッドが存在しない。このため、回路チップを小型化することができ、悪意のユーザがテストパッドから集積回路に不正にアクセスすることも防止できる。
【０００７】
【発明が解決しようとする課題】
しかし、近年はスクライビングやダイシングの精度が向上するとともにスクライブラインが幅狭となっており、そこをスクライブ領域としてテストパッドを配置することが困難となっている。
【０００８】
また、前述のように集積回路を回路テストしてからシリコンウェハを分断する手法では、スクライブ領域にテストパッドを配置することが可能であるが、シリコンウェハを分断してから集積回路を回路テストする手法では、スクライブ領域にテストパッドを配置することができない。
【０００９】
本発明は上述のような課題に鑑みてなされたものであり、高精度で幅狭のスクライブラインでシリコンウェハを分断してから集積回路を回路テストする手法でも、回路チップへの不正なアクセスを防止することができるチップ製造方法およびシステム、そのチップ製造方法に利用される回路基板、そのチップ製造方法で製造された回路チップ、を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の第一のチップ製造方法は、従来と同様に少なくとも一個のテストパッドがテスト配線で結線されている多数の略矩形状の集積回路を回路基板の表面に分断ラインを介して配列された状態に形成し、回路基板を分断ラインで集積回路ごとに分断して多数の回路チップを形成し、その回路チップのテストパッドから集積回路に回路テストを実行する。
【００１１】
ただし、回路基板の表面に配列されて形成される略矩形状の集積回路の四辺の少なくとも一つの位置に第一第二分断ラインを並列に設定し、これら第一第二分断ラインに挟まれた基板領域である間隙に前記テストパッドと前記テストパッドに接続された前記テスト配線のみを位置させる。回路基板を外側に位置する第一分断ラインで分断してから回路テストを実行し、この回路テストを実行してから第二分断ラインで回路チップからテストパッドとテストパッドに接続されたテスト配線が位置する部分を切除する。このため、回路基板から回路チップが個々に分断されたときには、集積回路にテスト配線で結線されたテストパッドが存在するが、回路テストが完了して出荷されるときには、集積回路にテスト配線で結線されたテストパッドは存在しない。
【００１２】
本発明の第二のチップ製造方法では、回路テストを実行する回路チップの集積回路は外側に位置する第一分断ラインで回路基板から分断し、回路テストを実行しない回路チップの集積回路は内側に位置する第二分断ラインで回路基板から分断する。このため、出荷することなく回路テストを実行する回路チップと回路テストを実行することなく出荷する回路チップとを並列に製造する場合、回路テストが実行される回路チップにはテストパッドが存在するが、出荷される回路チップにはテスト配線で結線されたテストパッドは存在しない。
【００１３】
本発明の第三のチップ製造方法では、従来と同様に回路基板に形成された多数の集積回路の少なくとも一部にテストパッドから回路テストを実行し、この回路テストが完了してから回路基板を分断ラインで集積回路ごとに分断して多数の回路チップを形成するが、回路テストが完了してから回路基板を少なくとも内側に位置する第二分断ラインで分断する。このため、回路テストが実行される時点では、集積回路にテスト配線で結線されたテストパッドが存在するが、回路テストが完了して出荷されるときには、集積回路にテスト配線で結線されたテストパッドは存在しない。
【００１４】
また、本発明の他の形態としては、テストパッドが第一第二分断ラインの間隙に位置しており、第二分断ラインより内側に位置する集積回路と外側に位置するテストパッドとをテスト配線が結線していることにより、
回路チップから第二分断ラインより外側の部分が切除されると、回路チップにテストパッドが存在しない状態となる。
【００１６】
なお、本発明で云う各種手段は、その機能を実現するように形成されていれば良く、例えば、専用のハードウェア、適正な機能がプログラムにより付与されたコンピュータ、適正なプログラムによりコンピュータの内部に実現された機能、これらの組み合わせ、等を許容する。また、本発明で云う各種手段は、個々に独立した存在である必要もなく、ある手段が他の手段の一部であることや、ある手段の一部と他の手段の一部とが重複していることなども許容する。
【００１７】
【発明の実施の形態】
本発明の実施の一形態を図面を参照して以下に説明する。まず、本形態のチップ製造システム(図示せず)は、ハードウェアの構成は従来と同一であり、回路形成手段、基板分断手段、回路テスト手段、を具備しているが、これらの手段の動作内容が従来とは相違している。
【００１８】
回路形成手段は、ウェハ搬入機構やスパッタリング装置やＣＶＤ(Chemical Vapor Deposition)装置などからなり、図１(ａ)に示すように、回路基板であるシリコンウェハ１００の表面に矩形の多数の集積回路１０１を形成する。これら多数の集積回路１０１は分断ラインであるスクライブライン１０２〜１０４を介して配列された状態に形成されるが、集積回路１０１の図中右側には第一第二スクライブライン１０３，１０４が並列に設定される。
【００１９】
そして、多数の集積回路１０１は、所定部分に複数のテスト配線１０５で複数のテストパッド１０６が個々に結線された状態に各々形成されるが、これらのテストパッド１０６は第一第二スクライブライン１０３，１０４の間隙に形成され、テスト配線１０５は第一スクライブライン１０３を通過した状態に形成される。
【００２０】
基板分断手段は、ウェハ搬送機構やスクライビング装置やダイシング装置などからなり、上述の回路形成手段で集積回路１０１が形成されたシリコンウェハ１００を、後述する回路テストの実行以前に、同図(ｂ)に示すように、前後方向にはスクライブライン１０２で分断するとともに左右方向には外側に位置する第一スクライブライン１０３で分断して製造過程の回路チップ１１０を形成する。
【００２１】
回路テスト手段は、回路テスト装置やウェハ分別機構などからなり、上述の基板分断手段により形成された製造過程の回路チップ１１０に対し、テスト端子をテストパッド１０６に導通させて集積回路１０１に各種の回路テストを実行する。
【００２２】
この回路テストの実行以後には、前述の基板分断手段は、同図(ｃ)に示すように、回路チップ１１０を第二スクライブライン１０４で分断することにより、テストパッド１０６とテスト配線１０５の一部とが位置する部分を切除して回路チップ１１０を完成させる。
【００２３】
このように完成される本形態の回路チップ１１０は、分断されたシリコンウェハ１００の表面に集積回路１０１が形成されており、この集積回路１０１の各部にテスト配線１０５が結線されているが、このテスト配線１０５が第二スクライブライン１０４の位置で分断されている構造となる。
【００２４】
上述のような構成において、図２に示すように、本形態のチップ製造システムによるチップ製造方法では、シリコンウェハ１００の表面に矩形の多数の集積回路１０１がスクライブライン１０２〜１０４を介して形成されるが、図１(ａ)に示すように、集積回路１０１の図中右側には第一第二スクライブライン１０３，１０４が並列に設定される。
【００２５】
このとき、多数の集積回路１０１は、所定部分に複数のテスト配線１０５で複数のテストパッド１０６が個々に結線された状態に各々形成されるが、これらのテストパッド１０６は第一第二スクライブライン１０３，１０４の間隙に形成され、テスト配線１０５は第一スクライブライン１０３を通過した状態に形成される。
【００２６】
このような回路形成が完了すると、シリコンウェハ１００は前後方向にスクライブライン１０２で分断されるとともに左右方向に第一スクライブライン１０３で分断されるので、これで集積回路１０１ごとに製造過程の回路チップ１１０が形成される。
【００２７】
このように形成された回路チップ１１０では、同図(ｂ)に示すように、集積回路１０１の右側に第二スクライブライン１０４を介して複数のテストパッド１０６が位置しており、これらのテストパッド１０６の各々が第二スクライブライン１０４を通過した複数のテスト配線１０５で集積回路１０１の各部に個々に接続されているので、この集積回路１０１にテストパッド１０６から回路テストが実行される。
【００２８】
この回路テストで良品と判定された回路チップ１１０は、第二スクライブライン１０４で分断されるので、同図(ｃ)に示すように、これでテストパッド１０６とテスト配線１０５の一部とが位置する部分が切除される。このように完成された回路チップ１１０は、例えば、各部にリード端子がボンディング接続されてから樹脂パッケージに封入され、実装部品として電子機器に使用される。
【００２９】
本形態の回路チップ１１０は、上述のように製造されることにより、同図(ｂ)に示すように、集積回路１０１ごとに分断された状態では専用のテストパッド１０６を具備しているので、そのテストパッド１０６から集積回路１０１に回路テストを容易に実行することができる。
【００３０】
しかし、製品として出荷される完成状態では、同図(ｃ)に示すように、集積回路１０１の各部にテスト配線１０５が結線されているが、このテスト配線１０５が第二スクライブライン１０４の位置で分断されている状態となるので、悪意のユーザがテストパッド１０６から集積回路１０１に不正にアクセスすることを良好に防止できる。
【００３１】
しかも、本形態のチップ製造方法では、集積回路１０１の一方に第一第二スクライブライン１０３，１０４を並列に設定して間隙にテストパッド１０６を配置しているので、特公平０７−１２０６９６号公報、特公平０８−０３０８２０号公報、特公平０８−００８２８８号公報、特許第００３０９３２１６号、等に開示されている従来技術とは相違して、回路チップ１１０を分断した状態で回路テストを実行することができ、第一第二スクライブライン１０３，１０４が高精度で幅狭でも完成した回路チップ１１０からテストパッド１０６を排除することができる。
【００３２】
なお、本発明は上記形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形を許容する。例えば、上記形態ではシリコンウェハ１００から分断した回路チップ１１０の全部を回路テストしてから出荷することを例示したが、一部のみ回路テストして全部を出荷することも可能である。
【００３３】
また、回路テストする一部と出荷する一部とを分別することや、あるシリコンウェハ１００の回路チップ１１０は出荷することなく回路テストし、あるシリコンウェハ１００の回路チップ１１０は回路テストすることなく出荷するようなことも可能である。
【００３４】
ただし、これらの場合には、出荷しない回路チップ１１０にはテストパッド１０６が残存しても問題ないので、図１(ｂ)の状態のまま第二スクライブライン１０４での分断を省略することが可能であり、図３に示すように、出荷する回路チップ１１１では最初からテストパッド１０６が無用なので、第一スクライブライン１０３での分断を省略することが可能である。
【００３５】
さらに、上記形態では回路チップ１１０をシリコンウェハ１００から分断してから集積回路１０１を回路テストすることを例示したが、例えば、シリコンウェハ１００に形成された状態で集積回路１０１を回路テストすることも可能である。この場合は集積回路１０１の回路テストが完了してからシリコンウェハ１００を分断するので、同図に示すように、第一スクライブライン１０３での分断を省略して回路チップ１１１を形成することが可能である。
【００３６】
また、上記形態ではシリコンウェハ１００の表面に九個の集積回路１０１を三行三列に配列した状態を例示したが、当然ながら集積回路１０１の個数や配列は所望により各種に設定することが可能である。同様に、上記形態ではテスト配線１０５およびテストパッド１０６が集積回路１０１ごとに三個ずつ形成されていることを例示したが、これらの個数も各種に設定することが可能である。
【００３７】
さらに、上記形態では矩形の集積回路１０１の一方のみに第一第二スクライブライン１０３，１０４を並列に設定することを例示したが、図４に示すように、集積回路１０１の二方に第一第二スクライブライン１０３，１０４を並列に設定した回路チップ１１２も実施可能である。
【００３８】
また、上記形態では第一第二スクライブライン１０３，１０４の間隙にテストパッド１０６を配置することを例示したが、図５に示すように、テストパッド１０６は集積回路１０１の位置に配置してテスト配線１０５のみ第一第二スクライブライン１０３，１０４の間隙に形成した回路チップ１１３も実施可能である。
【００３９】
前述の回路チップ１１０では、テストパッド１０６が位置する第一第二スクライブライン１０３，１０４の間隙に所定の横幅が必要なのでシリコンウェハ１００の廃棄部分が増加するが、完成した状態では集積回路１０１にテストパッド１０６が位置しないので小型化が可能である。
【００４０】
一方、回路チップ１１３では、完成した状態では集積回路１０１にテストパッド１０６が位置するので大型化するが、テスト配線１０５しか位置しない第一第二スクライブライン１０３，１０４の間隙を縮小してシリコンウェハ１００の廃棄部分を削減することができる。
【００４１】
つまり、上述した回路チップ１１０，１１３は相互に一長一短を有するので、各種条件を考慮して最適な一方を選択することが好適である。例えば、集積回路１０１にテストパッド１０６を配置できるデッドスペースが存在する場合には、回路チップ１１３を大型化することなくシリコンウェハ１００の廃棄部分を削減することが可能である。
【００４２】
また、図６に示すように、テスト配線１０５を第一第二スクライブライン１０３，１０４の間隙に形成してテストパッド１０６を第二スクライブライン１０４の位置に形成した回路チップ１１４も実施可能である。この場合、前述した回路チップ１１０よりも第一第二スクライブライン１０３，１０４の間隙を縮小することができ、回路チップ１１３よりも集積回路１０１の面積を削減することができる。
【００４３】
【発明の効果】
本発明の第一のチップ製造方法では、回路基板の表面に配列されて形成される略矩形状の集積回路の四辺の少なくとも一つの位置に第一第二分断ラインを並列に設定し、これら第一第二分断ラインに挟まれた基板領域である間隙に前記テストパッドと前記テストパッドに接続された前記テスト配線のみを位置させ、回路基板を外側に位置する第一分断ラインで分断してから回路テストを実行し、この回路テストを実行してから第二分断ラインで回路チップからテストパッドとテストパッドに接続されたテスト配線が位置する部分を切除することにより、回路基板から回路チップが個々に分断されたときには集積回路にテスト配線で結線されたテストパッドが存在するので、テストパッドから集積回路を簡単かつ良好に回路テストすることができ、回路テストが完了して出荷されるときには集積回路にテスト配線で結線されたテストパッドが存在しないので、テストパッドから集積回路に不正なアクセスが発生することを確実に防止できる。
【００４４】
本発明の第二のチップ製造方法では、回路テストを実行する回路チップの集積回路は外側に位置する第一分断ラインで回路基板から分断し、回路テストを実行しない回路チップの集積回路は内側に位置する第二分断ラインで回路基板から分断することにより、
出荷されることなく回路テストが実行される回路チップにはテストパッドが存在するので、テストパッドから集積回路を簡単かつ良好に回路テストすることができ、回路テストが実行されることなく出荷される回路チップにはテスト配線で結線されたテストパッドが存在しないので、テストパッドから集積回路に不正なアクセスが発生することを確実に防止できる。
【００４５】
本発明の第三のチップ製造方法では、回路テストが完了してから回路基板を少なくとも内側に位置する第二分断ラインで分断することにより、
回路テストが実行される時点では、集積回路にテスト配線で結線されたテストパッドが存在するので、テストパッドから集積回路を簡単かつ良好に回路テストすることができ、回路テストが完了して出荷されるときには集積回路にテスト配線で結線されたテストパッドが存在しないので、テストパッドから集積回路に不正なアクセスが発生することを確実に防止できる。
【００４６】
また、本発明の他の形態としては、テストパッドが第一第二分断ラインの間隙に位置しており、第二分断ラインより内側に位置する集積回路と外側に位置するテストパッドとをテスト配線が結線していることにより、
回路チップから第二分断ラインより外側の部分が切除されると、回路チップにテストパッドが存在しない状態となるので、不正なアクセスを確実に防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態のチップ製造方法を示す工程図である。
【図２】チップ製造方法を示す模式的なフローチャートである。
【図３】回路チップの第一の変形例を示す平面図である。
【図４】第二の変形例を示す平面図である。
【図５】第三の変形例を示す平面図である。
【図６】第四の変形例を示す平面図である。
【符号の説明】
１００ 回路基板であるシリコンウェハ
１０１ 集積回路
１０２ スクライブライン
１０３ 第一スクライブライン
１０４ 第二スクライブライン
１０５ テスト配線
１０６ テストパッド
１１０〜１１４ 回路チップ
【発明の属する技術分野】
本発明は、回路基板から回路チップを製造するチップ製造方法およびシステム、そのチップ製造方法に利用される回路基板、そのチップ製造方法で製造された回路チップ、に関する。
【０００２】
【従来の技術】
現在、各種の電子機器に集積回路の回路チップが使用されており、その回路チップを製造する手法やテストする手法にも各種が存在する。一般的なチップ製造方法では、回路基板であるシリコンウェハの表面に、多数の矩形の集積回路をスクライブラインを介して配列された状態に形成し、そのシリコンウェハをスクライビングやダイシングによりスクライブラインで分断して集積回路ごとに多数の回路チップを形成する。
【０００３】
このように回路チップを製造する場合、集積回路に回路テストを実行するためにテスト配線とテストパッドとを形成することもある。その場合、集積回路を形成するときに各部にテスト配線でテストパッドを接続しておき、例えば、シリコンウェハを分断して回路チップを形成してから、そのテストパッドにテスタ装置を接続して集積回路を回路テストする。
【０００４】
また、シリコンウェハに形成された集積回路のテストパッドにテスタ装置を接続して回路テストを実行し、この回路テストが完了してからシリコンウェハを分断して回路チップを形成する手法もある。このように集積回路を回路テストしてからシリコンウェハを分断する手法では、シリコンウェハを分断した回路チップの状態ではテストパッドは無用である。
【０００５】
一方、シリコンウェハをスクライブラインでダイシングなどにより分断する場合、そのスクライブラインには所定の横幅が必要となる。そこで、このスクライブラインをスクライブ領域としてテストパッドを配置することで、回路チップにテストパッドが残存しないようにした技術が、特公平０７−１２０６９６号公報、特公平０８−０３０８２０号公報、特公平０８−００８２８８号公報、特許第００３０９３２１６号、等に開示されている。
【０００６】
このような回路チップでは、シリコンウェハの分断に利用されるスクライブ領域にテストパッドが位置しているので、分断された回路チップにはテストパッドが存在しない。このため、回路チップを小型化することができ、悪意のユーザがテストパッドから集積回路に不正にアクセスすることも防止できる。
【０００７】
【発明が解決しようとする課題】
しかし、近年はスクライビングやダイシングの精度が向上するとともにスクライブラインが幅狭となっており、そこをスクライブ領域としてテストパッドを配置することが困難となっている。
【０００８】
また、前述のように集積回路を回路テストしてからシリコンウェハを分断する手法では、スクライブ領域にテストパッドを配置することが可能であるが、シリコンウェハを分断してから集積回路を回路テストする手法では、スクライブ領域にテストパッドを配置することができない。
【０００９】
本発明は上述のような課題に鑑みてなされたものであり、高精度で幅狭のスクライブラインでシリコンウェハを分断してから集積回路を回路テストする手法でも、回路チップへの不正なアクセスを防止することができるチップ製造方法およびシステム、そのチップ製造方法に利用される回路基板、そのチップ製造方法で製造された回路チップ、を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の第一のチップ製造方法は、従来と同様に少なくとも一個のテストパッドがテスト配線で結線されている多数の略矩形状の集積回路を回路基板の表面に分断ラインを介して配列された状態に形成し、回路基板を分断ラインで集積回路ごとに分断して多数の回路チップを形成し、その回路チップのテストパッドから集積回路に回路テストを実行する。
【００１１】
ただし、回路基板の表面に配列されて形成される略矩形状の集積回路の四辺の少なくとも一つの位置に第一第二分断ラインを並列に設定し、これら第一第二分断ラインに挟まれた基板領域である間隙に前記テストパッドと前記テストパッドに接続された前記テスト配線のみを位置させる。回路基板を外側に位置する第一分断ラインで分断してから回路テストを実行し、この回路テストを実行してから第二分断ラインで回路チップからテストパッドとテストパッドに接続されたテスト配線が位置する部分を切除する。このため、回路基板から回路チップが個々に分断されたときには、集積回路にテスト配線で結線されたテストパッドが存在するが、回路テストが完了して出荷されるときには、集積回路にテスト配線で結線されたテストパッドは存在しない。
【００１２】
本発明の第二のチップ製造方法では、回路テストを実行する回路チップの集積回路は外側に位置する第一分断ラインで回路基板から分断し、回路テストを実行しない回路チップの集積回路は内側に位置する第二分断ラインで回路基板から分断する。このため、出荷することなく回路テストを実行する回路チップと回路テストを実行することなく出荷する回路チップとを並列に製造する場合、回路テストが実行される回路チップにはテストパッドが存在するが、出荷される回路チップにはテスト配線で結線されたテストパッドは存在しない。
【００１３】
本発明の第三のチップ製造方法では、従来と同様に回路基板に形成された多数の集積回路の少なくとも一部にテストパッドから回路テストを実行し、この回路テストが完了してから回路基板を分断ラインで集積回路ごとに分断して多数の回路チップを形成するが、回路テストが完了してから回路基板を少なくとも内側に位置する第二分断ラインで分断する。このため、回路テストが実行される時点では、集積回路にテスト配線で結線されたテストパッドが存在するが、回路テストが完了して出荷されるときには、集積回路にテスト配線で結線されたテストパッドは存在しない。
【００１４】
また、本発明の他の形態としては、テストパッドが第一第二分断ラインの間隙に位置しており、第二分断ラインより内側に位置する集積回路と外側に位置するテストパッドとをテスト配線が結線していることにより、
回路チップから第二分断ラインより外側の部分が切除されると、回路チップにテストパッドが存在しない状態となる。
【００１６】
なお、本発明で云う各種手段は、その機能を実現するように形成されていれば良く、例えば、専用のハードウェア、適正な機能がプログラムにより付与されたコンピュータ、適正なプログラムによりコンピュータの内部に実現された機能、これらの組み合わせ、等を許容する。また、本発明で云う各種手段は、個々に独立した存在である必要もなく、ある手段が他の手段の一部であることや、ある手段の一部と他の手段の一部とが重複していることなども許容する。
【００１７】
【発明の実施の形態】
本発明の実施の一形態を図面を参照して以下に説明する。まず、本形態のチップ製造システム(図示せず)は、ハードウェアの構成は従来と同一であり、回路形成手段、基板分断手段、回路テスト手段、を具備しているが、これらの手段の動作内容が従来とは相違している。
【００１８】
回路形成手段は、ウェハ搬入機構やスパッタリング装置やＣＶＤ(Chemical Vapor Deposition)装置などからなり、図１(ａ)に示すように、回路基板であるシリコンウェハ１００の表面に矩形の多数の集積回路１０１を形成する。これら多数の集積回路１０１は分断ラインであるスクライブライン１０２〜１０４を介して配列された状態に形成されるが、集積回路１０１の図中右側には第一第二スクライブライン１０３，１０４が並列に設定される。
【００１９】
そして、多数の集積回路１０１は、所定部分に複数のテスト配線１０５で複数のテストパッド１０６が個々に結線された状態に各々形成されるが、これらのテストパッド１０６は第一第二スクライブライン１０３，１０４の間隙に形成され、テスト配線１０５は第一スクライブライン１０３を通過した状態に形成される。
【００２０】
基板分断手段は、ウェハ搬送機構やスクライビング装置やダイシング装置などからなり、上述の回路形成手段で集積回路１０１が形成されたシリコンウェハ１００を、後述する回路テストの実行以前に、同図(ｂ)に示すように、前後方向にはスクライブライン１０２で分断するとともに左右方向には外側に位置する第一スクライブライン１０３で分断して製造過程の回路チップ１１０を形成する。
【００２１】
回路テスト手段は、回路テスト装置やウェハ分別機構などからなり、上述の基板分断手段により形成された製造過程の回路チップ１１０に対し、テスト端子をテストパッド１０６に導通させて集積回路１０１に各種の回路テストを実行する。
【００２２】
この回路テストの実行以後には、前述の基板分断手段は、同図(ｃ)に示すように、回路チップ１１０を第二スクライブライン１０４で分断することにより、テストパッド１０６とテスト配線１０５の一部とが位置する部分を切除して回路チップ１１０を完成させる。
【００２３】
このように完成される本形態の回路チップ１１０は、分断されたシリコンウェハ１００の表面に集積回路１０１が形成されており、この集積回路１０１の各部にテスト配線１０５が結線されているが、このテスト配線１０５が第二スクライブライン１０４の位置で分断されている構造となる。
【００２４】
上述のような構成において、図２に示すように、本形態のチップ製造システムによるチップ製造方法では、シリコンウェハ１００の表面に矩形の多数の集積回路１０１がスクライブライン１０２〜１０４を介して形成されるが、図１(ａ)に示すように、集積回路１０１の図中右側には第一第二スクライブライン１０３，１０４が並列に設定される。
【００２５】
このとき、多数の集積回路１０１は、所定部分に複数のテスト配線１０５で複数のテストパッド１０６が個々に結線された状態に各々形成されるが、これらのテストパッド１０６は第一第二スクライブライン１０３，１０４の間隙に形成され、テスト配線１０５は第一スクライブライン１０３を通過した状態に形成される。
【００２６】
このような回路形成が完了すると、シリコンウェハ１００は前後方向にスクライブライン１０２で分断されるとともに左右方向に第一スクライブライン１０３で分断されるので、これで集積回路１０１ごとに製造過程の回路チップ１１０が形成される。
【００２７】
このように形成された回路チップ１１０では、同図(ｂ)に示すように、集積回路１０１の右側に第二スクライブライン１０４を介して複数のテストパッド１０６が位置しており、これらのテストパッド１０６の各々が第二スクライブライン１０４を通過した複数のテスト配線１０５で集積回路１０１の各部に個々に接続されているので、この集積回路１０１にテストパッド１０６から回路テストが実行される。
【００２８】
この回路テストで良品と判定された回路チップ１１０は、第二スクライブライン１０４で分断されるので、同図(ｃ)に示すように、これでテストパッド１０６とテスト配線１０５の一部とが位置する部分が切除される。このように完成された回路チップ１１０は、例えば、各部にリード端子がボンディング接続されてから樹脂パッケージに封入され、実装部品として電子機器に使用される。
【００２９】
本形態の回路チップ１１０は、上述のように製造されることにより、同図(ｂ)に示すように、集積回路１０１ごとに分断された状態では専用のテストパッド１０６を具備しているので、そのテストパッド１０６から集積回路１０１に回路テストを容易に実行することができる。
【００３０】
しかし、製品として出荷される完成状態では、同図(ｃ)に示すように、集積回路１０１の各部にテスト配線１０５が結線されているが、このテスト配線１０５が第二スクライブライン１０４の位置で分断されている状態となるので、悪意のユーザがテストパッド１０６から集積回路１０１に不正にアクセスすることを良好に防止できる。
【００３１】
しかも、本形態のチップ製造方法では、集積回路１０１の一方に第一第二スクライブライン１０３，１０４を並列に設定して間隙にテストパッド１０６を配置しているので、特公平０７−１２０６９６号公報、特公平０８−０３０８２０号公報、特公平０８−００８２８８号公報、特許第００３０９３２１６号、等に開示されている従来技術とは相違して、回路チップ１１０を分断した状態で回路テストを実行することができ、第一第二スクライブライン１０３，１０４が高精度で幅狭でも完成した回路チップ１１０からテストパッド１０６を排除することができる。
【００３２】
なお、本発明は上記形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形を許容する。例えば、上記形態ではシリコンウェハ１００から分断した回路チップ１１０の全部を回路テストしてから出荷することを例示したが、一部のみ回路テストして全部を出荷することも可能である。
【００３３】
また、回路テストする一部と出荷する一部とを分別することや、あるシリコンウェハ１００の回路チップ１１０は出荷することなく回路テストし、あるシリコンウェハ１００の回路チップ１１０は回路テストすることなく出荷するようなことも可能である。
【００３４】
ただし、これらの場合には、出荷しない回路チップ１１０にはテストパッド１０６が残存しても問題ないので、図１(ｂ)の状態のまま第二スクライブライン１０４での分断を省略することが可能であり、図３に示すように、出荷する回路チップ１１１では最初からテストパッド１０６が無用なので、第一スクライブライン１０３での分断を省略することが可能である。
【００３５】
さらに、上記形態では回路チップ１１０をシリコンウェハ１００から分断してから集積回路１０１を回路テストすることを例示したが、例えば、シリコンウェハ１００に形成された状態で集積回路１０１を回路テストすることも可能である。この場合は集積回路１０１の回路テストが完了してからシリコンウェハ１００を分断するので、同図に示すように、第一スクライブライン１０３での分断を省略して回路チップ１１１を形成することが可能である。
【００３６】
また、上記形態ではシリコンウェハ１００の表面に九個の集積回路１０１を三行三列に配列した状態を例示したが、当然ながら集積回路１０１の個数や配列は所望により各種に設定することが可能である。同様に、上記形態ではテスト配線１０５およびテストパッド１０６が集積回路１０１ごとに三個ずつ形成されていることを例示したが、これらの個数も各種に設定することが可能である。
【００３７】
さらに、上記形態では矩形の集積回路１０１の一方のみに第一第二スクライブライン１０３，１０４を並列に設定することを例示したが、図４に示すように、集積回路１０１の二方に第一第二スクライブライン１０３，１０４を並列に設定した回路チップ１１２も実施可能である。
【００３８】
また、上記形態では第一第二スクライブライン１０３，１０４の間隙にテストパッド１０６を配置することを例示したが、図５に示すように、テストパッド１０６は集積回路１０１の位置に配置してテスト配線１０５のみ第一第二スクライブライン１０３，１０４の間隙に形成した回路チップ１１３も実施可能である。
【００３９】
前述の回路チップ１１０では、テストパッド１０６が位置する第一第二スクライブライン１０３，１０４の間隙に所定の横幅が必要なのでシリコンウェハ１００の廃棄部分が増加するが、完成した状態では集積回路１０１にテストパッド１０６が位置しないので小型化が可能である。
【００４０】
一方、回路チップ１１３では、完成した状態では集積回路１０１にテストパッド１０６が位置するので大型化するが、テスト配線１０５しか位置しない第一第二スクライブライン１０３，１０４の間隙を縮小してシリコンウェハ１００の廃棄部分を削減することができる。
【００４１】
つまり、上述した回路チップ１１０，１１３は相互に一長一短を有するので、各種条件を考慮して最適な一方を選択することが好適である。例えば、集積回路１０１にテストパッド１０６を配置できるデッドスペースが存在する場合には、回路チップ１１３を大型化することなくシリコンウェハ１００の廃棄部分を削減することが可能である。
【００４２】
また、図６に示すように、テスト配線１０５を第一第二スクライブライン１０３，１０４の間隙に形成してテストパッド１０６を第二スクライブライン１０４の位置に形成した回路チップ１１４も実施可能である。この場合、前述した回路チップ１１０よりも第一第二スクライブライン１０３，１０４の間隙を縮小することができ、回路チップ１１３よりも集積回路１０１の面積を削減することができる。
【００４３】
【発明の効果】
本発明の第一のチップ製造方法では、回路基板の表面に配列されて形成される略矩形状の集積回路の四辺の少なくとも一つの位置に第一第二分断ラインを並列に設定し、これら第一第二分断ラインに挟まれた基板領域である間隙に前記テストパッドと前記テストパッドに接続された前記テスト配線のみを位置させ、回路基板を外側に位置する第一分断ラインで分断してから回路テストを実行し、この回路テストを実行してから第二分断ラインで回路チップからテストパッドとテストパッドに接続されたテスト配線が位置する部分を切除することにより、回路基板から回路チップが個々に分断されたときには集積回路にテスト配線で結線されたテストパッドが存在するので、テストパッドから集積回路を簡単かつ良好に回路テストすることができ、回路テストが完了して出荷されるときには集積回路にテスト配線で結線されたテストパッドが存在しないので、テストパッドから集積回路に不正なアクセスが発生することを確実に防止できる。
【００４４】
本発明の第二のチップ製造方法では、回路テストを実行する回路チップの集積回路は外側に位置する第一分断ラインで回路基板から分断し、回路テストを実行しない回路チップの集積回路は内側に位置する第二分断ラインで回路基板から分断することにより、
出荷されることなく回路テストが実行される回路チップにはテストパッドが存在するので、テストパッドから集積回路を簡単かつ良好に回路テストすることができ、回路テストが実行されることなく出荷される回路チップにはテスト配線で結線されたテストパッドが存在しないので、テストパッドから集積回路に不正なアクセスが発生することを確実に防止できる。
【００４５】
本発明の第三のチップ製造方法では、回路テストが完了してから回路基板を少なくとも内側に位置する第二分断ラインで分断することにより、
回路テストが実行される時点では、集積回路にテスト配線で結線されたテストパッドが存在するので、テストパッドから集積回路を簡単かつ良好に回路テストすることができ、回路テストが完了して出荷されるときには集積回路にテスト配線で結線されたテストパッドが存在しないので、テストパッドから集積回路に不正なアクセスが発生することを確実に防止できる。
【００４６】
また、本発明の他の形態としては、テストパッドが第一第二分断ラインの間隙に位置しており、第二分断ラインより内側に位置する集積回路と外側に位置するテストパッドとをテスト配線が結線していることにより、
回路チップから第二分断ラインより外側の部分が切除されると、回路チップにテストパッドが存在しない状態となるので、不正なアクセスを確実に防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態のチップ製造方法を示す工程図である。
【図２】チップ製造方法を示す模式的なフローチャートである。
【図３】回路チップの第一の変形例を示す平面図である。
【図４】第二の変形例を示す平面図である。
【図５】第三の変形例を示す平面図である。
【図６】第四の変形例を示す平面図である。
【符号の説明】
１００ 回路基板であるシリコンウェハ
１０１ 集積回路
１０２ スクライブライン
１０３ 第一スクライブライン
１０４ 第二スクライブライン
１０５ テスト配線
１０６ テストパッド
１１０〜１１４ 回路チップ
Claims (10)
- 少なくとも一個のテストパッドがテスト配線で結線されている多数の略矩形状の集積回路を回路基板の表面に分断ラインを介して配列された状態に形成し、前記回路基板を前記分断ラインで前記集積回路ごとに分断して多数の回路チップを形成し、必要により多数の前記回路チップの少なくとも一部の前記集積回路に前記テストパッドから回路テストを実行するチップ製造方法であって、
前記回路基板の表面に配列されて形成される略矩形状の前記集積回路の四辺の少なくとも一つの位置に第一第二分断ラインを並列に設定し、
これら第一第二分断ラインに挟まれた基板領域である間隙に前記テストパッドと前記テストパッドに接続された前記テスト配線のみを位置させ、
前記回路基板を外側に位置する前記第一分断ラインで分断してから前記回路テストを実行し、
この回路テストを実行してから前記第二分断ラインで前記回路チップから前記テストパッドと前記テスト配線との少なくとも一部が位置する部分を切除するチップ製造方法。 - 少なくとも一個のテストパッドがテスト配線で結線されている多数の略矩形状の集積回路を回路基板の表面に分断ラインを介して配列された状態に形成し、前記回路基板を前記分断ラインで前記集積回路ごとに分断して多数の回路チップを形成し、必要により多数の前記回路チップの少なくとも一部の前記集積回路に前記テストパッドから回路テストを実行するチップ製造方法であって、
前記回路基板の表面に配列されて形成される略矩形状の前記集積回路の四辺の少なくとも一つの位置に第一第二分断ラインを並列に設定し、
これら第一第二分断ラインに挟まれた基板領域である間隙に前記テストパッドと前記テストパッドに接続された前記テスト配線のみを位置させ、
前記回路テストを実行する前記回路チップの集積回路は外側に位置する前記第一分断ラインで前記回路基板から分断し、
前記回路テストを実行しない前記回路チップの集積回路は内側に位置する前記第二分断ラインで前記回路基板から分断するチップ製造方法。 - 少なくとも一個のテストパッドがテスト配線で結線されている多数の略矩形状の集積回路を回路基板の表面に分断ラインを介して配列された状態に形成し、この回路基板に形成された多数の前記集積回路の少なくとも一部に前記テストパッドから回路テストを実行し、この回路テストが完了してから前記回路基板を前記分断ラインで前記集積回路ごとに分断して多数の回路チップを形成するチップ製造方法であって、
前記回路基板の表面に配列されて形成される略矩形状の前記集積回路の四辺の少なくとも一つの位置に第一第二分断ラインを並列に設定し、
これら第一第二分断ラインに挟まれた基板領域である間隙に前記テストパッドと前記テストパッドに接続された前記テスト配線のみを位置させ、
前記回路テストが完了してから前記回路基板を少なくとも内側に位置する前記第二分断ラインで分断するチップ製造方法。 - 前記テストパッドが前記第一第二分断ラインの間隙に位置しており、
前記第二分断ラインより内側に位置する前記集積回路と外側に位置する前記テストパッドとを前記テスト配線が結線している請求項１ないし３の何れか一項に記載のチップ製造方法。 - 前記第一第二分断ラインの間隙に位置している前記テスト配線が、
前記第一第二分断ラインに隣接する集積回路のうちの一方にのみ全て結線されている請求項１ないし３の何れか一項に記載のチップ製造方法。 - 少なくとも一個のテストパッドがテスト配線で結線されている多数の略矩形状の集積回路を回路基板の表面に分断ラインを介して配列された状態に回路形成手段で形成し、前記回路基板を基板分断手段により前記分断ラインで前記集積回路ごとに分断して多数の回路チップを形成し、その回路チップのテストパッドから回路テスト手段により前記集積回路に回路テストを実行するチップ製造システムであって、
前記回路形成手段は、前記回路基板の表面に略矩形状の前記集積回路を四辺の少なくとも一つの位置に第一第二分断ラインを並列に設定した状態で形成するとともに、これら第一第二分断ラインに挟まれた基板領域である間隙に前記テストパッドと前記テストパッドに接続された前記テスト配線のみを位置させて形成し、
前記基板分断手段は、前記回路テストの実行以前に前記回路基板を外側に位置する前記第一分断ラインで分断するとともに、前記回路テストの実行以後に前記第二分断ラインで前記回路チップから前記テストパッドと前記テスト配線との少なくとも一部が位置する部分を切除する、チップ製造システム。 - 少なくとも一個のテストパッドがテスト配線で結線されている多数の略矩形状の集積回路を回路基板の表面に分断ラインを介して配列された状態に回路形成手段で形成し、前記回路基板を基板分断手段により前記分断ラインで前記集積回路ごとに分断して多数の回路チップを形成し、その回路チップのテストパッドから回路テスト手段により前記集積回路に回路テストを実行するチップ製造システムであって、
前記回路形成手段は、前記回路基板の表面に略矩形状の前記集積回路を四辺の少なくとも一つの位置に第一第二分断ラインを並列に設定した状態で形成するとともに、これら第一第二分断ラインに挟まれた基板領域である間隙に前記テストパッドと前記テストパッドに接続された前記テスト配線のみを位置させて形成し、
前記基板分断手段は、前記回路テストを実行する前記回路チップの集積回路は外側に位置する前記第一分断ラインで前記回路基板から分断し、前記回路テストを実行しない前記回路チップの集積回路は内側に位置する前記第二分断ラインで前記回路基板から分断する、チップ製造システム。 - 少なくとも一個のテストパッドがテスト配線で結線されている多数の略矩形状の集積回路を回路基板の表面に分断ラインを介して配列された状態に回路形成手段で形成し、この回路基板に形成された多数の前記集積回路の少なくとも一部に回路テスト手段により前記テストパッドから回路テストを実行し、この回路テストが完了してから前記回路基板を基板分断手段により前記分断ラインで前記集積回路ごとに分断して多数の回路チップを形成するチップ製造システムであって、
前記回路形成手段は、前記回路基板の表面に略矩形状の前記集積回路を四辺の少なくとも一つの位置に第一第二分断ラインを並列に設定した状態で形成するとともに、これら第一第二分断ラインに挟まれた基板領域である間隙に前記テストパッドと前記テストパッドに接続された前記テスト配線のみを位置させて形成し、
前記基板分断手段は、前記回路テストが完了してから前記回路基板を少なくとも内側に位置する前記第二分断ラインで分断する、チップ製造システム。 - 少なくとも一個のテストパッドがテスト配線で結線されている多数の略矩形状の集積回路が分断ラインを介して配列された状態で表面に形成されている回路基板であって、
略矩形状の前記集積回路が四辺の少なくとも一つの位置に第一第二分断ラインが並列に設定された状態で形成されており、
これら第一第二分断ラインに挟まれた基板領域である間隙に前記テストパッドと前記テストパッドに接続された前記テスト配線のみが位置している回路基板。 - 請求項１ないし５の何れか一項に記載のチップ製造方法で製造されており、
前記集積回路に結線されている前記テスト配線が前記第二分断ラインの位置で分断されている回路チップ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001277877A JP3737405B2 (ja) | 2001-09-13 | 2001-09-13 | チップ製造方法およびシステム、回路基板、回路チップ |
| US10/208,496 US6686224B2 (en) | 2001-09-13 | 2002-07-30 | Chip manufacturing method for cutting test pads from integrated circuits by sectioning circuit chips from circuit substrate |
| CN02130413A CN1404121A (zh) | 2001-09-13 | 2002-08-19 | 一种芯片制造方法 |
| EP02090329A EP1294017A3 (en) | 2001-09-13 | 2002-09-12 | Chip manufacturing method for cutting test pads from integrated circuits by sectioning circuit chips from circuit substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001277877A JP3737405B2 (ja) | 2001-09-13 | 2001-09-13 | チップ製造方法およびシステム、回路基板、回路チップ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003086643A JP2003086643A (ja) | 2003-03-20 |
| JP3737405B2 true JP3737405B2 (ja) | 2006-01-18 |
Family
ID=19102331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001277877A Expired - Fee Related JP3737405B2 (ja) | 2001-09-13 | 2001-09-13 | チップ製造方法およびシステム、回路基板、回路チップ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6686224B2 (ja) |
| EP (1) | EP1294017A3 (ja) |
| JP (1) | JP3737405B2 (ja) |
| CN (1) | CN1404121A (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4405719B2 (ja) * | 2002-10-17 | 2010-01-27 | 株式会社ルネサステクノロジ | 半導体ウエハ |
| KR100529670B1 (ko) * | 2003-10-01 | 2005-11-17 | 동부아남반도체 주식회사 | Ｃｍｏｓ 이미지 센서 및 그 제조 방법 |
| DE102004020187B4 (de) * | 2004-04-22 | 2006-07-13 | Infineon Technologies Ag | Umverdrahtungssubstratstreifen mit mehreren Halbleiterbauteilpositionen |
| US7808115B2 (en) * | 2004-05-03 | 2010-10-05 | Broadcom Corporation | Test circuit under pad |
| FR2875624A1 (fr) * | 2004-09-23 | 2006-03-24 | St Microelectronics Sa | Generation deterministe d'un numero d'identifiant d'un circuit integre |
| DE102005022600A1 (de) * | 2005-05-10 | 2006-11-23 | Atmel Germany Gmbh | Integrierter Schaltkreis mit Abgleichelementen und Verfahren zu seiner Herstellung |
| KR100691282B1 (ko) | 2005-09-22 | 2007-03-12 | 삼성전기주식회사 | 탐침장치 보정용 칩 세트 마스터 |
| KR100754140B1 (ko) * | 2005-12-21 | 2007-08-31 | 삼성에스디아이 주식회사 | 원장단위 검사가 가능한 유기 발광 표시장치 및 모기판과그 검사방법 |
| KR100793558B1 (ko) * | 2006-09-18 | 2008-01-14 | 삼성에스디아이 주식회사 | 유기전계발광 표시장치 및 그의 모기판과 유기전계발광표시장치의 제조방법 |
| US7563694B2 (en) * | 2006-12-01 | 2009-07-21 | Atmel Corporation | Scribe based bond pads for integrated circuits |
| CN101398861B (zh) * | 2007-09-28 | 2010-08-11 | 英业达股份有限公司 | 电子元件焊接区域布局检测方法 |
| WO2010119762A1 (ja) * | 2009-04-15 | 2010-10-21 | オリンパスメディカルシステムズ株式会社 | 半導体装置、半導体装置の製造方法 |
| TW201340283A (zh) * | 2012-03-23 | 2013-10-01 | Chipmos Technologies Inc | 晶圓結構、晶片結構以及堆疊型晶片結構 |
| KR101913839B1 (ko) | 2012-04-10 | 2018-12-31 | 삼성디스플레이 주식회사 | 표시 장치 및 그것의 테스트 방법 |
| US20220386475A1 (en) * | 2021-06-01 | 2022-12-01 | Innolux Corporation | Manufacturing method of electronic device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07120696B2 (ja) | 1986-02-26 | 1995-12-20 | 富士通株式会社 | 半導体装置の製造方法 |
| JPH0830820B2 (ja) | 1986-03-07 | 1996-03-27 | セイコー電子工業株式会社 | マトリクス表示装置 |
| JPH02211648A (ja) * | 1989-02-11 | 1990-08-22 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
| JP3093216B2 (ja) | 1989-06-19 | 2000-10-03 | 日本電気株式会社 | 半導体装置及びその検査方法 |
| US5059899A (en) * | 1990-08-16 | 1991-10-22 | Micron Technology, Inc. | Semiconductor dies and wafers and methods for making |
| DE4200586A1 (de) * | 1992-01-11 | 1993-07-15 | Philips Patentverwaltung | Verfahren zum herstellen von integrierten schaltungen sowie integrierte schaltung |
| JPH088288B2 (ja) | 1993-02-17 | 1996-01-29 | 日本電気株式会社 | 集積回路及びその製造方法 |
| JPH07147386A (ja) * | 1993-09-29 | 1995-06-06 | Toshiba Micro Electron Kk | 半導体装置とその製造方法およびそれに用いる器具 |
| JP3529581B2 (ja) * | 1997-03-14 | 2004-05-24 | 東芝マイクロエレクトロニクス株式会社 | 半導体ウェーハ及びｉｃカード |
| JP2001135597A (ja) * | 1999-08-26 | 2001-05-18 | Fujitsu Ltd | 半導体装置の製造方法 |
-
2001
- 2001-09-13 JP JP2001277877A patent/JP3737405B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-30 US US10/208,496 patent/US6686224B2/en not_active Expired - Lifetime
- 2002-08-19 CN CN02130413A patent/CN1404121A/zh active Pending
- 2002-09-12 EP EP02090329A patent/EP1294017A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003086643A (ja) | 2003-03-20 |
| EP1294017A2 (en) | 2003-03-19 |
| EP1294017A3 (en) | 2004-12-08 |
| US20030049871A1 (en) | 2003-03-13 |
| CN1404121A (zh) | 2003-03-19 |
| US6686224B2 (en) | 2004-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3737405B2 (ja) | チップ製造方法およびシステム、回路基板、回路チップ | |
| US5691570A (en) | Integrated circuits having patterns of mirror images and packages incorporating the same | |
| US20020149120A1 (en) | Semiconductor device having TEG elements | |
| JP2005322921A (ja) | バンプテストのためのフリップチップ半導体パッケージ及びその製造方法 | |
| US20080169467A1 (en) | Semiconductor device | |
| KR100723518B1 (ko) | 패드 체인을 구비하는 인터포우저 패턴 | |
| US20200303268A1 (en) | Semiconductor device including residual test pattern | |
| US5468541A (en) | Thin film delamination test chip | |
| US11923317B2 (en) | Semiconductor devices | |
| US7714429B2 (en) | Wafer structure with a plurality of functional macro chips for chip-on-chip configuration | |
| JP2003218178A (ja) | 半導体装置および半導体チップ | |
| US8618678B2 (en) | Chip structure and chip package structure | |
| JPH02184043A (ja) | 半導体装置の製造方法 | |
| JPH0547892A (ja) | 半導体装置 | |
| US20070181967A1 (en) | Semiconductor device with visible indicator and method of fabricating the same | |
| JPH05343489A (ja) | 半導体装置 | |
| JPH08298273A (ja) | 半導体集積回路装置 | |
| JP2008166351A (ja) | 半導体装置 | |
| JP2000232127A (ja) | 半導体装置 | |
| JPH05267257A (ja) | スクライブラインを有する半導体装置 | |
| JP4572564B2 (ja) | 半導体装置 | |
| JPH02309656A (ja) | マスタースライス型半導体集積回路 | |
| JP3466289B2 (ja) | 半導体装置 | |
| US20080078995A1 (en) | Chip structure | |
| JP2008026105A (ja) | 接続用基板及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041006 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041203 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041203 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050713 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050912 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051026 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081104 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131104 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |