JP2000232127A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000232127A JP2000232127A JP3116299A JP3116299A JP2000232127A JP 2000232127 A JP2000232127 A JP 2000232127A JP 3116299 A JP3116299 A JP 3116299A JP 3116299 A JP3116299 A JP 3116299A JP 2000232127 A JP2000232127 A JP 2000232127A
- Authority
- JP
- Japan
- Prior art keywords
- wire bonding
- pad
- bump
- semiconductor chip
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体チップ上の素子にダメージを与えると
なくワイヤボンドが行える半導体装置を得る。 【解決手段】 半導体チップ上のパッド構造に関し、一
つの入出力端子に対して、少なくともバンプ用パッドお
よびワイヤボンディング用パッドの両方を備えるものに
おいて、バンプ用パッド１から２０を半導体チップ２５
上の素子が存在する領域２６内に設けるとともに、ワイ
ヤボンディング用パッド１Ａから２０Ａを前記領域２６
外に設け、これらのパッドを互いに接続するようにし
た。
なくワイヤボンドが行える半導体装置を得る。 【解決手段】 半導体チップ上のパッド構造に関し、一
つの入出力端子に対して、少なくともバンプ用パッドお
よびワイヤボンディング用パッドの両方を備えるものに
おいて、バンプ用パッド１から２０を半導体チップ２５
上の素子が存在する領域２６内に設けるとともに、ワイ
ヤボンディング用パッド１Ａから２０Ａを前記領域２６
外に設け、これらのパッドを互いに接続するようにし
た。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置、特
に、半導体チップのパッド構造に関するものである。
に、半導体チップのパッド構造に関するものである。
【０００２】
【従来の技術】図３は、従来の半導体チップを示す例で
ある。図において、１から２０は半導体チップ２５上に
形成されたバンプ用パッド領域である。また、２６は半
導体チップ２５上の素子が存在する領域を示す。
ある。図において、１から２０は半導体チップ２５上に
形成されたバンプ用パッド領域である。また、２６は半
導体チップ２５上の素子が存在する領域を示す。
【０００３】図４は、図３に示すバンプ用パッド領域の
拡大図である。図において、３３はアルミ配線３２上に
形成されたチップ保護膜の開口部を示す。
拡大図である。図において、３３はアルミ配線３２上に
形成されたチップ保護膜の開口部を示す。
【０００４】図５は、図４に示すバンプ用パッド領域上
に形成された、バンプの断面図である。図において、３
５はシリコン基板４０上に形成されたアルミ配線３７
に、下地メタル３８を介して接続されたバンプボールで
ある。また、３６はチップ保護膜、３９は層間膜であ
る。
に形成された、バンプの断面図である。図において、３
５はシリコン基板４０上に形成されたアルミ配線３７
に、下地メタル３８を介して接続されたバンプボールで
ある。また、３６はチップ保護膜、３９は層間膜であ
る。
【０００５】次に、従来の半導体装置の製造工程におけ
る各部位の形成過程について説明する。まず、図３に示
す通り、半導体チップ２５上にバンプ用パッド領域１か
ら２０を形成する。バンプ用パッド領域の形状は、図４
に示す通りであり、チップ保護膜の開口部３３は、バン
プ形状に最適な形状である、円形となっている。
る各部位の形成過程について説明する。まず、図３に示
す通り、半導体チップ２５上にバンプ用パッド領域１か
ら２０を形成する。バンプ用パッド領域の形状は、図４
に示す通りであり、チップ保護膜の開口部３３は、バン
プ形状に最適な形状である、円形となっている。
【０００６】このようにして形成したバンプ用パッド領
域上に、図５に示す通り、アルミ配線３７との密着性を
高めるための下地メタル３８を介して、バンプボール３
５を接続する。なお、具体的なバンプの形成について
は、数々の手法が実施されているが、この発明の本質と
は無関係であるため、説明を省略する。
域上に、図５に示す通り、アルミ配線３７との密着性を
高めるための下地メタル３８を介して、バンプボール３
５を接続する。なお、具体的なバンプの形成について
は、数々の手法が実施されているが、この発明の本質と
は無関係であるため、説明を省略する。
【０００７】
【発明が解決しようとする課題】従来の半導体装置は上
記のように構成されているため、次に示すような問題点
がある。バンプを形成した半導体チップは、通常は基板
に実装する以外には、評価方法が存在しない。評価をす
るまでに、専用基盤の作成やバンプの形成、更に基板へ
の実装が必要であり、迅速な評価をするための妨げとな
っている。よって、迅速な評価のためには、バンプを形
成するための半導体チップであっても、バンプを形成し
ないで、従来と同様のパッケージングをしたいというニ
ーズは強い。
記のように構成されているため、次に示すような問題点
がある。バンプを形成した半導体チップは、通常は基板
に実装する以外には、評価方法が存在しない。評価をす
るまでに、専用基盤の作成やバンプの形成、更に基板へ
の実装が必要であり、迅速な評価をするための妨げとな
っている。よって、迅速な評価のためには、バンプを形
成するための半導体チップであっても、バンプを形成し
ないで、従来と同様のパッケージングをしたいというニ
ーズは強い。
【０００８】しかしながら、図３に示す通り、バンプ用
パッド領域１から２０を、半導体チップ２５上の素子に
存在する領域２６内に形成した場合、素子に対してダメ
ージが発生するため、ワイヤボンドすることは不可能で
ある。この問題は、バンプ用パッド領域を、半導体チッ
プ２５上の素子の存在する領域２６の外に、配置するこ
とにより回避できる。
パッド領域１から２０を、半導体チップ２５上の素子に
存在する領域２６内に形成した場合、素子に対してダメ
ージが発生するため、ワイヤボンドすることは不可能で
ある。この問題は、バンプ用パッド領域を、半導体チッ
プ２５上の素子の存在する領域２６の外に、配置するこ
とにより回避できる。
【０００９】ところが、図４に示す通り、チップ保護膜
の開口部３３は円形となっているため、ワイヤボンドに
は適さない。何れにしても、ワイヤボンドは不可能であ
り、パッケージングできないという問題が発生する。
の開口部３３は円形となっているため、ワイヤボンドに
は適さない。何れにしても、ワイヤボンドは不可能であ
り、パッケージングできないという問題が発生する。
【００１０】更に、全くパッケージングする必要がない
場合であっても、ウエハテストに関わる問題が存在す
る。すなわち、一般的な針接触によるウエハテストを行
う場合、前記と同様に、チップ保護膜の開口部３３は円
形となっているため、針の接触場所の余裕を確保するの
が困難であり、より精度の高い装置を必要とする。
場合であっても、ウエハテストに関わる問題が存在す
る。すなわち、一般的な針接触によるウエハテストを行
う場合、前記と同様に、チップ保護膜の開口部３３は円
形となっているため、針の接触場所の余裕を確保するの
が困難であり、より精度の高い装置を必要とする。
【００１１】また、ウエハテストを実施した場合、図４
に示すアルミ配線３２上に、針が接触したことによるキ
ズができる。多くの場合、複数のキズが発生し、バンプ
を形成する際に支障をきたす。これを回避するために
は、バンプを形成した後にテストを実施すればよいが、
やはり専用の装置が必要となる。何れにしても、従来の
ウエハテスト装置がそのままでは使用できないため、新
たな設備投資が必要になる等の問題が発生する。
に示すアルミ配線３２上に、針が接触したことによるキ
ズができる。多くの場合、複数のキズが発生し、バンプ
を形成する際に支障をきたす。これを回避するために
は、バンプを形成した後にテストを実施すればよいが、
やはり専用の装置が必要となる。何れにしても、従来の
ウエハテスト装置がそのままでは使用できないため、新
たな設備投資が必要になる等の問題が発生する。
【００１２】この発明は、上記のような問題点を解消す
るためになされたものであって、半導体チップ上の素子
にダメージを与えるとなくワイヤボンド作業がが適切に
行える構成の半導体装置を得ようとするものである。
るためになされたものであって、半導体チップ上の素子
にダメージを与えるとなくワイヤボンド作業がが適切に
行える構成の半導体装置を得ようとするものである。
【００１３】刊行物による従来技術としては、特開平８
−２９４５１号公報，特開平５−１２９３０５号公報お
よび特開平７−２０１８６６号公報があるが、これらに
は上述した課題の解決手段につき記載がなく、この発明
とは技術思想において異なるものである。
−２９４５１号公報，特開平５−１２９３０５号公報お
よび特開平７−２０１８６６号公報があるが、これらに
は上述した課題の解決手段につき記載がなく、この発明
とは技術思想において異なるものである。
【００１４】
【課題を解決するための手段】第１の発明に係る半導体
装置では、半導体チップ上のパッド構造に関し、一つの
入出力端子に対して、少なくともバンプ用パッドおよび
ワイヤボンディング用パッドの両方を備えるものにおい
て、前記ワイヤボンディング用パッドはワイヤボンディ
ング用配線上に形成されたチップ保護膜の開口部を介し
てワイヤボンディングが行われるものであって、前記バ
ンプ用パッドを半導体チップ上の素子が存在する領域内
に設けるとともに、前記ワイヤボンディング用パッドを
前記領域外に設け、これらのパッドを互いに接続するよ
うにしたものである。
装置では、半導体チップ上のパッド構造に関し、一つの
入出力端子に対して、少なくともバンプ用パッドおよび
ワイヤボンディング用パッドの両方を備えるものにおい
て、前記ワイヤボンディング用パッドはワイヤボンディ
ング用配線上に形成されたチップ保護膜の開口部を介し
てワイヤボンディングが行われるものであって、前記バ
ンプ用パッドを半導体チップ上の素子が存在する領域内
に設けるとともに、前記ワイヤボンディング用パッドを
前記領域外に設け、これらのパッドを互いに接続するよ
うにしたものである。
【００１５】第２の発明に係る半導体装置では、第１の
発明において、四辺形からなる半導体チップ上のパッド
構造に関し、一つの入出力端子に対して、少なくともバ
ンプ用パッドおよびワイヤボンディング用パッドの両方
を備えるものにおいて、前記ワイヤボンディング用パッ
ドはワイヤボンディング用配線上に形成されたチップ保
護膜の開口部を介してワイヤボンディングが行われるも
のであって、四辺形からなる半導体チップの各辺に対応
して、それぞれ複数個のバンプ用パッドを半導体チップ
上の素子が存在する領域内に設け、これら各辺のバンプ
用パッドの全てを隣接する辺のバンプ用パッドよりも各
辺の中央部寄りに配設するとともに、それぞれ複数個の
ワイヤボンディング用パッドを前記バンプ用パッドに対
向して半導体チップ各辺に沿って配設し、同一の入出力
端子に属するこれらのパッドを互いに接続するようにし
たものである。
発明において、四辺形からなる半導体チップ上のパッド
構造に関し、一つの入出力端子に対して、少なくともバ
ンプ用パッドおよびワイヤボンディング用パッドの両方
を備えるものにおいて、前記ワイヤボンディング用パッ
ドはワイヤボンディング用配線上に形成されたチップ保
護膜の開口部を介してワイヤボンディングが行われるも
のであって、四辺形からなる半導体チップの各辺に対応
して、それぞれ複数個のバンプ用パッドを半導体チップ
上の素子が存在する領域内に設け、これら各辺のバンプ
用パッドの全てを隣接する辺のバンプ用パッドよりも各
辺の中央部寄りに配設するとともに、それぞれ複数個の
ワイヤボンディング用パッドを前記バンプ用パッドに対
向して半導体チップ各辺に沿って配設し、同一の入出力
端子に属するこれらのパッドを互いに接続するようにし
たものである。
【００１６】第３の発明に係る半導体装置では、第１ま
たは第２の発明において、バンプ用パッドの開口形状は
円形であり、ワイヤボンディング用パッドの開口形状は
矩形であり、双方の開口形状が異なるようにしたもので
ある。
たは第２の発明において、バンプ用パッドの開口形状は
円形であり、ワイヤボンディング用パッドの開口形状は
矩形であり、双方の開口形状が異なるようにしたもので
ある。
【００１７】
【発明の実施の形態】実施の形態１．図１は、この発明
の半導体装置の実施の形態を示す平面図である。図にお
いて、１から２０は半導体チップ２５上に形成されたバ
ンプ用パッド領域である。更に、１Ａから２０Ａは、ワ
イヤボンディング用パッド領域またはウエハテスト用パ
ッド領域である。また、２６は半導体チップ２５上の素
子が存在する領域を示す。
の半導体装置の実施の形態を示す平面図である。図にお
いて、１から２０は半導体チップ２５上に形成されたバ
ンプ用パッド領域である。更に、１Ａから２０Ａは、ワ
イヤボンディング用パッド領域またはウエハテスト用パ
ッド領域である。また、２６は半導体チップ２５上の素
子が存在する領域を示す。
【００１８】図２は、図１に示すバンプ用パッド領域、
および、ワイヤボンディング用パッド領域、または、ウ
エハテスト用パッド領域の拡大図である。図において、
３３はバンプ用アルミ配線３２上に形成された、チップ
保護膜の開口部を示す。また、３１は、ワイヤボンディ
ング用または、ウエハテスト用アルミ配線３０上に形成
された、チップ保護膜の開口部を示す。バンプ用アルミ
配線３２、および、ワイヤボンディング用、または、ウ
エハテスト用アルミ配線３０は、パッド接続用アルミ配
線３４により、相互接続されている。ワイヤボンディン
グ用パッド領域またはウエハテスト用パッド領域１Ａか
ら２０Ａにおいて、各領域は、それぞれワイヤボンディ
ング用またはウエハテスト用アルミ配線３０上に形成さ
れたチップ保護膜の開口部３１を介してワイヤボンディ
ング作業またはウエハテスト作業が行えるように構成さ
れている。
および、ワイヤボンディング用パッド領域、または、ウ
エハテスト用パッド領域の拡大図である。図において、
３３はバンプ用アルミ配線３２上に形成された、チップ
保護膜の開口部を示す。また、３１は、ワイヤボンディ
ング用または、ウエハテスト用アルミ配線３０上に形成
された、チップ保護膜の開口部を示す。バンプ用アルミ
配線３２、および、ワイヤボンディング用、または、ウ
エハテスト用アルミ配線３０は、パッド接続用アルミ配
線３４により、相互接続されている。ワイヤボンディン
グ用パッド領域またはウエハテスト用パッド領域１Ａか
ら２０Ａにおいて、各領域は、それぞれワイヤボンディ
ング用またはウエハテスト用アルミ配線３０上に形成さ
れたチップ保護膜の開口部３１を介してワイヤボンディ
ング作業またはウエハテスト作業が行えるように構成さ
れている。
【００１９】次に、半導体装置の製造工程における各部
位の形成過程について説明する。まず、半導体チップ２
５上にバンプ用パッド領域１から２０を形成する。それ
と同じに、ワイヤボンディング用パッド領域、または、
ウエハテスト用パッド領域である１Ａから２０Ａを形成
する。その際、前記バンプ用パッド領域１から２０は、
半導体チップ２５上の素子が存在する領域２６内に形成
されているが、前記ワイヤボンディング用パッド領域、
または、ウエハテスト用パッド領域である１Ａから２０
Ａは、前記素子が存在する領域２６を避けて形成されて
いる。
位の形成過程について説明する。まず、半導体チップ２
５上にバンプ用パッド領域１から２０を形成する。それ
と同じに、ワイヤボンディング用パッド領域、または、
ウエハテスト用パッド領域である１Ａから２０Ａを形成
する。その際、前記バンプ用パッド領域１から２０は、
半導体チップ２５上の素子が存在する領域２６内に形成
されているが、前記ワイヤボンディング用パッド領域、
または、ウエハテスト用パッド領域である１Ａから２０
Ａは、前記素子が存在する領域２６を避けて形成されて
いる。
【００２０】前記バンプ用パッド領域１から２０は、四
辺形をなす半導体チップ２５の各辺に対応して配設され
ている。すなわち、バンプ用パッド領域１から４は、半
導体チップ２５の図示左辺に対応する形で直線上に整列
して配設され、バンプ用パッド領域５から１０は、半導
体チップ２５の図示下辺に対応する形で直線上に整列し
て配設され、バンプ用パッド領域１１から１４は、半導
体チップ２５の図示右辺に対応する形で直線上に整列し
て配設され、バンプ用パッド領域１５から２０は、半導
体チップ２５の図示右辺に対応する形で直線上に整列し
て配設されているのである。
辺形をなす半導体チップ２５の各辺に対応して配設され
ている。すなわち、バンプ用パッド領域１から４は、半
導体チップ２５の図示左辺に対応する形で直線上に整列
して配設され、バンプ用パッド領域５から１０は、半導
体チップ２５の図示下辺に対応する形で直線上に整列し
て配設され、バンプ用パッド領域１１から１４は、半導
体チップ２５の図示右辺に対応する形で直線上に整列し
て配設され、バンプ用パッド領域１５から２０は、半導
体チップ２５の図示右辺に対応する形で直線上に整列し
て配設されているのである。
【００２１】そして、半導体チップ２５の左辺に対応し
て配設されたバンプ用パッド領域１から４の全てのパッ
ド領域は、半導体チップ２５の左辺に隣接する下辺およ
び上辺に対応して配設されたバンプ用パッド領域５から
１０およびバンプ用パッド領域１５から２０よりも半導
体チップ２５の左辺の中央部寄りに配設されている。す
なわち、バンプ用パッド領域１から４の全ては、半導体
チップ２５の下辺に対応して配設されたバンプ用パッド
領域５から１０よりも図１において上方に配設され、か
つ、半導体チップ２５の上辺に対応して配設されたバン
プ用パッド領域１５から２０よりも図１において下方に
配設されている。
て配設されたバンプ用パッド領域１から４の全てのパッ
ド領域は、半導体チップ２５の左辺に隣接する下辺およ
び上辺に対応して配設されたバンプ用パッド領域５から
１０およびバンプ用パッド領域１５から２０よりも半導
体チップ２５の左辺の中央部寄りに配設されている。す
なわち、バンプ用パッド領域１から４の全ては、半導体
チップ２５の下辺に対応して配設されたバンプ用パッド
領域５から１０よりも図１において上方に配設され、か
つ、半導体チップ２５の上辺に対応して配設されたバン
プ用パッド領域１５から２０よりも図１において下方に
配設されている。
【００２２】同様に、半導体チップ２５の下辺に対応し
て配設されたバンプ用パッド５から１０、半導体チップ
２５の右辺に対応して配設されたバンプ用パッド１１か
ら１４、半導体チップ２５の上辺に対応して配設された
バンプ用パッド１５から２０は、それぞれの辺におい
て、バンプ用パッドの全てを隣接する辺のバンプ用パッ
ドよりも辺の中央部寄りに配設されている。
て配設されたバンプ用パッド５から１０、半導体チップ
２５の右辺に対応して配設されたバンプ用パッド１１か
ら１４、半導体チップ２５の上辺に対応して配設された
バンプ用パッド１５から２０は、それぞれの辺におい
て、バンプ用パッドの全てを隣接する辺のバンプ用パッ
ドよりも辺の中央部寄りに配設されている。
【００２３】そして、ワイヤボンディング用パッド領域
またはウエハテスト用パッド領域１Ａから２０Ａの各々
は、バンプ用パッド領域１から２０のそれぞれに対向し
て半導体チップ２５の各辺に沿って配設されている。す
なわち、ワイヤボンディング用パッド領域またはウエハ
テスト用パッド領域１Ａから４Ａの各々は、バンプ用パ
ッド領域１から４のそれぞれに対向して、半導体チップ
２５の図１に示す下辺に沿い直線上に配列されている。
またはウエハテスト用パッド領域１Ａから２０Ａの各々
は、バンプ用パッド領域１から２０のそれぞれに対向し
て半導体チップ２５の各辺に沿って配設されている。す
なわち、ワイヤボンディング用パッド領域またはウエハ
テスト用パッド領域１Ａから４Ａの各々は、バンプ用パ
ッド領域１から４のそれぞれに対向して、半導体チップ
２５の図１に示す下辺に沿い直線上に配列されている。
【００２４】同様に、ワイヤボンディング用パッド領域
またはウエハテスト用パッド領域５Ａから１０Ａ、ワイ
ヤボンディング用パッド領域またはウエハテスト用パッ
ド領域１１Ａから１４Ａ、およびワイヤボンディング用
パッド領域またはウエハテスト用パッド領域１Ａから４
Ａの各々は、バンプ用パッド領域５から１０、バンプ用
パッド領域１１から１４、およびバンプ用パッド領域１
５から２０のそれぞれに対向して、半導体チップ２５の
図１に示す下辺、右辺および上辺に沿って直線上に配列
されている。
またはウエハテスト用パッド領域５Ａから１０Ａ、ワイ
ヤボンディング用パッド領域またはウエハテスト用パッ
ド領域１１Ａから１４Ａ、およびワイヤボンディング用
パッド領域またはウエハテスト用パッド領域１Ａから４
Ａの各々は、バンプ用パッド領域５から１０、バンプ用
パッド領域１１から１４、およびバンプ用パッド領域１
５から２０のそれぞれに対向して、半導体チップ２５の
図１に示す下辺、右辺および上辺に沿って直線上に配列
されている。
【００２５】互いに対向し同一の入出力端子に属するバ
ンプ用パッド領域１とワイヤボンディング用パッドまた
はウエハテスト用パッド領域１Ａ，２と２Ａ，３と３
Ａ，………，２０と２０Ａは、１１と１１Ａを除き、そ
れぞれ、図２に示すパッド接続用アルミ配線３４により
半導体チップ２５上の素子が存在する領域２６の境界と
直交して直線的に相互接続され、簡潔な接続構造となっ
ている。バンプ用パッド領域１１とワイヤボンディング
用パッドまたはウエハテスト用パッド領域１１Ａは、半
導体チップ２５上の素子が存在する領域２６の境界と直
交して直線的に延在する部分と、半導体チップ２５の辺
と平行して延在する部分からなるパッド接続用アルミ配
線３４ａにより相互接続されている。
ンプ用パッド領域１とワイヤボンディング用パッドまた
はウエハテスト用パッド領域１Ａ，２と２Ａ，３と３
Ａ，………，２０と２０Ａは、１１と１１Ａを除き、そ
れぞれ、図２に示すパッド接続用アルミ配線３４により
半導体チップ２５上の素子が存在する領域２６の境界と
直交して直線的に相互接続され、簡潔な接続構造となっ
ている。バンプ用パッド領域１１とワイヤボンディング
用パッドまたはウエハテスト用パッド領域１１Ａは、半
導体チップ２５上の素子が存在する領域２６の境界と直
交して直線的に延在する部分と、半導体チップ２５の辺
と平行して延在する部分からなるパッド接続用アルミ配
線３４ａにより相互接続されている。
【００２６】それぞれのパッド領域の形状は、図２に示
す通りであり、バンプ用アルミ配線３２上のチップ保護
膜の開口部３３は、バンプ形成に最適な形状である、円
形となっている。更に、ワイヤボンディング用、また
は、ウエハテスト用アルミ配線３０上のチップ保護膜の
開口部３１は、ワイヤボンディング、または、ウエハテ
ストに最適な形状である。チップ保護膜の開口部３３を
形成されたバンプ用アルミ配線３２とチップ保護膜の開
口部３１を形成されたワイヤボンディング用またはウエ
ハテスト用アルミ配線３０とは、前記パッド接続用アル
ミ配線３４，３４ａにより、全体として簡潔な接続構造
によって相互接続されているのである。
す通りであり、バンプ用アルミ配線３２上のチップ保護
膜の開口部３３は、バンプ形成に最適な形状である、円
形となっている。更に、ワイヤボンディング用、また
は、ウエハテスト用アルミ配線３０上のチップ保護膜の
開口部３１は、ワイヤボンディング、または、ウエハテ
ストに最適な形状である。チップ保護膜の開口部３３を
形成されたバンプ用アルミ配線３２とチップ保護膜の開
口部３１を形成されたワイヤボンディング用またはウエ
ハテスト用アルミ配線３０とは、前記パッド接続用アル
ミ配線３４，３４ａにより、全体として簡潔な接続構造
によって相互接続されているのである。
【００２７】半導体チップ２５は、本来、バンプ実装を
目的としているが、前記の通りパッケージングのニーズ
は強い。その場合、ワイヤボンディング用パッド領域で
ある１Ａから２０Ａにワイヤボンドすることにより、従
来と全く同様な手法により、容易にパッケージングする
ことができる。すなわち、ワイヤボンディング用パッド
領域である１Ａから２０Ａの下には、素子が存在しない
ため、素子へのダメージの影響はなく、また、チップ保
護膜の開口部３１は、ワイヤボンディングに最適な形状
となっている。
目的としているが、前記の通りパッケージングのニーズ
は強い。その場合、ワイヤボンディング用パッド領域で
ある１Ａから２０Ａにワイヤボンドすることにより、従
来と全く同様な手法により、容易にパッケージングする
ことができる。すなわち、ワイヤボンディング用パッド
領域である１Ａから２０Ａの下には、素子が存在しない
ため、素子へのダメージの影響はなく、また、チップ保
護膜の開口部３１は、ワイヤボンディングに最適な形状
となっている。
【００２８】このように、この発明による実施の形態に
よれば、ワイヤボンディング用パッド領域１Ａから２０
Ａにおいては、各ワイヤボンディング用パッド領域はワ
イヤボンディング用アルミ配線３０上に形成されたチッ
プ保護膜の開口部３１を介してワイヤボンディング作業
を適切に行うことができ、パッケージングにも的確に対
応できるものである。この発明における最大の特長は、
同一チップでバンプ実装およびパッケージングの両方に
対応できることであり、迅速な評価が可能になるという
顕著な効果が得られるのである。これに対し、先に従来
技術として挙げた特開平８−２９４５１号公報のもので
は、「ボンドパッド」との記載はあるが、ワイヤボンデ
ィングを行うものではなく、この発明にいう「ワイヤボ
ンディング用パッド」とは明らかに異なるものである。
そして、この従来の技術のものでは、最終的にはバンプ
用開口部とウエハテスト用開口部が形成されるが、ワイ
ヤボンディング用開口部は形成されないのである。この
従来の技術の場合、このような構成上の理由により実際
にワイヤボンディングすることは不可能であり、内容的
にもワイヤボンディング用パッドに関する記載はない。
この発明と相違することは明らかである。
よれば、ワイヤボンディング用パッド領域１Ａから２０
Ａにおいては、各ワイヤボンディング用パッド領域はワ
イヤボンディング用アルミ配線３０上に形成されたチッ
プ保護膜の開口部３１を介してワイヤボンディング作業
を適切に行うことができ、パッケージングにも的確に対
応できるものである。この発明における最大の特長は、
同一チップでバンプ実装およびパッケージングの両方に
対応できることであり、迅速な評価が可能になるという
顕著な効果が得られるのである。これに対し、先に従来
技術として挙げた特開平８−２９４５１号公報のもので
は、「ボンドパッド」との記載はあるが、ワイヤボンデ
ィングを行うものではなく、この発明にいう「ワイヤボ
ンディング用パッド」とは明らかに異なるものである。
そして、この従来の技術のものでは、最終的にはバンプ
用開口部とウエハテスト用開口部が形成されるが、ワイ
ヤボンディング用開口部は形成されないのである。この
従来の技術の場合、このような構成上の理由により実際
にワイヤボンディングすることは不可能であり、内容的
にもワイヤボンディング用パッドに関する記載はない。
この発明と相違することは明らかである。
【００２９】この発明による実施の形態において、ウエ
ハテストをする際は、ウエハテスト用パッド領域である
１Ａから２０Ａの針当たりすることにより、従来と全く
同様な手法により、ウエハテストを行うことができる。
すなわち、チップ保護膜の開口部３１は、ウエハテスト
に最適な形状となっており、更にウエハテストを複数回
実施することにより、ウエハテスト用アルミ配線３０上
に複数のキズがついたとしても、バンプの形成に何ら影
響を与えることはない。
ハテストをする際は、ウエハテスト用パッド領域である
１Ａから２０Ａの針当たりすることにより、従来と全く
同様な手法により、ウエハテストを行うことができる。
すなわち、チップ保護膜の開口部３１は、ウエハテスト
に最適な形状となっており、更にウエハテストを複数回
実施することにより、ウエハテスト用アルミ配線３０上
に複数のキズがついたとしても、バンプの形成に何ら影
響を与えることはない。
【００３０】そして、上述のように、ワイヤボンディン
グ用パッドまたはウエハテスト用パッド領域１Ａから２
０Ａは、半導体チップ２５の各辺の中央部寄りに各辺に
沿って直線上に整列して配設されているので、ワイヤボ
ンディング用パッドとして用いる場合には、ワイヤボン
ディング作業を他辺のパッドの存在に影響されることな
く適切に行うことができ、また、ウエハテスト用パッド
として用いる場合には、ウエハテスト作業を他辺のパッ
ドの存在に影響されることなく適切に行うことができ
る。
グ用パッドまたはウエハテスト用パッド領域１Ａから２
０Ａは、半導体チップ２５の各辺の中央部寄りに各辺に
沿って直線上に整列して配設されているので、ワイヤボ
ンディング用パッドとして用いる場合には、ワイヤボン
ディング作業を他辺のパッドの存在に影響されることな
く適切に行うことができ、また、ウエハテスト用パッド
として用いる場合には、ウエハテスト作業を他辺のパッ
ドの存在に影響されることなく適切に行うことができ
る。
【００３１】なお、この発明の半導体装置の実施の形態
では、全ての端子に対してバンプ用パッド領域、およ
び、ワイヤボンディング用パッド領域、または、ウエハ
テスト用パッド領域を設けているが、必ずしも全ての端
子に対して設ける必要はなく、一部の端子に対して設け
るのも有効である。
では、全ての端子に対してバンプ用パッド領域、およ
び、ワイヤボンディング用パッド領域、または、ウエハ
テスト用パッド領域を設けているが、必ずしも全ての端
子に対して設ける必要はなく、一部の端子に対して設け
るのも有効である。
【００３２】この発明による実施の形態によれば、バン
プ用パッド１から２０を半導体チップ２５上の素子が存
在する領域２６内に設けるとともに、ワイヤボンディン
グ用パッド１Ａを領域２６外に設け、これらのパッドを
互いに接続したので、半導体チップ２５上の素子にダメ
ージを与えることなく、ワイヤボンディング作業を確実
に遂行することができる。
プ用パッド１から２０を半導体チップ２５上の素子が存
在する領域２６内に設けるとともに、ワイヤボンディン
グ用パッド１Ａを領域２６外に設け、これらのパッドを
互いに接続したので、半導体チップ２５上の素子にダメ
ージを与えることなく、ワイヤボンディング作業を確実
に遂行することができる。
【００３３】また、四辺形からなる半導体チップ２５の
各辺に対応して、それぞれ複数個のバンプ用パッド１か
ら２０を半導体チップ２５上の素子が存在する領域２６
内に設け、これら各辺のバンプ用パッドの全てを隣接す
る辺のバンプ用パッドよりも各辺の中央部寄りに配設す
るとともに、それぞれ複数個のワイヤボンディング用パ
ッドまたはウエハテスト用パッド１Ａから２０Ａを前記
バンプ用パッドに対向して半導体チップ各辺に沿って配
設し、同一の入出力端子に属するこれらのパッドを互い
に接続したので、その接続構造を簡潔なものとすること
ができるとともに、ワイヤボンディング作業またはウエ
ハテスト作業を他辺のパッドの存在に影響されることな
く適切に行うことができる。
各辺に対応して、それぞれ複数個のバンプ用パッド１か
ら２０を半導体チップ２５上の素子が存在する領域２６
内に設け、これら各辺のバンプ用パッドの全てを隣接す
る辺のバンプ用パッドよりも各辺の中央部寄りに配設す
るとともに、それぞれ複数個のワイヤボンディング用パ
ッドまたはウエハテスト用パッド１Ａから２０Ａを前記
バンプ用パッドに対向して半導体チップ各辺に沿って配
設し、同一の入出力端子に属するこれらのパッドを互い
に接続したので、その接続構造を簡潔なものとすること
ができるとともに、ワイヤボンディング作業またはウエ
ハテスト作業を他辺のパッドの存在に影響されることな
く適切に行うことができる。
【００３４】更に、バンプ用パッドの開口部３３の形状
は円形であり、ワイヤボンディング用パッドまたはウエ
ハテスト用パッドの開口部３１の形状は矩形であり、双
方の開口形状が異なるようにしたので、ワイヤボンディ
ング作業またはウエハテスト作業を、それぞれの作業に
適した手法で進めることができる。
は円形であり、ワイヤボンディング用パッドまたはウエ
ハテスト用パッドの開口部３１の形状は矩形であり、双
方の開口形状が異なるようにしたので、ワイヤボンディ
ング作業またはウエハテスト作業を、それぞれの作業に
適した手法で進めることができる。
【００３５】
【発明の効果】第１の発明によれば、バンプ用パッドを
半導体チップ上の素子が存在する領域内に設けるととも
に、ワイヤボンディング用パッドを前記領域外に設け、
これらのパッドを互いに接続したので、半導体チップ上
の素子にダメージを与えることなく、ワイヤボンディン
グ作業を確実に遂行することができる。
半導体チップ上の素子が存在する領域内に設けるととも
に、ワイヤボンディング用パッドを前記領域外に設け、
これらのパッドを互いに接続したので、半導体チップ上
の素子にダメージを与えることなく、ワイヤボンディン
グ作業を確実に遂行することができる。
【００３６】第２の発明によれば、四辺形からなる半導
体チップの各辺に対応して、それぞれ複数個のバンプ用
パッドを半導体チップ上の素子が存在する領域内に設
け、これら各辺のバンプ用パッドの全てを隣接する辺の
バンプ用パッドよりも各辺の中央部寄りに配設するとと
もに、それぞれ複数個のワイヤボンディング用パッドを
前記バンプ用パッドに対向して半導体チップ各辺に沿っ
て配設し、同一の入出力端子に属するこれらのパッドを
互いに接続したので、その接続構造を簡潔なものとする
ことができるとともに、ワイヤボンディング作業を他辺
のパッドの存在に影響されることなく適切に行うことが
できる。
体チップの各辺に対応して、それぞれ複数個のバンプ用
パッドを半導体チップ上の素子が存在する領域内に設
け、これら各辺のバンプ用パッドの全てを隣接する辺の
バンプ用パッドよりも各辺の中央部寄りに配設するとと
もに、それぞれ複数個のワイヤボンディング用パッドを
前記バンプ用パッドに対向して半導体チップ各辺に沿っ
て配設し、同一の入出力端子に属するこれらのパッドを
互いに接続したので、その接続構造を簡潔なものとする
ことができるとともに、ワイヤボンディング作業を他辺
のパッドの存在に影響されることなく適切に行うことが
できる。
【００３７】第３の発明によれば、バンプ用パッドの開
口部の形状は円形であり、ワイヤボンディング用パッド
の開口部の形状は矩形であり、双方の開口形状が異なる
ようにしたので、ワイヤボンディング作業を、当該作業
に適した手法で進めることができる。
口部の形状は円形であり、ワイヤボンディング用パッド
の開口部の形状は矩形であり、双方の開口形状が異なる
ようにしたので、ワイヤボンディング作業を、当該作業
に適した手法で進めることができる。
【図１】 この発明の半導体装置の実施の形態を示す平
面図である。
面図である。
【図２】 図１に示すバンプ用パッド領域、および、ワ
イヤボンディング用パッド領域またはウエハテスト用パ
ッド領域の拡大図である。
イヤボンディング用パッド領域またはウエハテスト用パ
ッド領域の拡大図である。
【図３】 従来の半導体チップを示す平面図である。
【図４】 図３に示すバンプ用パッド領域の拡大図であ
る。
る。
【図５】 図４に示すバンプ用パッド領域上に形成され
た、バンプの断面図である。
た、バンプの断面図である。
１〜２０ バンプ用パッド領域、１Ａ〜２０Ａ ワイヤ
ボンディング用パッド領域またはウエハテスト用パッド
領域、２５ 半導体チップ、２６ チップ上の素子が存
在する領域、３０ ウエハテスト用アルミ配線、３１
ワイヤボンディング用またはウエハテスト用チップ保護
膜の開口部、３２ バンプ用アルミ配線、３３ バンプ
用チップ保護膜の開口部、３４ パッド接続用アルミ配
線。
ボンディング用パッド領域またはウエハテスト用パッド
領域、２５ 半導体チップ、２６ チップ上の素子が存
在する領域、３０ ウエハテスト用アルミ配線、３１
ワイヤボンディング用またはウエハテスト用チップ保護
膜の開口部、３２ バンプ用アルミ配線、３３ バンプ
用チップ保護膜の開口部、３４ パッド接続用アルミ配
線。
Claims (3)
- 【請求項１】 半導体チップ上のパッド構造に関し、一
つの入出力端子に対して、少なくともバンプ用パッドお
よびワイヤボンディング用パッドの両方を備えるものに
おいて、前記ワイヤボンディング用パッドはワイヤボン
ディング用配線上に形成されたチップ保護膜の開口部を
介してワイヤボンディングが行われるものであって、前
記バンプ用パッドを半導体チップ上の素子が存在する領
域内に設けるとともに、前記ワイヤボンディング用パッ
ドを前記領域外に設け、これらのパッドを互いに接続し
たことを特徴とする半導体装置。 - 【請求項２】 四辺形からなる半導体チップ上のパッド
構造に関し、一つの入出力端子に対して、少なくともバ
ンプ用パッドおよびワイヤボンディング用パッドの両方
を備えるものにおいて、前記ワイヤボンディング用パッ
ドはワイヤボンディング用配線上に形成されたチップ保
護膜の開口部を介してワイヤボンディングが行われるも
のであって、四辺形からなる半導体チップの各辺に対応
して、それぞれ複数個のバンプ用パッドを半導体チップ
上の素子が存在する領域内に設け、これら各辺のバンプ
用パッドの全てを隣接する辺のバンプ用パッドよりも各
辺の中央部寄りに配設するとともに、それぞれ複数個の
ワイヤボンディング用パッドを前記バンプ用パッドに対
向して半導体チップ各辺に沿って配設し、同一の入出力
端子に属するこれらのパッドを互いに接続したことを特
徴とする請求項１に記載の半導体装置。 - 【請求項３】 バンプ用パッドの開口形状は円形であ
り、ワイヤボンディング用パッドの開口形状は矩形であ
り、双方の開口形状が異なることを特徴とする請求項１
または請求項２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3116299A JP2000232127A (ja) | 1999-02-09 | 1999-02-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3116299A JP2000232127A (ja) | 1999-02-09 | 1999-02-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000232127A true JP2000232127A (ja) | 2000-08-22 |
Family
ID=12323756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3116299A Pending JP2000232127A (ja) | 1999-02-09 | 1999-02-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000232127A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6897669B2 (en) | 2002-08-19 | 2005-05-24 | Denso Corporation | Semiconductor device having bonding pads and probe pads |
| WO2005088702A1 (ja) * | 2004-03-16 | 2005-09-22 | Matsushita Electric Industrial Co., Ltd. | 半導体装置 |
| WO2009141402A1 (en) * | 2008-05-22 | 2009-11-26 | Stmicroelectronics (Grenoble) Sas | Method for manufacturing and testing an integrated electronic circuit |
| JP2009283718A (ja) * | 2008-05-22 | 2009-12-03 | Panasonic Corp | 半導体素子とそれを用いた半導体装置 |
-
1999
- 1999-02-09 JP JP3116299A patent/JP2000232127A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6897669B2 (en) | 2002-08-19 | 2005-05-24 | Denso Corporation | Semiconductor device having bonding pads and probe pads |
| WO2005088702A1 (ja) * | 2004-03-16 | 2005-09-22 | Matsushita Electric Industrial Co., Ltd. | 半導体装置 |
| CN100449734C (zh) * | 2004-03-16 | 2009-01-07 | 松下电器产业株式会社 | 半导体器件 |
| US7777223B2 (en) | 2004-03-16 | 2010-08-17 | Pansonic Corporation | Semiconductor device |
| US8304857B2 (en) | 2004-03-16 | 2012-11-06 | Panasonic Corporation | Semiconductor device |
| WO2009141402A1 (en) * | 2008-05-22 | 2009-11-26 | Stmicroelectronics (Grenoble) Sas | Method for manufacturing and testing an integrated electronic circuit |
| FR2931586A1 (fr) * | 2008-05-22 | 2009-11-27 | St Microelectronics Grenoble | Procede de fabrication et de test d'un circuit electronique integre |
| JP2009283718A (ja) * | 2008-05-22 | 2009-12-03 | Panasonic Corp | 半導体素子とそれを用いた半導体装置 |
| JP4639245B2 (ja) * | 2008-05-22 | 2011-02-23 | パナソニック株式会社 | 半導体素子とそれを用いた半導体装置 |
| US8232113B2 (en) | 2008-05-22 | 2012-07-31 | Stmicroelectronics (Grenoble) Sas | Method for manufacturing and testing an integrated electronic circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7071568B1 (en) | Stacked-die extension support structure and method thereof | |
| US6841870B2 (en) | Semiconductor device | |
| US6765228B2 (en) | Bonding pad with separate bonding and probing areas | |
| US6429532B1 (en) | Pad design | |
| KR0153387B1 (ko) | 칩 캐리어 반도체 디바이스 어셈블리 및 그 형성 방법 | |
| JPS61111561A (ja) | 半導体装置 | |
| US9881857B2 (en) | Pad design for reliability enhancement in packages | |
| KR20050075447A (ko) | 본드 패드를 구비하는 반도체 디바이스 및 그 제조 방법 | |
| US8067950B2 (en) | Semiconductor device including chip | |
| US8587135B2 (en) | Semiconductor device having electrode/film opening edge spacing smaller than bonding pad/electrode edge spacing | |
| US20020149120A1 (en) | Semiconductor device having TEG elements | |
| US6246124B1 (en) | Encapsulated chip module and method of making same | |
| JP2000232127A (ja) | 半導体装置 | |
| US6734572B2 (en) | Pad structure for bonding pad and probe pad and manufacturing method thereof | |
| JP2674536B2 (ja) | チップキャリア半導体装置及びその製造方法 | |
| US20030224542A1 (en) | Method for making multi-chip packages and single chip packages simultaneously and structures from thereof | |
| KR20090041987A (ko) | 미세 피치형 본드패드를 갖는 반도체 소자 | |
| JP3555828B2 (ja) | 半導体実装用回路基板を備えた半導体装置 | |
| KR100752884B1 (ko) | 칩·온·칩 구조의 반도체장치 | |
| JP2001135795A (ja) | 半導体装置 | |
| US20100013109A1 (en) | Fine pitch bond pad structure | |
| JP2885786B1 (ja) | 半導体装置の製法および半導体装置 | |
| US12002726B2 (en) | Semiconductor package and method of manufacture | |
| US20230197549A1 (en) | Semiconductor package and method of manufacture | |
| JP2002373909A (ja) | 半導体回路装置及びその製造方法 |