JP2009283718A - 半導体素子とそれを用いた半導体装置 - Google Patents

半導体素子とそれを用いた半導体装置 Download PDF

Info

Publication number
JP2009283718A
JP2009283718A JP2008134697A JP2008134697A JP2009283718A JP 2009283718 A JP2009283718 A JP 2009283718A JP 2008134697 A JP2008134697 A JP 2008134697A JP 2008134697 A JP2008134697 A JP 2008134697A JP 2009283718 A JP2009283718 A JP 2009283718A
Authority
JP
Japan
Prior art keywords
semiconductor element
region
connection electrode
bump
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008134697A
Other languages
English (en)
Other versions
JP4639245B2 (ja
Inventor
Hiroaki Fujimoto
博昭 藤本
Noriyuki Nagai
紀行 永井
Tadaaki Mimura
忠昭 三村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008134697A priority Critical patent/JP4639245B2/ja
Priority to US12/365,542 priority patent/US20090289357A1/en
Publication of JP2009283718A publication Critical patent/JP2009283718A/ja
Application granted granted Critical
Publication of JP4639245B2 publication Critical patent/JP4639245B2/ja
Priority to US13/152,095 priority patent/US20110233772A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04073—Bonding areas specifically adapted for connectors of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H01L2224/49179—Corner adaptations, i.e. disposition of the wire connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体素子の実装方法の違いによるコストアップを抑制する。
【解決手段】半導体素子１０は、集積回路を有する基板１１と、集積回路に対して同じ接続機能を有する電極として、基板１１の同一主面１１ａ上に、ワイヤー接続用電極１ｂ、２ｂ、３ｂ及び４ｂ及びバンプ接続用電極１ａ、２ａ、３ａ及び４ａを備える。
【選択図】図１

Description

本発明は、ワイヤー接続及びバンプ接続のいずれによっても実装可能な半導体素子と、それを実装した半導体装置に関するものである。
従来、半導体素子は、集積回路を有する基板の一方の主面上に、実装基板上の接続電極と接続するための電極を備える。このような電極及び該電極に対応する実装方法の違いにより、２種類の半導体素子が知られている。具体的に、一つは主面上にワイヤー接続用電極を備える半導体素子であり、もう一つは、主面上にバンプ接続用電極を備える半導体素子である。
このような半導体素子を開示する先行文献としては、例えば下記特許文献１がある。
特開平２００４−２９６４６４号公報
前記の通り、従来、基板の主面上に複数のバンプ接続用電極が備えられた半導体素子と、基板の主面上に複数のワイヤー接続用電極が備えられた半導体素子との２種類の半導体素子がある。
このため、実装基板上における実装密度を高める目的をもって、ワイヤー接続用の半導体素子からバンプ接続用の半導体素子に変更しようと考えたとしても、実際にはそのような変更は極めて困難であった。
つまり、実装基板において、ワイヤー接続用の半導体素子を実装するための接続電極と、バンプ接続用の半導体素子を実装するための接続電極とでは配置が異なる。そのため、実装方法の異なる半導体素子に変更するためには、実装基板上の接続電極の配置を大幅に変更しなければならない場合がある。
しかしながら、実装基板においては、種々の回路部品用の回路パターンも既に配置されている。このため、半導体素子用の接続電極について配置を大幅に変更するには、他の回路パターン等についても大幅に変更することが必要になる。従って、実装基板についての設計変更は避けることが多い。このような場合、同じ機能の半導体素子として、ワイヤー接続用電極を有するものと、バンプ接続用電極を有するものとの２種類の半導体素子を用意し、実装基板の都合に合わせて選択することが行なわれてきた。
つまり、実装基板の大幅な設計変更を伴う半導体素子の変更（ワイヤー接続用の半導体素子からバンプ接続用の半導体素子への変更）が可能である場合と、不可能である場合とがある。このため、全てのワイヤー接続用の半導体素子をバンプ接続用の半導体素子に切り替えることはできず、２種類の半導体素子を並行して用いることが必要になる。
しかしながら、このように２種類の半導体素子を用意するのは生産性が悪く、結果として大幅なコストアップの要因ともなる。よって、この点の解決が課題となっている。
以上の課題に鑑み、本発明は、半導体素子において、２種類の半導体素子を用意することなくワイヤー接続及びバンプ接続のいずれによる実装も可能とし、コストアップを抑制することを目的とする。
前記の目的を達成するため、本発明に係る半導体素子は、集積回路を有する基板と、集積回路に対して同じ接続機能を有する電極として、基板の同一主面上に、ワイヤー接続用電極及びバンプ接続用電極を備える。
本発明の半導体素子は、基板の同一主面上に、ワイヤー接続用電極及びバンプ接続用電極を共に備える。また、該ワイヤー接続用電極及びバンプ接続用電極は、半導体素子に備えられた集積回路に対する信号の入出力に関し、同じ機能を果たすことができるようになっている。このため、本実施の半導体素子は、ワイヤー接続用電極を用いたワイヤー接続及びバンプ接続用電極を用いたバンプ接続のどちらによる実装にも対応可能である。
この結果、半導体素子の実装方法としてワイヤー接続及びバンプ接続のいずれも並行して必要である場合にも、ワイヤー接続用及びバンプ接続用の２種類の半導体素子を用意することは不要となり、コストを削減することができる。
尚、ワイヤー接続用電極は、主面の周縁部に配置され、バンプ接続用電極は、主面においてワイヤー接続用電極よりも内側に配置されることが好ましい。
このようにすると、ワイヤー接続及びバンプ接続のいずれについても容易に行なうことができる。
ここで、ワイヤー接続による実装とバンプ接続による実装とでは、実装基板上において半導体素子は裏表が逆になる。よって、半導体素子を裏返して実装するためには、半導体素子との電気的接続を行なうための実装基板上の接続端子について、大幅な位置変更が必要になる可能性がある。
この点については、集積回路に対して同じ接続機能を有するワイヤー接続用電極及びバンプ接続用電極として、基板の主面上における位置を適切に選択することにより回避可能である。このための選択方法については、以下に説明する。
まず、主面を２つに分割する直線を定めるとき、ワイヤー接続用電極と、バンプ接続用電極とは、直線を挟んで互いに反対側に位置することが好ましい。
このようにバンプ接続用電極及びワイヤー接続用電極が形成された主面を２つに分割する直線を考えると、該直線を軸として半導体素子を裏返すことができる。そこで、直線を挟んで反対側にあるバンプ接続用電極とワイヤー接続用電極とを一つのペアとして（一対として）、これら２つの電極が集積回路に対して同じ接続機能を有するようにする。
このようにすると、ペアとなったワイヤー接続用電極及びバンプ接続用電極について、半導体素子を裏返す前の該ワイヤー接続用電極の位置と、裏返した後の該バンプ接続用電極の位置とが大きく変わるのを避けることができる。この場合の位置の変化は、直線に対して同じ側にあるバンプ接続用電極とワイヤー接続用電極とをペアとした場合よりも小さい。ここで、裏返す前のバンプ接続用電極の位置と、裏返した後のワイヤー接続用電極の位置とについても同様である。
このため、実装基板上の接続端子について、実装方法の変更するとしても、変更の前後において大きな位置の変更は不要になる。よって、半導体素子の実装方法を容易に変更することができる。
また、基板の主面を２行２列に分割する４つの領域を定めるとき、ワイヤー接続用電極は、ある一つの領域に位置し、バンプ接続用電極は、ある一つの領域に隣接する他の領域に位置することが好ましい。
基板の主面を２行２列に分割する４つの領域を考えると、例えば実装基板上にて半導体素子を裏返す際、ある一つの領域が位置していた部分に、該一つの領域の隣の領域が位置するように裏返すことができる。そこで、それぞれの領域のワイヤー接続用電極に対し、隣の一領域の接続用電極をペアとし、集積回路に対して同じ接続機能を有するようにする。
このようにすることによっても、実装基板上の接続端子を大きく移動することなく実装方法を変更可能な半導体素子が実現する。
また、基板の主面を２行２列に分割する４つの領域を定めるとき、ワイヤー接続用電極は、ある一つの領域に位置し、バンプ接続用電極は、基板を裏返したときに一つの領域に対応する配置となる領域に位置することが好ましい。
このようにすることによっても、実装基板上の接続端子を大きく移動することなく実装方法を変更可能な半導体素子が実現する。
また、基板の主面を２行２列に分割する４つの領域を定め、時計回りに第１領域、第２領域、第３領域及び第４領域とするとき、ワイヤー接続用電極及びバンプ接続用電極のペアを複数備え、複数のペアとして、第１領域に位置するワイヤー接続用電極と第２領域に位置するバンプ接続用電極とからなるペアと、第１領域に位置するバンプ接続用電極と第２領域に位置するワイヤー接続用電極とからなるペアと、第３領域に位置するワイヤー接続用電極と第４領域に位置するバンプ接続用電極とからなるペアと、第３領域に位置するバンプ接続用電極と第４領域に位置するワイヤー接続用電極からなるペアとが設けられていることが好ましい。
このような半導体素子について、第１領域と第２領域との間の境界線を軸にして１８０°裏返すことを考える。このようにすると、裏返す前における第１領域のワイヤー接続用電極の位置の近傍に、裏返した後における第２領域のバンプ接続用電極が位置することになる。よって、第１領域のワイヤー接続用電極と第２領域のバンプ接続用電極とペアとなっていれば、当該ペアの電極のいずれかに対して接続される実装基板上の接続端子を大きく移動することは不要である。他のペアについても同様であり、実装基板上の接続端子を大きく移動することなく実装方法を変更可能な半導体素子が実現する。
尚、基板は四角形であり、その少なくとも一つの角部にダミー電極を備えることが好ましい。
ダミー電極は半導体素子の放熱性を向上させるために有効であり、特に、バンプ接続する際に実装基板上の接続端子と接続すると、より高い放熱効果が得られる。
また、ダミー電極は、バンプ接続用電極電極よりも大きいことが好ましい。これにより、ダミー電極の放熱性が更に向上する。
また、基板の複数の角にそれぞれダミー電極を備え、ダミー電極のうちの少なくとも一つに認識マークが付されていることが好ましい。
このようにすると、半導体素子の実装等の操作を行なう際に、向きの認識等が容易になる。
前記の目的を達成するため、本発明に係る半導体装置は、本発明に係る半導体素子と、半導体素子を実装する実装基板とを備え、半導体素子は、主面を実装基板とは反対側に向けて実装され、実装基板上における半導体素子の外側の領域に接続端子が複数設けられ、半導体素子のワイヤー接続用電極と、実装基板の接続端子とがワイヤーを介して接続されている。
また、本発明に係る別の半導体装置は、本発明に係る半導体素子と、半導体素子を実装する実装基板とを備え、半導体素子は、主面を実装基板に向けて実装され、実装基板上における半導体素子の内側の領域に接続端子が複数設けられ、半導体素子のバンプ接続用電極と、実装基板の接続端子とがバンプを介して接続されている。
このようにして、本発明の半導体素子を用いた半導体装置を構成できる。
また、本発明に係る更に別の半導体装置は、本発明に係る半導体素子と、半導体素子を実装する実装基板とを備え、半導体素子は、主面を実装基板に向けて実装され、実装基板上における半導体素子の内側の領域に接続端子が複数設けられ、半導体素子のバンプ接続用電極と、実装基板の接続端子とがバンプを介して接続され、実装基板に設けられた放熱用電極と、半導体素子に設けられたダミー電極とがバンプを介して接続されている。
このようにすると、本発明の半導体素子を用いており且つ放熱性の高い半導体装置を構成できる。
本発明の半導体素子によると、ワイヤー接続及びバンプ接続のどちらの方法によっても実装可能であると共に、実装基板上の接続端子について、小さな変更により異なる実装方法に対応することができる。このため、複数種類の半導体素子を用意することは不要となり、コストアップの抑制された極めて使いやすい半導体素子となっている。
以下、本発明の一実施形態に係る半導体素子について、図面を参照しながら説明する。
図１は、本発明の半導体素子１０の平面構成を示す図である。半導体素子１０は、集積回路（図示せず）を有する正方形の基板１１を用いて構成されている。基板１１の一方の主面１１ａにおいて、向かい合う辺の中点同士を結ぶ直線（２０及び２１）により２行２列の４つに等分された領域を考え、時計回りに第１領域１、第２領域２、第３領域３、第４領域４とする。図１においては、左上の領域を第１領域１としている。
第１領域１において、基板１１における主面１１ａの内側寄りの部分に、複数のバンプ接続用電極１ａが分散して配置されている。これと共に、第１領域１における主面１１ａの周縁部に、複数のワイヤー接続用電極１ｂが配置されている。
他の３つの領域２、３及び４についても、それぞれ、バンプ接続用電極２ａ、３ａ及び４ａと、ワイヤー接続用電極２ｂ、３ｂ及び４ｂとがいずれも複数ずつ配置されている。つまり、基板１１の一方の主面１１ａにおいて、周縁部にはワイヤー接続用電極１ｂ、２ｂ、３ｂ及び４ｂが配置され、その内側にバンプ接続用電極１ａ、２ａ、３ａ及び４ａが配置されている。
尚、以下では、第１領域１におけるバンプ接続用電極１ａを第１バンプ接続用電極１ａと呼ぶことがある。同様に、他の領域及び他の構成要素に関しても、第２領域２におけるワイヤー接続用電極２ｂを第２ワイヤー接続用電極２ｂと呼ぶ等、領域の番号を付すことにより、該領域に配置された構成要素を指すことがある。
このようなバンプ接続用電極１ａ、２ａ、３ａ及び４ａと、ワイヤー接続用電極１ｂ、２ｂ、３ｂ及び４ｂとは、それぞれペア（対）となっている。それぞれのペアを構成するバンプ接続用電極とワイヤー接続用電極とは、基板１１が備える集積回路に対する信号の入出力に関して、同じ機能を果たす。つまり、実装基板に対して半導体素子１０を実装する際には、ペアを構成するバンプ接続用電極及びワイヤー接続用電極のいずれか一方が実装基板に対して電気的に接続されていれば良い。
ここで、どのワイヤー接続用電極と、どのバンプ接続用電極とをペアとするかという点については、後に説明する。
また、基板１１のコーナー部には、それぞれダミー電極が配置されている。ここでは、第１領域１〜第４領域４に対し、それぞれダミー電極１ｃ〜４ｃが配置されている。また、第１領域のダミー電極１ｃについては、他の領域のダミー電極２ｃ〜４ｃとは異なる平面形状を有しており、これによって認識用のマークとしての機能を持たせている。但し、第１〜第４ダミー電極１ｃ〜４ｃの全てに別々の認識手段を設けることも可能である。
以上のように、本実施形態の半導体素子１０は、バンプ接続用電極１ａ〜４ａ及びワイヤー接続用電極１ｂ〜４ｂを共に備えており、且つ、バンプ接続用電極とワイヤー接続用電極とがそれぞれペアとなって基板１１の集積回路に対して同じ接続機能を有している。このため、半導体素子１０は、ワイヤー接続及びバンプ接続のいずれの方法による実装を行なうことも可能になっている。
この結果、半導体素子をワイヤー接続するべき場合とバンプ接続するべき場合とが並行して存在する際にも、実装方法に応じて２種類の半導体素子を用意することは不要となり、低コスト化に効果がある。以下には、それぞれの実装方法について示す。
図２は、半導体素子１０をワイヤー接続により実装した場合を示す断面図である。
図２において、半導体素子１０は、ワイヤー接続用電極１ｂ〜４ｂの形成された主面１１ａを上にして実装基板３２上に搭載されている。実装基板３２上における半導体素子１０の搭載部分の外周には複数の接続端子３３が設けられ、配線用のワイヤー３７を介して半導体素子１０のワイヤー接続用電極１ｂ〜４ｂとそれぞれ接続されている。半導体素子１０、ワイヤー３７、接続端子３３等は、封止樹脂３８によって封止されている。
また、実装基板３２の半導体素子１０搭載面とは反対側の面に、外部接続端子３４が設けられ、それぞれ更に外部接続用バンプ３６が設けられている。接続端子３３と外部接続端子３４とは、基板１１を貫通する貫通電極３５と配線４２とを介して電気的に接続されている。
以上のようにして、ワイヤー接続用電極１ｂ〜４ｂを用いたワイヤー接続により半導体素子１０を実装することができる。この場合、バンプ接続用電極１ａ〜４ａについては利用されていない。
次に、図３には、半導体素子１０をバンプ接続により実装した場合の断面図を示している。
図３において、半導体素子１０は、バンプ接続用電極１ａ〜４ａの形成された主面１１ａを下にして実装基板３２ａ上に搭載されている。実装基板３２ａ上における半導体素子１０の下方に位置する領域に複数の接続端子３３ａが設けられ、バンプ４１を介して半導体素子１０のバンプ接続用電極１ａ〜４ａとそれぞれ接続されている。半導体素子１０と実装基板３２ａとの間には、封止樹脂３８ａが形成されている。
尚、外部接続端子３４、外部接続用バンプ３６、貫通電極３５、配線４２等については、図２の場合と同様である。
以上のようにして、バンプ接続用電極１ａ〜４ａを用いたバンプ接続により半導体素子１０を実装することができる。この場合、ワイヤー接続用電極１ｂ〜４ｂについては利用されていない。
ここで、ワイヤー接続を行なう場合の実装基板（図２）と、バンプ接続を行なう場合の実装基板（図３）とでは、半導体素子１０を搭載する面における接続端子（３３、３３ａ）についてのみ異なる。更に、集積回路に大して同じ接続機能を有するワイヤー接続用電極及びバンプ接続用電極のペアを適切に選択することにより、接続端子に関する変更も僅かな移動のみとすることができる。
以下、ペアを構成するワイヤー接続用電極及びバンプ接続用電極の選択について説明する。
図４（ａ）は、半導体素子１０をワイヤー接続によって実装する様子を示す平面図である。但し、ワイヤー接続用電極１ｂ〜４ｂ及びバンプ接続用電極１ａ〜４ａについて、代表して数個ずつのみ示している。また、ダミー電極１ｃ〜４ｃは示していない。
同じ半導体素子１０をバンプ接続によって実装する場合、半導体素子１０は裏返しになる。図４（ｂ）に、図４（ａ）の半導体素子１０を裏返した状態の平面図を示す。ここでは、図４（ａ）に示す軸６１に対して１８０°裏返すものとする。軸６１は、向かい合う辺の中点同士を結ぶ線を通るものであり、ここでは第１領域１と第２領域２との間の境界線に沿っている。
このように裏返すと、実装基板における元は第１領域１が配置されていた部分（図４（ａ）では左上）には、図４（ｂ）に示す通り、第２領域２が配置されることになる。同様に、第２領域２の位置には第１領域１、第３領域３の位置には第４領域４、第４領域４の位置には第３領域３、のように配置が変わることになる。
ここで、第１領域１の一つのワイヤー接続用電極１ｂに着目する。第１ワイヤー接続用電極１ｂは、例えば実装基板上の端子位置５１に設けられた一つの接続端子とワイヤー接続されている。
仮に、第１ワイヤー接続用電極１ｂと、同じ第１領域１のバンプ接続用電極１ａとがペアであったとする。この場合、半導体素子１０を裏返すと、図４（ｂ）に示すように、第１バンプ接続用電極１ａは、第１ワイヤー接続用電極１ｂがあった位置とは大きく異なる位置に配置されることになる。このため、端子位置５１から大幅に接続端子の設計を変更しなければならない。
よって、本実施形態の半導体素子１０の場合、このような電極の選択は避ける。
代わりに、半導体素子１０では、図４（ａ）の通り、第１ワイヤー接続用電極１ｂは、隣の第２領域２中のバンプ接続用電極２ａとがペアを構成している。この場合、半導体素子１０を裏返したとしても、第２バンプ接続用電極２ａは、第１ワイヤー接続用電極１ｂがあった位置とは僅かに異なるのみの位置に配置される。このため、接続端子の設計変更は小さなものでよい。
このように、実装方法を変更するために半導体素子１０を裏返した際に、裏返す前後において実装基板上の同じ部分に位置することになる領域同士に含まれるワイヤー接続用電極及びバンプ接続用電極をペアとする。これにより、実装基板に関する大きな設計変更を伴わずに半導体素子１０の実装方法を変更することができる。
また、回転の軸６１を挟んで互いに反対側にあるワイヤー接続用電極とバンプ接続用電極とをペアにすると考えることもできる。軸６１に平行な方向に関しては、できるだけ近い位置にあるバンプ接続用電極とワイヤー接続用電極とをペアにするのがよい。このためには、例えば、第１領域１にある第１バンプ接続用電極１ａに対しては、第３領域３にある第３ワイヤー接続用電極３ｂではなく、第２領域２にある第２ワイヤー接続用電極２ｂをペアにする。
尚、図４（ａ）及び（ｂ）において、集積回路に対して同じ機能を有する電極のペアの別の例が、端子位置５２、第４ワイヤー接続用電極４ｂ、第４バンプ接続用電極４ａ及び第３バンプ接続用電極３ａにより示されている。
つまり、端子位置５２の接続端子とワイヤー接続される第４ワイヤー接続用電極４ｂは、第３バンプ接続用電極３ａとペアになっている。これにより、先の例ほど顕著ではないとしても、第４ワイヤー接続用電極４ｂが第４バンプ接続用電極４ａとペアである場合に比べ、実装方法の変更による接続端子の設計変更は小さくなっている。
このように、半導体素子１０を裏返してた場合に実装基板の設計変更を小さくするためには、例えば、一つの領域のワイヤー接続用電極と、該一つの領域に隣接する領域のバンプ接続用電極とをペアとすればよい。
具体的に個々に述べるとすれば、図１に平面図を示す半導体素子１０において、第１ワイヤー接続用電極１ｂと第２バンプ接続用電極２ａ、第１バンプ接続用電極１ａと第２ワイヤー接続用電極２ｂ、第３ワイヤー接続用電極３ｂと第４バンプ接続用電極４ａ、第３バンプ接続用電極３ａと第４ワイヤー接続用電極４ｂ、というようにペアとし、それぞれ基板１１に備えられた集積回路に対して同じ接続機能を有するようにする。
以上、第１ワイヤー接続用電極１ｂ等をいずれも一つずつのみ示して説明したが、これらの電極は図１のように複数ずつ備えられている。よって、以上の説明と同様の選択によって複数のペアを作れば良い。
尚、図３には示されていないが、ダミー電極１ｃ〜４ｃについても、実装基板３２ａ上に設けられた放熱用電極にバンプを介して接続される。これにより、半導体素子１０から実装基板３２ａへの放熱効率を向上することができる。また、図１に示した通り、ダミー電極１ｃ〜４ｃを主面１１ａのコーナー部に設けると共にバンプ接続用電極１ａ〜４ａよりも大きくするのがよい。これにより、半導体素子１０の実装基板３２ａへの固定を確実にすると共に、放熱の効率を更に向上することができる。
また、半導体素子１０の向き（実装基板に対して各領域を配置させる向き）の認識、裏表を反転する操作等には、第１ダミー基板１ｃに設けた認識マークを活用することができる。
尚、本実施形態では基板１１が正方形である場合を説明したが、これには限らない。例えば、長方形の基板１１を用いて構成された半導体素子であっても良い。また、第１領域１〜第４領域４が主面１１ａを４等分する（具体例として、向かい合う辺の中点同士を結ぶ二本の直線２０及び２１により分割する）ものとして説明し、これは望ましい形態である。しかし、このように厳密に４等分することが不可欠というものではない。
（変形例）
以下に、前記実施形態の変形例を説明する。
前記実施形態においては、図４（ａ）及び（ｂ）に示す通り、第１領域１と第２領域２との境界線に沿う軸６１によって半導体素子１０を裏返す場合を説明した。しかし、図５（ａ）及び（ｂ）に示すように、正方形の基板１１を有する半導体素子１０は、その対角線に沿う軸６２によって裏返すことも可能である。
この場合、半導体素子１０を裏返したとしても、第１領域１及び第３領域３については、裏返しの前後で実装基板上での配置が変わらない。第２領域２及び第４領域４は、裏返しの前後で配置が逆になる。
この場合も、裏返す前後において実装基板上の同じ部分に位置することになる領域同士に含まれるワイヤー接続用電極及びバンプ接続用電極をペアとして、集積回路に大して同じ接続機能を有するようにする。
例を挙げると、第１領域１は半導体素子１０を裏返しても同じ配置になるのであるから、第１ワイヤー接続用電極１ｂと第１バンプ接続用電極１ａとをペアにする。これにより、端子位置５３にあった接続端子の設計変更は小さなものとなる。
また、第２領域２の位置には半導体素子１０を裏返すと第４領域４が配置されるのであるから、第２ワイヤー接続用電極２ｂと第４バンプ接続用電極４ａとをペアにする。これにより、端子位置５４にあった接続端子の設計変更は、やはり小さなものとなる。
また、この場合も、回転の軸６２を挟んで互いに反対側にあるワイヤー接続用電極とバンプ接続用電極とをペアとするのがよい。例えば、図５（ａ）及び（ｂ）において、軸６２に対して第１ワイヤー接続用電極１ｂと同じ側に位置する他の第１バンプ接続用電極１ｘを考える。該他の第１バンプ接続用電極１ｘと第１ワイヤー接続用電極１ｂとがペアである場合、第１バンプ接続用電極１ａと第１ワイヤー接続用電極１ｂとがペアである場合に比べて、図５（ｂ）に示される通り、端子位置５３の接続端子に関して要求される設計変更は大きくなる。
このため、半導体素子を裏返す際の軸を挟んで反対側にあるワイヤー接続用電極とバンプ接続用電極とをペアとするのが良い。尚、正方形である主面１１ａの対角線を回転の軸６２にしているため、軸６２は主面１１ａを線対称に分割している。このような軸の取り方は望ましいものであるが、これに限定するわけではない。
本発明の半導体素子は、ワイヤー接続及びバンプ接続のいずれの実装方法によっても実装可能であると共に、実装基板における小さな設計変更によって実装方法を変更することができ、低コストで使いやすい半導体素子として有用である。また、このような半導体素子を実装した半導体装置は、低コストな半導体装置として有用である。
図１は、本発明の一実施形態に係る半導体素子の平面構成を示す図である。 図２は、図１の半導体素子をワイヤー接続によって実装基板に実装した半導体装置の断面を示す図である。 図３は、図１の半導体素子をバンプ接続によって実装基板に実装した半導体装置の断面を示す図である。 図４（ａ）及び（ｂ）は、図１の半導体素子をワイヤー接続した場合とバンプ接続した場合について、実装基板上の接続端子に必要とされる設計変更の程度を説明する図である。 図５（ａ）及び（ｂ）は、図４（ａ）及び（ｂ）と同様に、図１の半導体素子の実装方法を変更した際の実装基板における設計変更に関して説明する図である。
符号の説明
１ 第１領域
１ａ 第１バンプ接続用電極
１ｂ 第１ワイヤー接続用電極
１ｃ 第１ダミー基板
１ｘ 他の第１バンプ接続用電極
２ 第２領域
２ａ 第２バンプ接続用電極
２ｂ 第２ワイヤー接続用電極
２ｃ 第２ダミー基板
３ 第３領域
３ａ 第３バンプ接続用電極
３ｂ 第３ワイヤー接続用電極
３ｃ 第３ダミー電極
４ 第４領域
４ａ 第４バンプ接続用電極
４ｂ 第４ワイヤー接続用電極
４ｃ 第４ダミー電極
１０ 半導体素子
１１ 基板
１１ａ 主面
２０、２１ 破線
３２ 実装基板
３２ａ 実装基板
３３ 接続端子
３３ａ 接続端子
３４ 外部接続端子
３５ 貫通電極
３６ 外部接続用バンプ
３７ ワイヤー
３８ 封止樹脂
３８ａ 封止樹脂
４１ バンプ
４２ 端子位置
４２ 配線
５１〜５４ 端子位置
６１、６２ 軸

Claims (12)

  1. 集積回路を有する基板と、
    前記集積回路に対して同じ接続機能を有する電極として、前記基板の同一主面上に、ワイヤー接続用電極及びバンプ接続用電極を備えることを特徴とする半導体素子。
  2. 請求項２において、
    前記ワイヤー接続用電極は、前記主面の周縁部に配置され、
    前記バンプ接続用電極は、前記主面において前記ワイヤー接続用電極よりも内側に配置されることを特徴とする半導体素子。
  3. 請求項１又は２において、
    前記主面を２つに分割する直線を定めるとき、
    前記ワイヤー接続用電極と、前記バンプ接続用電極とは、前記直線を挟んで互いに反対側に位置することを特徴とする半導体素子。
  4. 請求項１又は２において、
    前記基板の前記主面を２行２列に分割する４つの領域を定めるとき、
    前記ワイヤー接続用電極は、ある一つの前記領域に位置し、
    前記バンプ接続用電極は、前記ある一つの領域に隣接する他の領域に位置することを特徴とする半導体素子。
  5. 請求項１又は２において、
    前記基板の前記主面を２行２列に分割する４つの領域を定めるとき、
    前記ワイヤー接続用電極は、ある一つの前記領域に位置し、
    前記バンプ接続用電極は、前記基板を裏返したときに前記一つの領域に対応する配置となる領域に位置することを特徴とする半導体素子。
  6. 請求項１又は２において、
    前記基板の前記主面を２行２列に分割する４つの領域を定め、時計回りに第１領域、第２領域、第３領域及び第４領域とするとき、
    前記ワイヤー接続用電極及び前記バンプ接続用電極のペアを複数備え、
    前記複数のペアとして、
    前記第１領域に位置する前記ワイヤー接続用電極と前記第２領域に位置する前記バンプ接続用電極とからなるペアと、
    前記第１領域に位置する前記バンプ接続用電極と前記第２領域に位置する前記ワイヤー接続用電極とからなるペアと、
    前記第３領域に位置する前記ワイヤー接続用電極と前記第４領域に位置する前記バンプ接続用電極とからなるペアと、
    前記第３領域に位置する前記バンプ接続用電極と前記第４領域に位置する前記ワイヤー接続用電極からなるペアとが設けられていることを特徴とする半導体素子。
  7. 請求項１〜６のいずれか一つにおいて、
    前記基板は四角形であり、その少なくとも一つの角部にダミー電極を備えることを特徴とする半導体素子。
  8. 請求項７において、
    前記ダミー電極は、前記バンプ接続用電極よりも大きいことを特徴とする半導体素子。
  9. 請求項７又は８において、
    前記ダミー電極のうちの少なくとも一つに認識マークが付されていることを特徴とする半導体素子。
  10. 請求項１〜９のいずれか一つの半導体素子と、
    前記半導体素子を実装する実装基板とを備え、
    前記半導体素子は、前記主面を前記実装基板とは反対側に向けて実装され、
    前記実装基板上における前記半導体素子の外側の領域に接続端子が複数設けられ、
    前記半導体素子の前記ワイヤー接続用電極と、前記実装基板の前記接続端子とがワイヤーを介して接続されていることを特徴とする半導体装置。
  11. 請求項１〜９のいずれか一つの半導体素子と、
    前記半導体素子を実装する実装基板とを備え、
    前記半導体素子は、前記主面を前記実装基板に向けて実装され、
    前記実装基板上における前記半導体素子の内側の領域に接続端子が複数設けられ、
    前記半導体素子の前記バンプ接続用電極と、前記実装基板の前記接続端子とがバンプを介して接続されていることを特徴とする半導体装置。
  12. 請求項７〜９のいずれか一つの半導体素子と、
    前記半導体素子を実装する実装基板とを備え、
    前記半導体素子は、前記主面を前記実装基板に向けて実装され、
    前記実装基板上における前記半導体素子の内側の領域に接続端子が複数設けられ、
    前記半導体素子の前記バンプ接続用電極と、前記実装基板の前記接続端子とがバンプを介して接続され、
    前記実装基板に設けられた放熱用電極と、前記半導体素子に設けられた前記ダミー電極とがバンプを介して接続されていることを特徴とする半導体装置。
JP2008134697A 2008-05-22 2008-05-22 半導体素子とそれを用いた半導体装置 Expired - Fee Related JP4639245B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008134697A JP4639245B2 (ja) 2008-05-22 2008-05-22 半導体素子とそれを用いた半導体装置
US12/365,542 US20090289357A1 (en) 2008-05-22 2009-02-04 Semiconductor element and semiconductor device using the same
US13/152,095 US20110233772A1 (en) 2008-05-22 2011-06-02 Semiconductor element and semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008134697A JP4639245B2 (ja) 2008-05-22 2008-05-22 半導体素子とそれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2009283718A true JP2009283718A (ja) 2009-12-03
JP4639245B2 JP4639245B2 (ja) 2011-02-23

Family

ID=41341480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008134697A Expired - Fee Related JP4639245B2 (ja) 2008-05-22 2008-05-22 半導体素子とそれを用いた半導体装置

Country Status (2)

Country Link
US (2) US20090289357A1 (ja)
JP (1) JP4639245B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6262573B2 (ja) * 2014-03-07 2018-01-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6565895B2 (ja) * 2016-12-26 2019-08-28 日亜化学工業株式会社 半導体装置用パッケージ及び半導体装置
EP3588550A4 (en) * 2017-02-22 2021-01-13 Kyocera Corporation SWITCH SUBSTRATE, ELECTRONIC DEVICE AND ELECTRONIC MODULE
CN110660747A (zh) * 2018-06-28 2020-01-07 晟碟信息科技（上海）有限公司 包含加固角部支撑件的半导体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63267598A (ja) * 1987-04-27 1988-11-04 株式会社日立製作所 半導体装置およびその製造方法
JPH0494732U (ja) * 1991-01-11 1992-08-17
JP2000232127A (ja) * 1999-02-09 2000-08-22 Mitsubishi Electric Corp 半導体装置
JP2003124255A (ja) * 2001-10-17 2003-04-25 Seiko Epson Corp 半導体装置及びその製造方法、半導体チップ及び実装方法
JP2003179096A (ja) * 2002-12-19 2003-06-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2007053148A (ja) * 2005-08-16 2007-03-01 Renesas Technology Corp 半導体モジュール
JP2008112878A (ja) * 2006-10-31 2008-05-15 Seiko Instruments Inc 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3549714B2 (ja) * 1997-09-11 2004-08-04 沖電気工業株式会社 半導体装置
US6175152B1 (en) * 1998-06-25 2001-01-16 Citizen Watch Co., Ltd. Semiconductor device
US6927491B1 (en) * 1998-12-04 2005-08-09 Nec Corporation Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board
US6399958B1 (en) * 1998-12-09 2002-06-04 Advanced Micro Devices, Inc. Apparatus for visual inspection during device analysis
US6511901B1 (en) * 1999-11-05 2003-01-28 Atmel Corporation Metal redistribution layer having solderable pads and wire bondable pads
US6342399B1 (en) * 1999-11-08 2002-01-29 Agere Systems Guardian Corp. Testing integrated circuits
JP3996315B2 (ja) * 2000-02-21 2007-10-24 松下電器産業株式会社 半導体装置およびその製造方法
JP3701542B2 (ja) * 2000-05-10 2005-09-28 シャープ株式会社 半導体装置およびその製造方法
JP3922870B2 (ja) * 2000-08-04 2007-05-30 東レエンジニアリング株式会社 実装方法
JP2003007902A (ja) * 2001-06-21 2003-01-10 Shinko Electric Ind Co Ltd 電子部品の実装基板及び実装構造
US6528351B1 (en) * 2001-09-24 2003-03-04 Jigsaw Tek, Inc. Integrated package and methods for making same
JP3890947B2 (ja) * 2001-10-17 2007-03-07 松下電器産業株式会社 高周波半導体装置
TW525281B (en) * 2002-03-06 2003-03-21 Advanced Semiconductor Eng Wafer level chip scale package
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
JP3657246B2 (ja) * 2002-07-29 2005-06-08 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6960830B2 (en) * 2002-10-31 2005-11-01 Rohm Co., Ltd. Semiconductor integrated circuit device with dummy bumps
JP4150604B2 (ja) * 2003-01-29 2008-09-17 日立マクセル株式会社 半導体装置
JP2006269598A (ja) * 2005-03-23 2006-10-05 Fuji Photo Film Co Ltd 固体撮像素子、固体撮像素子の製造方法
US7554193B2 (en) * 2005-08-16 2009-06-30 Renesas Technology Corp. Semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63267598A (ja) * 1987-04-27 1988-11-04 株式会社日立製作所 半導体装置およびその製造方法
JPH0494732U (ja) * 1991-01-11 1992-08-17
JP2000232127A (ja) * 1999-02-09 2000-08-22 Mitsubishi Electric Corp 半導体装置
JP2003124255A (ja) * 2001-10-17 2003-04-25 Seiko Epson Corp 半導体装置及びその製造方法、半導体チップ及び実装方法
JP2003179096A (ja) * 2002-12-19 2003-06-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2007053148A (ja) * 2005-08-16 2007-03-01 Renesas Technology Corp 半導体モジュール
JP2008112878A (ja) * 2006-10-31 2008-05-15 Seiko Instruments Inc 半導体装置

Also Published As

Publication number Publication date
US20090289357A1 (en) 2009-11-26
US20110233772A1 (en) 2011-09-29
JP4639245B2 (ja) 2011-02-23

Similar Documents

Publication Publication Date Title
JP4639245B2 (ja) 半導体素子とそれを用いた半導体装置
JP2004356339A (ja) 半導体装置、ｔｃｐ型半導体装置、ｔｃｐ用テープキャリア、プリント配線基板
JP4513770B2 (ja) 半導体装置
JP2016122802A (ja) 半導体装置
JP5884854B2 (ja) 半導体装置および半導体モジュール
TWI517318B (zh) 具金屬柱組之基板及具金屬柱組之封裝結構
JP2005340724A (ja) 半導体集積回路
US20160240494A1 (en) Rf package and manufacturing method thereof
JP6314591B2 (ja) 半導体装置および半導体装置の製造方法
JP6102770B2 (ja) 高周波モジュール
KR20190009710A (ko) 차재용 전자 회로 실장 기판
KR102163311B1 (ko) 반도체 집적 회로
US11189591B2 (en) Electronic module
JP2008227429A (ja) 電子回路モジュールおよび多層配線板
JP2011114071A (ja) 半導体集積回路装置及びその入出力用ボンディングパッドの配置方法
JP2000243862A (ja) インターポーザ基板
JP5792083B2 (ja) 部品実装基板
JP5218087B2 (ja) 半導体装置
JP2008159815A (ja) 半導体装置の製造方法
JPH07297370A (ja) 半導体集積回路装置のパッドおよび配線
JP2005347489A (ja) 半導体装置
JP2009260147A (ja) 半導体集積回路装置
JP2000012618A (ja) 半導体集積回路装置
JP6449132B2 (ja) 信号処理装置
JP2004079559A (ja) 半導体チップ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101129

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees