DE4200586A1 - Verfahren zum herstellen von integrierten schaltungen sowie integrierte schaltung - Google Patents

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von integrierten Schaltungen, bei dem mehrere Schaltungen auf einer Halbleiterscheibe gemeinsam erzeugt werden und danach die Halbleiterscheibe zum Trennen in einzelne Chips mit je einer integrierten Schaltung durch Schnitte zerlegt wird.

Ferner betrifft die Erfindung eine integrierte Schaltung, die auf einer Halbleiterscheibe mit einer Anzahl weiterer integrierter Schaltungen gemeinsam erzeugt ist, wobei jeweils eine integrierte Schaltung tragende Chips durch Schnitte von benachbarten Chips getrennt worden sind.

Wenn die Herstellungsschritte zum Herstellen der integrierten Schaltung durchlaufen sind, wird jede einzelne Schaltung auf der Halbleiterscheibe auf Funktionsfähigkeit geprüft. Dafür werden Anschlußflächen jeder integrierten Schaltung über Kontaktspitzen kontak­ tiert und mit Betriebsspannung und Steuersignalen versorgt, und durch beispielsweise besondere Kombinationen der Steuersignale oder über wenigstens eine Anschluß fläche, die nur für das Testen der Schaltung auf Funktionsfähigkeit verwendet wird, wird ein Signal erzeugt bzw. zugeführt, das die Schaltung in einen besonderen Zustand versetzt. Dieser Zustand wird im weiteren als Testzustand bezeichnet. Bei bestimmten Arten von Schaltungen ist es nun erforderlich, daß dieser Test­ zustand nur während des Betriebs der Schaltung auf der Halbleiterscheibe vor dem Trennen eingestellt werden kann, jedoch anschließend nach dem Vereinzeln bei der von den benachbarten Schaltungen getrennten integrierten Schaltung unbedingt verboten ist.

Dies betrifft beispielsweise integrierte Schaltungen, die in sogenannte Chipkarten eingesetzt werden, wie beispiels­ weise Speicherkarten (z. B. Telefonkarten) oder Smart Cards für Bankkunden. Bei Telefonkarten, die bei der Ausgabe einen bestimmten Wert darstellen, wird nämlich bei der Benutzung abhängig von den Gesprächen, die unter Benutzung der Karte durchgeführt werden, einzelne Wertein­ heiten abgebucht bzw. gelöscht, indem bestimmte Speicher­ plätze eines Speichers auf der integrierten Schaltung in der Telefonkarte verändert werden. Bei dem Test der inte­ grierten Schaltung muß nun geprüft werden, ob der Speicher sich tatsächlich verändern läßt, und nach der Prüfung muß der ursprüngliche bzw. unbenutzte Zustand wieder herge­ stellt werden. Diese letztere Wiederherstellung des ursprünglichen unbenutzten Zustands darf jedoch im Betrieb nicht mehr möglich sein, damit bereits abgebuchte Wertein­ heiten dann nicht mehr gelöscht bzw. wieder gültig gemacht werden können. Entsprechendes gilt beispielsweise für Scheckkarten, bei denen eine Geheimnummer einmalig ein­ schreibbar sein soll, die danach jedoch nicht mehr ver­ änderbar sein darf. Bei der Herstellung der integrierten Schaltung für Scheckkarten muß geprüft werden, ob der dafür vorgesehene Speicher einschreibbar ist, und nach Abschluß des Testes muß der Speicher jedoch wieder gelöscht werden. In all diesen Fällen darf es also für eine betrügerische Person nicht bzw. nahezu nicht möglich sein, den Testzustand in der integrierten Schaltung ein­ zustellen.

Bei verschiedenen bekannten integrierten Schaltungen dieser Art wird die Einstellung des Testzustandes in der integrierten Schaltung beispielsweise dadurch verhindert, daß die Leiterbahn von der nur für das Testen verwendeten Anschlußfläche zu einem entsprechenden Element der inte­ grierten Schaltung durch einen hohen Stromstoß durchge­ schmolzen wird, oder es wird eine EEPROM-Zelle mit dieser Leiterbahn verbunden, die nach dem Test in einen Zustand programmiert wird, in dem ein über die Anschlußfläche zugeführtes Signal nicht mehr zur integrierten Schaltung gelangt. Alle diese Maßnahmen erfordern jedoch eine zusätzliche Fläche innerhalb der integrierten Schaltung, beispielsweise für einen Leistungstransistor zur Erzeugung eines Stromstoßes zum Durchschmelzen der Leiterbahn oder für die EEPROM-Zelle einschließlich deren Programmier­ anschluß.

Aufgabe der Erfindung ist es daher, ein Verfahren der eingangs genannten Art anzugeben, durch das die Ein­ stellung des Testzustandes in der integrierten Schaltung nach der Trennung von den benachbarten Schaltungen mit einfachen Mitteln und unter Verwendung möglichst wenig zusätzlicher Chipfläche zuverlässig verhindert werden kann.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß auf der Halbleiterscheibe für jede integrierte Schaltung wenigstens eine elektrische Leiterbahn, die ein nur zum Einstellen eines vorzugsweise zum Testen dienenden Betriebszustandes erforderliches Signal führt, wenigstens einmal über einen Bereich der Halbleiterscheibe geführt wird, über den einer der Schnitte zum Zerlegen der Halb­ leiterscheibe gelegt wird.

Ferner besteht eine Aufgabe der Erfindung darin, eine integrierte Schaltung anzugeben, bei der nach der Trennung von den benachbarten Schaltungen die Einstellung eines Testzustandes mit einfachen Mitteln praktisch unmöglich ist, ohne daß dafür wesentliche zusätzliche Fläche auf der integrierten Schaltung erforderlich ist.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß wenigstens eine elektrische Leiterbahn, die zum Übertragen eines Signals bestimmt ist, das nur zur Einstellung eines vorzugsweise zum Testen dienenden Betriebszustandes vor dem Trennen erforderlich ist, über einen Rand des Chips hinaus derart verläuft, daß diese Leiterbahn durch den Schnitt zum Trennen des Chips von bei der Herstellung benachbarten Chips wenigstens einmal unterbrochen ist.

Der Erfindung liegt die Erkenntnis zugrunde, daß durch die Führung der Leiterbahn über den Bereich der Halbleiter­ scheibe, über den der Schnitt zum Trennen der integrierten Schaltungen voneinander gelegt wird, nach dem Test auto­ matisch die Leiterbahn durchtrennt wird, so daß, ohne weitere Maßnahmen verhindert ist, daß der Testzustand der integrierten Schaltung erneut eingestellt werden kann.

Durch die erfindungsgemäßen Maßnahmen wird eine sichere Trennung der Leiterbahn erreicht, ohne daß hierfür zusätz­ liche elektrische Maßnahmen beim Test erforderlich sind und ohne daß diese Trennung durch Alterungserscheinungen wieder aufgehoben werden kann, wie dies bei durchgeschmol­ zenen Leiterbahnen gelegentlich auftreten kann. Auch die beim Durchschmelzen auftretenden thermischen Beanspruchun­ gen im Kristall werden vermieden.

Die Leiterbahn, über die das nur für die Einstellung des Testzustandes erforderliche Signal verläuft, kann von einem entsprechenden Element der integrierten Schaltung heraus und wieder zurück zur integrierten Schaltung führen. Eine einfache Ausbildung der Leiterbahn besteht nach einer Ausgestaltung der Erfindung darin, daß die elektrische Leiterbahn zwischen einem Anschluß der inte­ grierten Schaltung und einer nur zum Testen verwendeten Anschlußfläche verläuft.

Die Führung der Leiterbahn über den Rand der integrierten Schaltung hinaus über den Bereich, in den der Schnitt zum Trennen der integrierten Schaltungen gelegt wird, ist auf verschiedene Weise möglich. Eine weitere Ausgestaltung der Erfindung ist dadurch gekennzeichnet, daß die elektrische Leiterbahn aus einer ersten Leiterbahn, die sich von dem Anschluß der integrierten Schaltung zum Rand des Chips hin erstreckt, einer zweiten Leiterbahn, die sich von einem Rand zur auf dem Chip angeordneten Anschlußfläche erstreckt, und aus einer dritten Leiterbahn besteht, die die erste und die zweite Leiterbahn nur vor dem Trennen des Chips von dem benachbarten Chips miteinander ver­ bindet. Auf diese Weise führt die elektrische Leiterbahn in Form einer Schleife von dem Anschluß der integrierten Schaltung zur Anschlußfläche, so daß diese Leiterbahn durch den Schnitt zum Trennen der integrierten Schaltungen im wesentlichen zweimal unterbrochen wird. Um eine besonders zuverlässige Unterbrechung zu erreichen, ist es nach einer weiteren Ausgestaltung der Erfindung zweck­ mäßig, daß die dritte Leiterbahn über den benachbarten Chip verläuft. Dabei wird praktisch kein zusätzlicher Platz auf diesem benachbarten Chip benötigt.

Eine andere Ausgestaltung der Erfindung ist dadurch gekennzeichnet, daß die zum Testen verwendete Anschluß­ fläche auf dem bei der Herstellung benachbarten Chip angeordnet ist. Dadurch wird die Anschlußfläche beim Trennen der integrierten Schaltungen voneinander zwangs­ läufig von der zugehörigen integrierten Schaltung getrennt. Auch dabei wird keine zusätzliche Fläche auf dem Chip benötigt, denn die Anschlußfläche, die sich auf der benachbarten Schaltung befindet, nimmt nur die Fläche ein, die durch die entsprechende Anschlußfläche dieser benach­ barten Schaltung gespart wird.

Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnung näher erläutert. Es zeigen:

Fig. 1 mehrere benachbarte integrierte Schaltungen mit schleifenförmiger Führung der Leiterbahn,

Fig. 2 mehrere benachbarte integrierte Schaltungen mit einer nur für das Testen verwendeten Anschlußfläche,

Fig. 3 mehrere benachbarte integrierte Schaltungen mit einer auf dem benachbarten Chip angeordneten Anschluß­ fläche.

Fig. 1 zeigt einen Ausschnitt aus einer Halbleiterscheibe mit einer Anzahl Chips mit integrierten Schaltungen, von denen der Chip 1 in der Mitte vollständiger und der diesem rechts benachbarte Chip 30 zum Teil näher dargestellt ist. Zwischen den einzelnen, überwiegend nur teilweise darge­ stellten Chips verlaufen schraffiert dargestellte Bereiche 2, 3, 4 und 5, über die nach vollständiger Herstellung einschließlich Test Schnitte gelegt werden, durch die die einzelnen Chips mit den integrierten Schaltungen vonein­ ander getrennt werden, so daß sie einzeln weiterverarbei­ tet werden können.

Der Chip 1 enthält einen Bereich 10, in dem die Bauele­ mente der integrierten Schaltung insbesondere durch Diffu­ sion erzeugt und über denen die ebenfalls nicht näher dargestellten Leiterbahnen angeordnet sind. Die Leiter­ bahnen können z. B. aus Metall oder auch aus Poly-Silizium bestehen und sind besonders im letzten Fall mit einer isolierenden Schicht bedeckt. Ferner sind am Rand des Chips 1 neben der integrierten Schaltung 10 Anschluß­ flächen 11 bis 18 angeordnet, über die die integrierte Schaltung 10 nach außerhalb in Verbindung steht. Die Anschlußflächen 11 bis 18 sind über kurze Leiterbahnen 21 bis 28 mit nicht näher dargestellten Elementen in dem Bereich 10 verbunden. Zum Messen der Funktion der inte­ grierten Schaltung 10 auf der Halbleiterscheibe werden auf diese Anschlußflächen 11 bis 18 Kontaktspitzen aufgesetzt und darüber Versorgungsspannungen und Steuersignale zugeführt bzw. abgenommen.

Ferner ist eine Leiterbahn dargestellt, die aus drei Teilen 9a, 9b und 9c besteht. Davon führen die zwei Teile 9a und 9b von der integrierten Schaltung 10 zum Rand des Chips 1 über den Bereich 4, und diese beiden Teile werden durch den Teil 9c miteinander verbunden, der sich auf dem benachbarten Chip 30 befindet. Über diese Leiterbahn aus den Teilen 9a, 9b und 9c wird ein Signal geführt, das durch eine besondere Kombination von Steuersignalen, die im normalen Betrieb nicht auftritt, in der integrierten Schaltung 10 erzeugt wird und das für die Einstellung des Testzustandes der integrierten Schaltung 10 unbedingt erforderlich ist, aber im normalen Betriebszustand nicht benötigt wird. Nach dem Test und dem Zerlegen der Halb­ leiterscheibe in einzelne Chips 1, 30 usw. durch Schnitte unter anderem in den Bereichen 2, 3, 4 und 5 ist die Leiterbahn aus den Teilen 9a, 9b und 9c mit Sicherheit unterbrochen, so daß der Testzustand nicht mehr einge­ stellt werden kann, ohne daß durch die Unterbrechung die Funktion im normalen Betriebszustand beeinträchtigt ist.

In Fig. 2 ist wieder ein Ausschnitt aus einer Halbleiter­ scheibe dargestellt, wobei auf dem Chip 1 in der Mitte der Fig. 1 eine integrierte Schaltung 10 und Anschlußflächen 11 und 13 bis 18 angeordnet sind, von denen die Anschluß­ flächen 11, 13 bis 15 sowie 17 und 18 über kurze Leiter­ bahnen 21, 23 bis 25 sowie 27 und 28 mit der integrierten Schaltung verbunden sind. Lediglich die Anschlußfläche 16, die zum Zuführen eines Signals zum Einstellen eines Test­ zustandes in der integrierten Schaltung 10 dient, ist über eine aus drei Teilen 26a, 26b und 26c bestehende Leiter­ bahn mit der integrierten Schaltung 10 verbunden. Der Teil 26a der Leiterbahn führt von der integrierten Schaltung 10 zum Rand des Chips 1 und in den Bereich 4, der zweite Teil 26b der Leiterbahn führt von der Anschlußfläche 16 zum Rand des Chips 1 und in den Bereich 4, und der dritte Teil der Leiterbahn 26c ist auf dem benachbarten Chip 30 am Rand angeordnet und verbindet die beiden Teile 26a und 26b der Leiterbahn. In der Umgebung der Leiterbahn 26c ist auf dem Chip 30 keine Anschluß­ fläche dargestellt, sondern zwischen den Anschlußflächen 31 und 33 ist ein entsprechender Abstand gelassen. Ent­ sprechendes gilt für die Anschlußflächen 11 und 13 auf dem Chip 1, zwischen denen der Teil 41c der Leiterbahn des links benachbarten Chips verläuft. Tatsächlich kann der Teil 26c der Leiterbahn jedoch weiter am Rand angeordnet werden oder sogar vollständig innerhalb des Bereichs 4 verlaufen, so daß in seiner Umgebung noch eine weitere Anschlußfläche angeordnet werden kann. Wesentlich ist, daß dieser Teil 26c der Leiterbahn durch den Schnitt im Bereich 4 tatsächlich vollständig erfaßt wird, und zwar auch bei seitlichen Toleranzen der Lage dieses Schnittes.

Solange die integrierten Schaltungen auf der Halbleiter­ scheibe noch zusammenhängend vorhanden sind, kann über die Anschlußfläche 16 ein Signal zu einem Element im Bereich 10 geleitet werden, um einen Testzustand einzu­ stellen. Wenn jedoch die einzelnen Chips, in Fig. 1 also die Chips 1 und 30, durch einen Schnitt im Bereich 4 von­ einander getrennt sind, ist diese Leiterbahn jedoch zuver­ lässig unterbrochen, so daß es nicht mehr möglich ist, den Testzustand in der integrierten Schaltung 10 einzustellen. Der Abstand zwischen den Teilen 26a und 26c der Leiterbahn am Rand des Chips 1 sollte ausreichend groß sein, so daß zuverlässig vermieden wird, daß beim Führen des Schnittes im Bereich 4 Material der ebenfalls durchgetrennten Teile der Leiterbahn verschmieren und dadurch eine Verbindung zwischen den Teilen der Leiterbahn 26a und 26b nach dem Trennen hergestellt wird.

In Fig. 3 ist ein entsprechender Ausschnitt einer Halb­ leiterscheibe mit integrierten Schaltungen dargestellt, bei dem einander entsprechende Teile mit denselben Bezugs­ zeichen wie in Fig. 1 und 2 bezeichnet sind. Auch hier sind wieder in dem Bereich 10 auf dem Chip 1 die Elemente der integrierten Schaltung und deren Verbindungen unter­ einander angeordnet, die über die Verbindungen 21 bis 25 sowie 27 und 28 mit Anschlußflächen 11 bis 15 sowie 17 und 18 für eine elektrische Kontaktierung in Verbindung stehen. Ferner ist eine Leiterbahn 29 dargestellt, die zu einer Anschlußfläche 19 zwischen den Anschlußflächen 31, 32 und 34 auf dem benachbarten Chip 30 führt. Die Anschlußfläche 19 ist etwas weiter am Rand liegend dargestellt, da eine Beschädigung dieser Anschlußfläche durch den Schnitt zum Zerlegen der Halbleiterscheibe nicht nachteilig ist, die Anschlußfläche 19 kann jedoch auch in einer Reihe mit den Anschlußflächen 31, 32 und 34 liegen. Wenn die Anschlußfläche 19 jedoch näher am Bereich 4 angeordnet ist, steht auf dem Chip 30 für die integrierte Schaltung 40 darauf in der Nähe der Anschlußfläche 19 mehr Platz zur Verfügung, der für die integrierte Schaltung 40 ausgenutzt werden kann.

Bei noch nicht zerlegter Halbleiterscheibe, also bei noch zusammenhängenden Chips 1 und 30, kann über die Anschluß­ fläche 19 ein Signal zum Einstellen des Testzustandes der integrierten Schaltung 10 zugeführt werden. Wenn die beiden Chips 1 und 30 jedoch voneinander getrennt sind, ist die Verbindung zwischen der Anschlußfläche 19 und der Leiterbahn 29 zuverlässig unterbrochen, so daß in der integrierten Schaltung 10 auf diese Weise kein Testzustand mehr eingestellt werden kann.

Durch die Anordnung der Anschlußfläche 19 auf dem benach­ barten Chip 30 geht effektiv kein Platz verloren, da die entsprechende Anschlußfläche des Chips 30, nämlich die Anschlußfläche 39, auf dem Chip 1 liegt und über die Leiterbahn 49, die ebenfalls über den Bereich 4 führt, mit der integrierten Schaltung 40 auf dem Chip 30 verbunden ist. Die Chips 1 und 30 bilden auf der Halbleiterscheibe also ein zusammengehörendes Paar, beispielsweise indem die integrierten Schaltungen 10 und 40 um 180° zueinander gedreht angeordnet sind oder ein unterschiedliches Lay-out aufweisen. Nach dem Trennen der Chips voneinander hat diese paarweise Zuordnung jedoch keine Bedeutung mehr.

Diese Zuordnung vor dem Trennen der Chips kann aber dazu verwendet werden, eine Anschlußfläche, die nur für die Einstellung des Testzustandes dient, ganz einzusparen. Wenn nämlich die gestrichelt dargestellten Ver­ bindungen 29a und 49a zusätzlich vorgesehen werden, kann der Anschluß 39 im normalen Betrieb als Signalanschluß für die integrierte Schaltung 10 verwendet werden, da beim Testen der integrierten Schaltung 40 die integrierte Schaltung 10 keine Betriebsspannung oder sonstige Signale erhält und somit das zum Testen der integrierten Schaltung 40 über die Anschlußfläche 39 zugeführte Signal keine Wirkung auf die integrierte Schaltung 10 hat. Entsprechendes gilt für die Anschlußfläche 19, die im normalem Betrieb über die Leiterbahn 49a als Signal­ anschluß für die integrierte Schaltung 40 dienen kann. Es ist klar, daß in diesem Falle die Anschlußflächen 19 und 39 nicht zu nahe am Rand der Chips angeordnet sein sollten, um Beschädigungen durch den Schnitt zum Trennen sicher zu vermeiden.

Claims (6)

1. Verfahren zum Herstellen von integrierten Schal­ tungen, bei dem mehrere Schaltungen auf einer Halbleiter­ scheibe gemeinsam erzeugt werden und danach die Halb­ leiterscheibe zum Trennen in einzelne Chips mit je einer integrierten Schaltung durch Schnitte zerlegt wird, dadurch gekennzeichnet, daß auf der Halbleiterscheibe für jede integrierte Schaltung wenigstens eine elektrische Leiterbahn, die ein nur zum Einstellen eines vorzugsweise zum Testen dienenden Betriebszustandes erforderliches Signal führt, wenigstens einmal über einen Bereich der Halbleiterscheibe geführt wird, über den einer der Schnitte zum Zerlegen der Halbleiterscheibe gelegt wird.

2. Integrierte Schaltung, die auf einer Halbleiter­ scheibe mit einer Anzahl weiterer integrierter Schaltungen gemeinsam erzeugt ist, wobei jeweils eine integrierte Schaltung tragende Chips durch Schnitte von benachbarten Chips getrennt worden sind, dadurch gekennzeichnet, daß wenigstens eine elektrische Leiterbahn (9a, 9b, 9c; 26a, 26b, 26c; 29, 49), die zum Übertragen eines Signals bestimmt ist, das nur zur Ein­ stellung eines vorzugsweise zum Testen dienenden Betriebs­ zustandes vor dem Trennen erforderlich ist, über einen Rand des Chips (1) hinaus derart verläuft, daß diese Leiterbahn durch den Schnitt zum Trennen des Chips (1) von bei der Herstellung benachbarten Chips (30) wenigstens einmal unterbrochen ist.

3. Integrierte Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die elektrische Leiterbahn (26a, 26b, 26c; 29) zwischen einem Anschluß der inte­ grierten Schaltung (10) und einer zum Testen verwendeten Anschlußfläche (16; 19) verläuft.

4. Integrierte Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die elektrische Leiterbahn aus einer ersten Leiterbahn (26a), die sich von dem Anschluß der integrierten Schaltung (10) zum Rand des Chips (1) hin erstreckt, einer zweiten Leiterbahn (26b), die sich von einem Rand zur auf dem Chip (1) angeordneten Anschlußfläche (15) erstreckt, und aus einer dritten Leiterbahn (26c) besteht, die die erste und die zweite Leiterbahn (26a, 26b) nur vor dem Trennen des Chips (1) von den benachbarten Chips (30) miteinander verbindet.

5. Integrierte Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die dritte Leiterbahn (26c) über den benachbarten Chip (30) verläuft.

6. Integrierte Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die zum Testen verwendete Anschlußfläche (19) auf dem bei der Herstellung benach­ barten Chip (30) angeordnet ist.