DE3879813T2 - Integrierte Halbleiterschaltung mit Signallinien. - Google Patents

Integrierte Halbleiterschaltung mit Signallinien.

Info

Publication number
DE3879813T2
DE3879813T2 DE88113947T DE3879813T DE3879813T2 DE 3879813 T2 DE3879813 T2 DE 3879813T2 DE 88113947 T DE88113947 T DE 88113947T DE 3879813 T DE3879813 T DE 3879813T DE 3879813 T2 DE3879813 T2 DE 3879813T2
Authority
DE
Germany
Prior art keywords
cell
signal
row
cells
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE88113947T
Other languages
English (en)
Other versions
DE3879813D1 (de
Inventor
Toshiki C O Patent Di Morimoto
Seji C O Patent Divis Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3879813D1 publication Critical patent/DE3879813D1/de
Application granted granted Critical
Publication of DE3879813T2 publication Critical patent/DE3879813T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung betrifft eine teilweise standardisierte Halbleiter-IC-Vorrichtung (integrierte Schaltung), und insbesondere eine Halbleiter-IC- Vorrichtung, die Signalleitungen zur Zufuhr eines Signals, wie beispielsweise eines Taktsignals, zu irgendwelchen Orten einer zugehörigen Schaltung aufweist.
  • Fig. 1 ist eine Aufsicht mit einer Darstellung des Musters einer konventionellen Standardzellen- oder Gatearray- Halbleiter-IC-Vorrichtung. In Fig. 1 bezeichnet die Bezugsziffer 50 einen IC-Chipkörper mit mehreren Zellenreihen 51, die jeweils aus mehreren Standardzellen bestehen, und einem Makroblock 52, wie beispielsweise einem Speicher. Mehrere I/O-Zellen 53 sind um den Chipkörper 50 herum vorgesehen. Von diesen IO-Zellen ist die Zelle 53A ein Takttreiber-Typ, der eine größere Treiberkapazität aufweist und ein Taktsignal empfängt. Das Taktsignal wird an der Zelle 53A verstärkt und über Signalleitungen 54 an eine zugehörige Zelle in der jeweiligen Zellenreihe 51 zugeführt.
  • Fig. 2 ist eine Äquivalenzschaltung, welche eine Beziehung einer Signalverbindung zwischen der Takttreiberzelle und den Standardzellen in der jeweiligen Zellenreihe zeigt. In Fig. 2 bezeichnen die Bezugsziffern 55 Standardzellen, beispielsweise Flip-Flops (F/F), die in den jeweilgen Zellenreihen angeordnet sind und ein zugehöriges Taktsignal erfordern.
  • Bei der voranstehend beschriebenen, teilweise standardisierten integrierten Schaltung wird das Verbindungs-Layout der Signal leitungen 54 zur Zuführung eines Taktsignals dadurch ausgeführt, daß statistisch unverbundene Bereiche durch ein Layout-CAD aufgefunden werden, was dazu führt, daß die Verbindungsleitungen übermäßig lang sind. Daher weisen die zugehörigen Signalleitungen einen Widerstand auf, der zu groß ist, als daß er vernachlässigt werden könnte, und ein Signal wird der jeweiligen Zelle mit einer unterschiedlichen Verzögerungszeit zugeführt.
  • Bei einer Erhöhung der Abmessungen einer betreffenden integrierten Schaltung wird eine Ausgangssignalform der Takttreiberzelle verzerrt, manchmal sogar deutlich, abhängig von der Entfernung von der Takttreiberzelle zu der jeweiligen zugeordneten Zelle. Wenn dieses Signal ein Taktsignal ist, tritt bei der integrierten Schaltung ein Problem, wie beispielsweise eine Taktunsymmetrie, auf, so daß kein normaler Betrieb mehr möglich ist. Dieses Problem läßt sich nicht durch Verwendung einer Takttreiberzelle mit größerer Treiberkapazität lösen, da es durch den Widerstand der Signalleitung an sich vorgerufen wird. Dies bedeutet, daß bei der konventionellen Vorrichtung die Verbindungslänge der Signalleitung übermäßig groß wird, und daß das Signal den zugeordneten Zellen mit einer unterschiedlichen Verzögerungszeit und daher mit einer unterschiedlichen Phase zugeführt wird. Darüber hinaus wird die Signalform deutlich an der weiter entfernten Zelle oder den weiter entfernten Zellen gestört.
  • Das japanische Patent JP-A-61-2342 beschreibt eine integrierte Halbleiterschaltungs-Vorrichtung, welche Reihen aus Einheitsblöcken aufweist. In einer Takterzeugungsschaltung führen die Verdrahtungen einen höheren Strom und sind daher breiter als übliche Verdrahtungen ausgebildet. Die größeren Verdrahtungen sind senkrecht zu den Reihen der Einheitsblöcke ausgebildet, und an Verdrahtungen zur Zufuhr elektrischer Leistung an diese angeschlossen.
  • Eine der vorliegenden Erfindung zugrunde liegende Aufgabe besteht in der Bereitstellung einer integrierten Halbleiterschaltungs-Vorrichtung, welche eine Verringerung der Signalleitungslänge erzielen und das Merkmal eines niedrigen Widerstands erreichen kann, mit dem Ergebnis, daß die Deformation und Phasenverschiebung einer Signalform verringert werden können.
  • Gemäß der vorliegenden Erfindung wird eine integrierte Halbleiterschaltungs-Vorrichtung zur Verfügung gestellt, welche mehrere Zellenreihen aufweist, die jeweils mehrere standardzellen umfassen; Signalverbindungszellen, die in einer der Zellenreihen angeordnet sind und sämtlich auf einer geraden Linie senkrecht zu den Zellenreihen liegen; Signalleitungen für Zellenreihen, die an die Signalverbindungszellen angeschlossen sind, damit ein Signal, welches sich über die Signalverbindungszellen ausbreitet, den Zellen in den jeweiligen Zellenreihen zugeführt werden kann; und Reihen-Reihen-Signalleitungen, die jeweils zwischen die Signalverbindungszellen geschaltet sind und das Signal den Signalverbindungszellen zuführen, wobei die Reihen-Reihen-Signalleitungen eine Breite aufweisen, die größer ist als die der Signalleitungen für Zellenreihen.
  • Bei der integriertenHalbleiterschaltungs-Vorrichtung gemäß der vorliegenden Erfindung sind die signalverbindungszellen miteinander durch die Zellen- Zellen-Verbindungsleitung verbunden, deren Verbindungsbreite größer ist als die der üblichen Verbindungsleitung, was dazu führt, daß ein Signal sich zu der zugeordneten Zelle mit niedrigem Widerstand ausbreitet. Weiterhin sind die Signalverbindungszellen so in den jeweiligen Zellenreihen angeordnet, daß sie sich auf einer einzigen geraden Linie befnden, und daher ist es möglich, die jeweiligen Signalverbindungszellen durch die Zellen-Zellen-Verbindungsleitung zusammenzuschalten, so daß eine Entfernung der Signalverbindungsleitung verringert werden kann. Ein von der Signalverbindungszelle kommendes Signal wird in einer Reiheneinheit der zugeordneten Zelle in der jeweiligen Zellenreihe über die Leitung für Zellenreihen zugeführt, so daß sich ein Signal über eine minimale Länge einer Verbindungsleitung ausbreitet.
  • Wie voranstehend angegeben, wird gemäß der vorliegenden Erfindung eine integrierte Halbleiterschaltungs- Vorrichtung zur Verfügung gestellt, welche eine Signalverbindungs-Leitungslänge verringern und das Merkmal eines niedrigen Widerstands erzielen kann, so daß keine Phasenverschiebung einer Signalform oder eine Deformation der Signalform am Ausgang der Zelle auftritt, an welcher sie von einer Takttreiberzelle geliefert wird.
  • Die Erfindung läßt sich noch besser anhand der nachstehenden, ins Einzelne gehenden Beschreibung im Zusammenhang mit den beigefügten Zeichnungen verstehen, wobei:
  • Fig. 1 eine Aufsicht ist, welche das Muster einer konventionellen, teilweise standardisierten integrierten Halbleiterschaltungs-Vorrichtung zeigt;
  • Fig. 2 eine Äquivalenzschaltung ist, die eine Beziehung zwischen einer Takttreiberzelle und Standardzellen in jeweiligen Zellenreihen in der konventionellen, teilweise standardisierten integrierten Halbleiterschaltung von Fig. 1 zeigt;
  • Fig. 3 eine Aufsicht ist, welche das Muster eines IC- Chips zeigt, der durch Einbeziehung einer integrierten Halbleiterschaltungs-Vorrichtung in eine zugeordnete integrierte Schaltung eines Standardzellen-Typs erhalten wird;
  • Fig. 4 eine Aufsicht ist, welche ein detailliertes Muster einer Signalverbindungszelle in Fig. 3 zeigt;
  • Fig. 5 eine Ansicht ist, die eine signalverbindungsleitung zwischen einer Takttreiberzelle und Standardzellen in der jeweiligen Zellenreihe in der integrierten albleiterschaltungs-Vorrichtung von Fig. 3 zeigt;
  • Fig. 6 eine Aufsicht ist, die ein IC-Chipmuster einer integrierten Halbleiterschaltungs-Vorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigt, die bei einer integrierten Schaltung des Standardzellen-Typs eingesetzt wird;
  • Fig. 7 eine Aufsicht ist, die ein Muster einer Signalverbindungszelle und einer integrierten Halbleiterschaltungs-Vorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigt, die bei einer integrierten Schaltung des Standardzellen-Typs eingesetzt wird;
  • Fig. 8 eine Aufsicht ist, die ein IC-Chipmuster einschließlich einer signalverbindungszelle in Fig. 7 zeigt;
  • Fig. 9 eine Aufsicht ist, die ein ic-Chipmuster einer integrierten Halbleiterschaltung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigt, welche in Fig. 7 gezeigte Signalverbindungszellen aufweist; und
  • Fig. 10 eine Aufsicht ist, die ein Anordnungsmuster einer Signalverbindungszelle in einer integriertenHalbleiterschaltungs-Vorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigt, die bei einer integrierten Schaltung des Standardzellen-Typs eingesetzt wird.
  • Die Ausführungsform der vorliegenden Erfindung wird nachstehend unter Bezug auf die beigefügten Zeichnungen erläutert.
  • Fig. 3 ist eine Aufsicht, die ein IC-Chipmuster zeigt, das durch Einbeziehung der Erfindung in eine integrierte Schaltung des Standardzellen-TypS erhalten wird.
  • In Fig. 3 weist ein IC-Chipkörper 10 mehrere Zellenreihen 11 auf, die jeweils mehrere Zellen umfassen sowie einen Makroblock 12, wie beispielsweise einen Speicher. In den jeweiligen Zellenreihen 11 sind jeweils Signalverbindungszellen 13 so vorgesehen, daß sie sich auf einer einzigen Leitung quer über das Zellenreihenfeld befinden. Diese Signalverbindungszellen 13 sind gegenseitig durch eine Zellen-Zellen-Verbindungsleitung 14 verbunden, deren Breite größer ist als die gewöhnlicher Leitungen in den jeweiligen Zellenreihen.
  • Mehrere I/O-Zellen 15 sind um den Chipkörper 10 herum vorgesehen, und von diesen I/O-Zellen ist die I/O-Zelle 15A eine Takttreiberzelle mit einer größeren Treiberfähigkeit, welche ein Taktsignal empfängt. Das Taktsignal wird durch die Takttreiberzelle 15A verstärkt und über eine entsprechende Signalleitung an die Signalverbindungszelle 13 an einem Ort angekoppelt, der am nächsten an der Zelle 15A liegt.
  • Die Verbindungsleitung 16 für Zellenreihen, deren Breite gleich der der gewöhnlichen Verbindungsleitung ist, ist an die Signalverbindungszelle 13 angeschlossen. Durch die Zellenreihen-Verbindungsleitung 16 wird das Taktsignal einer Taktsignalanforderungs-Standardzelle zugeführt beispielsweise einer Standard-Flip-Flop-Zelle.
  • Fig. 4 ist eine Aufsicht, welche im einzelnen ein Muster einer Signalverbindungszelle 13 in der voranstehend erwähnten integrierten Schaltung zeigt. Die Signalverbindungszelle 13 weist eine Metallverbindungsschicht auf, beispielsweise aus Aluminium, sowie eine eingangsseitige Verbindungsleitung 17, deren Breite gleich der der Verbindungsleitung l4 ist, sowie eine ausgangsseitige Verbindungsleitung l8, die an die eingangsseitige Verbindungsleitung 17 angeschlossen ist und eine Breite gleich der der gewöhlichen Verbindungsleitung aufweist. Die eingangsseitige Verbindungsleitung 17 ist an die Zellen-Zellen-Verbindungsleitung 17 angeschlossen, und die ausgangsseitige Verbindungsleitung 18 ist an die nicht in Fig. 4 gezeigte Zellenreihen-Verbindungsleitung 16 angeschlossen.
  • Fig. 5 ist eine Äguivalenzschaltung, welche eine Beziehung von Signalverbindungsleitungen zwischen der Takttreiberzelle und Standardzellen in der jeweiligen Zellenreihe zeigt. In Fig. 5 weist die durch eine dicke Linie dargestellte Verbindungsleitung 21 eine eingangsseitige Verbindungsleitung 17 und eine Zellen- Zellen-Verbindungsleitung 14 auf, die beide eine entsprechende Verbindungsleitung in der Signalverbindungszelle 13 haben. Wie aus Fig. 5 deutlich wird, breitet sich ein Taktsignal von der Takttreiberzelle 15A über die Verbindungsleitung 21 zu der Zellenreihenposition aus. Die Verbindungsleitung 21 weist eine größere Breite auf und erstreckt sich, wie in Fig. 3 gezeigt, entlang einer geraden Linie, um so eine Minimalverbindungsleitung zu erhalten. Auf diese Weise ist es möglich, einen adäquat niedrigen Widerstandswert zu erhalten. Dies führt dazu, daß die Verzögerungszeiten für ein Signal zum Erreichen der jeweiligen Zellenreihen adäquat klein und einander gleich werden. Ein Taktsignal wird von der jeweiligen Verbindungszelle 13 einer Taktsignalanforderungs-Standardzelle zugeführt, beispielsweise einer Flip-Flop-Zelle (F/F) in der jeweiligen Reihe über die Verbindungsleitung 16 für die entsprechende Zellenreihe. Auf diese Weise ist es möglich, eine minimale Verbindungsleitungslänge für die Verbindungsleitung 16 mit der üblichen Verbindungsleitung der voranstehend erwähnten Breite zu erhalten, und hierdurch beispielsweise ein "Taktunsyrnmetrie-Problem" zu lösen.
  • Bei der voranstehend erwähnten Ausführungsform ist es möglich, die Länge einer Signalverbindungsleitung zu verringern, und das Merkmal eines niedrigen Widerstands zu erzielen, wenn ein Taktsignal sich ausbreitet. Diese Anordnung kann die Erzeugung der Phasenverschiebung eines Taktsignals unterdrücken und die Verschlechterung einer Ausgangssignalform verringern, wenn sich diese von der Takttreiberzelle zu der zugehörigen Zelle ausbreitet.
  • Fig. 6 ist eine Aufsicht, welche ein IC-Chipmuster zeigt, wenn die IC-Halbleitervorrichtung gemäß der vorliegenden Erfindung bei einer integrierten Schaltung des Standardzellen-Typs eingesetzt wird. Bei dieser Ausführungsform wird die Verbindungsleitung 16 für Zellenreihen zwischen zwei jeweiligen benachbarten Zellenreihen geteilt, was die Verringerung der Länge einer Verbindungsleitung zur Ausbreitung eines Taktsignals ermöglicht, so daß das Taktsignal die entsprechende Zelle ohne Verlust einer erhöhten Treiberfähigkeit treiben kann.
  • Fig. 7 ist eine Aufsicht, die ein Zellanordnungsmuster für die Signalverbindung zeigt, wenn eine Halbleitervorrichtung gemäß der vorliegenden Erfindung bei einer integrierten Schaltung des Standardzellen-Typs eingesetzt wird. Bei dieser Ausführungsform umfaßt die Zelle 33 für die Signalverbindung eine eingangsseitige Verbindungsleitung 37 und eine ausgangsseitige Verbindungsleitung 38, die beide aus einer metallischen Verbindungsleitung bestehen, beispielsweise aus Aluminium, sowie einen Verstärker 39, der zwischen die eingangsseitige Verbindungsleitung 37 und die ausgangsseitige Verbindungsleitung 38 geschaltet ist.
  • In der integrierten Schaltung, die Signalverbindungszellen aufweist, gibt es zwei Typen einer Zellen-Zellen- Verbindungsleitung: eine Verbindungsleitung 34A und eine Verbindungsleitung 34B. Die eingangsseitige Verbindungsleitung 37 in der Signalverbindungszelle ist an die Zellen-Zellen-Verbindungsleitung 34A einer größeren Verbindungsbreite angeschlossen als der der üblichen Verbindungsleitung, und an die Zellen-Zellen- Verbindungsleitung 34, deren Breite gleich der der üblichen Verbindungsleitung ist. Die ausgangsseitige Verbindungsleitung 38 in der Signalverbindungszelle ist an die nicht in Fig. 7 gezeigte Verbindungsleitung 16 für Zellenreihen angeschlossen.
  • Fig. 8 ist eine Aufsicht, welche ein IC- Chipanordnungsmuster mit dort eingebauten, in Fig. 7 gezeigten Signalverbindungszellen zeigt. Bei der in Fig. 8 dargestellten Ausführungsform ist der Verstärker 39 zwischen die eingangsseitige Verbindungsleitung 37 und die ausgangsseitige Verbindungsleitung 38 in der jeweiligen Signalverbindungszelle 33 geschaltet, so daß ein Taktsignal der jeweiligen Zellenreihe mit einer vergrößerten Zellentreiberfähigkeit zugeführt wird.
  • Fig. 9 ist eine Aufsicht, welche ein IC- Chipanordnungsmuster in einer IC-Halbleitervorrichtung zeigt, bei welcher die Signalverbindungszellen (Fig. 7) vorgesehen sind, gemäß einer weiteren Ausführungsform der vorliegenden Erfindung. Bei dieser Ausführungsform ist die Verbindungsleitung 16 für Zellenreihen für jeweils zwei benachbarte Zellen vorgesehen, wie bei der in Fig. 6 gezeigten Ausführungsform. Gemäß der vorliegenden Erfindung ist es möglich, die Länge einer Verbindungsleitung zur Ausbreitung eines Taktsignals zu verringern, und daher eine erhöhte Zellentreiberfähigkeit zur Verfügung zu stellen, mit welcher ein Taktsignal an die zugeordnete Zelle übertragen wird.
  • Fig. 10 ist eine Aufsicht, welche ein Verbindungszellen- Anordnungsmuster für eine Signalverbindung in einer IC- Halbleitervorrichtung zeigt, wobei eine integrierte Schaltung des Standardzellen-Typs vorgesehen ist, gemäß einer weiteren Ausführungsform der vorliegenden Erfindung. Bei der in Fig. 10 gezeigten Ausführungsform umfassen die Signalverbindungszellen 33 die eingangsseitige Verbindungsleitung 37, die ausgangsseitige Verbindungsleitung 38 und den Verstärker 39, wie in Fig. 7. Die Zellen-Zellen-Verbindungsleitung wird durch einen Typ einer Verbindungsleitung 34A gebildet, deren Breite größer ist als die der üblichen Verbindungsleitung. Nur die eingangsseitige Verbindungsleitung 37 in der Signalverbindungszelle ist mit jeder anderen über die Zellen-Zellen-Verbindungsleitung 34A verbunden. Diese Art der integrierten Schaltung ist in einem solchen Fall vorteilhaft, in welchem die Anzahl der Taktsignal- Anforderungszellen in der jeweiligen Zellenreihe gemittelt wird.
  • Die vorliegende Erfindung ist nicht auf die voranstehend erwähnte Ausführungsform beschränkt und läßt sich auf verschiedene Weisen abändern, ohne auf die voranstehend erläuterten Ausführungsformen beschränkt zu sein. Zwar wurde bei den voranstehend erwähnten jeweiligen Ausführungsformen ein Taktsignal so erläutert, daß es über die Signalverbindungszelle zugeführt wird oder sich ausbreitet, jedoch läßt sich die vorliegende Erfindung auch so in die Praxis umsetzen, falls ein übliches Signal anstelle des Taktsignals verwendet wird.

Claims (5)

1. Integrierte Halbleiterschaltungs-Vorrichtung mit mehreren Zellenreihen (11), die jeweils mehrere Standardzellen aufweisen;
Signalverbindungszellen (13), von denen eine in jeder der Zellenreihen vorgesehen ist, und die sämtlich auf einer geraden Linie senkrecht zu den Zellenreihen liegen;
Signalleitungen (16) für Zellenreihen, die an die Signalverbindungszellen (13) angeschlossen sind, um die Zufuhr eines Signals, das sich über die Signalverbindungszellen (13) ausbreitet, an die Zellen in den jeweiligen Zellenreihen zu gestatten; und
Reihen-Reihen-Signalleitungen (14, 34A), die jeweils zwischen die signalverbindungszellen (13) geschaltet sind und das Signal an die Signalverbindungszellen übertragen, wobei die Reihen-Reihen-Signalleitungen (14, 34A) eine Breite aufweisen, die größer ist als die der Signalleitungen (16) für Zellenreihen.
2. Integrierte Halbleiterschaltungs-Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Signalverbindungszelle (13, 33) Signalleitungen (17, 18; 37, 38) zur Ausbreitung eines Signals aufweist.
3. Integrierte Halbleiterschaltungs-Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Signalleitungen (17, 18; 37, 38) eine eingangsseitige Leitung (17, 37) aufweisen, die an die Reihen-Reihen-Signalleitung (14, 34A) angeschlossen ist und eine Signalleitung aufweist, deren Breite gleich der der Reihen-Reihen-Signalleitung (14, 34A) ist, und eine an die eingangsseitige Signalleitung (17, 37) angeschlossene ausgangsseitige Signalleitung (18, 38).
4 Integrierte Halbleiterschaltungs-Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß weiterhin ein Verstärker (39) vorgesehen ist, dessen Eingangsklemme an die eingangsseitige Signalleitung (17, 37) und dessen Ausgangsklemme an die ausgangsseitige Signalleitung (18, 38) angeschlossen ist.
5. Integrierte Halbleiterschaltungs-Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß jede der Signalleitungen (16) für Zellenreihen zwischen benachbarten Zellenreihen (11) vorgesehen ist, um Signale an Zellen der benachbarten Zellenreihen zu übertragen.
DE88113947T 1987-08-27 1988-08-26 Integrierte Halbleiterschaltung mit Signallinien. Expired - Fee Related DE3879813T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62213545A JPH0828421B2 (ja) 1987-08-27 1987-08-27 半導体集積回路装置

Publications (2)

Publication Number Publication Date
DE3879813D1 DE3879813D1 (de) 1993-05-06
DE3879813T2 true DE3879813T2 (de) 1993-10-07

Family

ID=16640970

Family Applications (1)

Application Number Title Priority Date Filing Date
DE88113947T Expired - Fee Related DE3879813T2 (de) 1987-08-27 1988-08-26 Integrierte Halbleiterschaltung mit Signallinien.

Country Status (4)

Country Link
US (1) US4883980A (de)
EP (1) EP0304930B1 (de)
JP (1) JPH0828421B2 (de)
DE (1) DE3879813T2 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0229124A (ja) * 1988-07-19 1990-01-31 Toshiba Corp スタンダードセル
JPH02106968A (ja) * 1988-10-17 1990-04-19 Hitachi Ltd 半導体集積回路装置及びその形成方法
US5072132A (en) * 1989-06-09 1991-12-10 Digital Equipment Corporation Vsli latch system and sliver pulse generator with high correlation factor
JP2917434B2 (ja) * 1989-09-08 1999-07-12 セイコーエプソン株式会社 マスタースライス集積回路装置
US5304826A (en) * 1989-09-22 1994-04-19 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
US5291043A (en) * 1990-02-07 1994-03-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device having gate array
JP2545626B2 (ja) * 1990-02-07 1996-10-23 三菱電機株式会社 ゲートアレイ
JPH03278449A (ja) * 1990-03-02 1991-12-10 Matsushita Electron Corp 半導体集積回路の自動配線方法
JPH04116951A (ja) * 1990-09-07 1992-04-17 Fujitsu Ltd 半導体集積回路
KR930008310B1 (ko) * 1991-02-05 1993-08-27 삼성전자 주식회사 반도체 메모리장치의 워드라인드라이버단 배치방법
JP2917604B2 (ja) * 1991-08-30 1999-07-12 日本電気株式会社 半導体集積回路のレイアウト設計方法
KR940008722B1 (ko) * 1991-12-04 1994-09-26 삼성전자 주식회사 반도체 메모리 장치의 워드라인 드라이버 배열방법
JP3178932B2 (ja) * 1993-03-02 2001-06-25 富士通株式会社 半導体集積回路装置
DE69421591T2 (de) * 1993-10-21 2000-06-08 Advanced Micro Devices, Inc. Dynamischer Bus von hoher Dichte
US5751650A (en) * 1995-10-02 1998-05-12 Matsushita Electronics Corporation Electric signal supply circuit and semiconductor memory device
JPH10246754A (ja) * 1997-03-03 1998-09-14 Mitsubishi Electric Corp クロックドライバ回路及び半導体集積回路装置
JP4025044B2 (ja) * 2001-09-27 2007-12-19 株式会社東芝 半導体集積回路装置
US7628452B2 (en) * 2008-02-29 2009-12-08 Shanghai Industries Group, Ltd. Rocker base
CN110824181B (zh) * 2019-10-18 2021-10-15 中国航空工业集团公司西安飞行自动控制研究所 一种低电阻敏感器件信号连接方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3818289A (en) * 1972-04-10 1974-06-18 Raytheon Co Semiconductor integrated circuit structures
JPS5835963A (ja) * 1981-08-28 1983-03-02 Fujitsu Ltd 集積回路装置
JPS59182540A (ja) * 1983-04-01 1984-10-17 Hitachi Ltd 半導体装置における配線パタ−ンの設計方法
US4575745A (en) * 1983-06-21 1986-03-11 Rca Corporation Tailorable standard cells and method for tailoring the performance of IC designs
JPH0630377B2 (ja) * 1984-06-15 1994-04-20 株式会社日立製作所 半導体集積回路装置
JPS62141737A (ja) * 1985-12-16 1987-06-25 Matsushita Electric Ind Co Ltd セルの配置方法
JPS62140430A (ja) * 1985-12-16 1987-06-24 Toshiba Corp 半導体集積回路の配線方法

Also Published As

Publication number Publication date
JPH0828421B2 (ja) 1996-03-21
US4883980B1 (de) 1993-02-23
DE3879813D1 (de) 1993-05-06
JPS6455841A (en) 1989-03-02
US4883980A (en) 1989-11-28
EP0304930B1 (de) 1993-03-31
EP0304930A2 (de) 1989-03-01
EP0304930A3 (en) 1989-04-05

Similar Documents

Publication Publication Date Title
DE3879813T2 (de) Integrierte Halbleiterschaltung mit Signallinien.
DE68917398T2 (de) Integrierte Schaltungshalbleiteranordnung mit verbesserter Einrichtung für Speiseleitungen.
DE68925897T2 (de) Gate-Array-Zelle, bestehend aus FET's von verschiedener und optimierter Grösse
DE2556274C2 (de) Programmierbare logische Schaltung
DE69031603T2 (de) Integrierter Torschaltungs-Schaltkreis
DE68924967T2 (de) Integrierte Halbleiterschaltungsanordnung, die aus einem Sytem von Standardzellen besteht.
DE3223276A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE3716868A1 (de) Integrierte schaltung mit hohem integrationsgrad
DE3586385T2 (de) Integrierte gate-matrixstruktur.
DE2754354A1 (de) Programmierbare logische baugruppenanordnung
DE69314686T2 (de) Integrierte Masterslice-Schaltung mit reduzierten Chipabmessungen und vermindertem Speisespannungsrauschen
DE3712178A1 (de) Halbleitereinrichtung
DE3427285A1 (de) Integrierte halbleiterschaltung
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE3725821C2 (de)
DE69811795T2 (de) Integrierte Schaltung zur Taktsignalversorgung und Verfahren zu ihrer Herstellung
DE19652870B4 (de) Halbleiterspeichervorrichtung
DE3751607T2 (de) Stromversorgungsleitungen in einer integrierten Halbleiterschaltung.
DE68925656T2 (de) Integrierte Schaltung mit einer Verbindungsverdrahtung
DE3853963T2 (de) Basiszelle für eine Gatematrixvorrichtung.
DE19731714C2 (de) Integrierte Halbleiterschaltungseinrichtung mit Makrozellenlayoutbereichen und Takttreiberschaltungen
EP0166027B1 (de) In C-MOS-Technik realisierte Basiszelle
DE4124877C2 (de) Verfahren zum Anordnen und Verdrahten von Standardzellen einer integrierten Halbleiterschaltungsvorrichtung
DE69034088T2 (de) Halbleiteranordnung
DE69129445T2 (de) Integrierte halbleiterschaltungsanordnung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee