DE4124877C2 - Verfahren zum Anordnen und Verdrahten von Standardzellen einer integrierten Halbleiterschaltungsvorrichtung - Google Patents

Verfahren zum Anordnen und Verdrahten von Standardzellen einer integrierten Halbleiterschaltungsvorrichtung

Info

Publication number
DE4124877C2
DE4124877C2 DE4124877A DE4124877A DE4124877C2 DE 4124877 C2 DE4124877 C2 DE 4124877C2 DE 4124877 A DE4124877 A DE 4124877A DE 4124877 A DE4124877 A DE 4124877A DE 4124877 C2 DE4124877 C2 DE 4124877C2
Authority
DE
Germany
Prior art keywords
input
cell row
standard cells
wiring
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4124877A
Other languages
English (en)
Other versions
DE4124877A1 (de
Inventor
Yoshiki Tsujihashi
Hisashi Matsumoto
Kazuhiro Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4124877A1 publication Critical patent/DE4124877A1/de
Application granted granted Critical
Publication of DE4124877C2 publication Critical patent/DE4124877C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

Die Erfindung bezieht sich auf ein Verfahren zum Anordnen und Verdrahten von Standardzellen mit logischen Funktionen.
Sogenannte Standardzellen werden vor der Verwendung unter der Bedingung hergestellt, daß die für das Systemdesign benötigten Basiskomponenten wie beispielsweise Gates, Flip­ flops, funktionelle Blöcke standardisiert sind, und daß de­ ren Layout Design automatisiert ist. Normalerweise werden die Standardzellen vom Halbleiterhersteller definiert, je­ doch offen für gemeinsame Verwender.
Fig. 12 zeigt in Draufsicht das Layout einer integrierten Schaltung entsprechend einem Standardzellensystem. Die Be­ zugsziffer 1 bezeichnet eine Leistungsquellenverdrahtung und 2 bezeichnet eine Masseverdrahtung. Es sind Zellenzeilen 30 vorgesehen, von denen jede eine Vielzahl von in einer vorbe­ stimmten Richtung (lateral in Fig. 12) angeordneter Stan­ dardzellen 3 enthält. Vorrichtungen in derselben Standard­ zelle 3 sind miteinander innerhalb der Zelle verbunden (nicht näher dargestellt). Die Verbindung zwischen den Zel­ len 3 wird derart durchgeführt, daß eine Interzellensignal­ verdrahtung 6 (dargestellt durch gestrichelte Linien in Fig. 12) in einem Interzellensignalverdrahtungs-Exclusivbereich 4, welcher zwischen den Zellenzeilen 30 vorgesehen ist, ge­ bildet wird zum Verbinden der Eingangs/Ausgangsanschlüsse 5 (dargestellt durch die geschlossenen Kreise gemäß Fig. 12), die in den jeweiligen Standardzellen 3 angeordnet sind, mit­ einander über die Interzellensignalverdrahtung 6. Eine derartige Anordnung von Interzellensignalverdrahtungsbereichen zwischen Zellenzeilen ist z. B. aus der EP 1209 A1 bekannt.
Bei einem konventionellen Verfahren zum Anordnen und Verdrahten von Standardzellen werden sämtliche der Interzellensignalverdrahtungen 6 durch die Verwendung des außerhalb der Zellen vorgesehenen Interzellensignalverdrah­ tungs-Exclusivbereiches 4 erreicht. Somit ergibt sich ein technisches Problem darin, daß die durch das geschilderte Verfahren hergestellte integrierte Halbleiterschaltungsvorrichtung nicht im Hin­ blick auf den Integrationsgrad verbessert werden kann.
Der Erfindung liegt Aufgabe zugrunde, ein Verfahren zum Anordnen und Verdrahten von Standardzellen zur Verfügung zu stellen, welches die Bildung einer integrierten Halbleiterschaltungs­ vorrichtung mit hoher Integrationsdichte ermöglicht.
Diese Aufgabe wird durch das Verfahren gemäß Anspruch 1 gelöst.
Erfindungsgemäß weist das Verfahren die Schritte auf: Anordnen einer Viel­ zahl von Standardzellen, von denen jede eine logische Funk­ tion aufweist und einen Eingangs/Ausgangsanschluß aufweist, benachbart zueinander in einer vorbestimmten Richtung zur Ausbildung einer Zellenzeile, Vorsehen einer Zellenzeilen­ verdrahtungsschicht, welche sich in der Zellenzeile in der vorbestimmten Richtung erstreckt, wobei die Zellenzeilenver­ drahtungsschicht elektrisch unabhängig ist von sämtlichen Standardzellen, die in der Zellenzeile enthalten sind, und Auswählen von Verbindungseingangs/ausgangsanschlüssen, die in jeweils verschiedenen Standardzellen vorgesehen sind und im Bedarfsfalle elektrisch miteinander von den in der Viel­ zahl der Standardzellen enthaltenen Ein­ gangs/Ausgangsanschlüssen verbunden werden, und Herstellen der elektrischen Verbindung zwischen den Verbindungsein­ gangs/ausgangsanschlüssen und der Zellen­ zeilenverdrahtungsschicht, so daß eine externe Verdrahtung zwischen den Verbindungseingangs/ausgangsanschlüssen in der­ selben Zellenzeile hergestellt wird.
Bei dem Verfahren zum Anordnen und Verdrahten von Standartzellen gemäß der vorliegenden Erfindung kann die externe Verdrahtung zwischen den Standardzellen in derselben Zellenzeile durch elektrisches Verbinden der Zel­ lenzeilenverdrahtungsschicht mit den Ein­ gangs/Ausgangsanschlüssen der zu verbindenden Standardzellen durchgeführt werden. Sämtliche der externen Verdrahtungen in derselben Zellenzeile können in der Zellenzeile durchgeführt werden. Dementsprechend kann die Fläche des auf der Außen­ seite der Standardzellen gebildeten Interzellensignalver­ drahtungs-Exklusivbereiches reduziert werden, so daß die In­ tegrationsdichte verbessert werden kann.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Es folgt die Beschreibung von Ausführungsbeispielen der Erfindung unter Bezugnahme auf die Zeichnung.
Es zeigt:
Fig. 1 eine Draufsicht des Layouts einer integrierten Halb­ leiterschaltungsvorrichtung in einem Standardzellensystem entsprechend einem ersten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 2 eine Draufsicht zur genaueren Darstellung der inter­ nen Struktur einer in Fig. 1 gezeigten Standardzelle 3;
Fig. 3 ein Äquivalenzschaltungsdiagramm zur Darstellung der Funktion der Standardzelle 3 gemäß Fig. 2;
Fig. 4 und 5 schematische Darstellungen der Interzellenver­ bindung in derselben Zellenzeile in der integrierten Halb­ leiterschaltungsvorrichtung in dem Standardzellensystem ent­ sprechend einem zweiten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 6 eine Draufsicht zur genauen Darstellung der internen Struktur der Standardzelle 3 entsprechend dem zweiten bevor­ zugten Ausführungsbeispiel;
Fig. 7 ein Flußdiagramm eines Verfahrens zum Verdrahten der Zellen in derselben Zellenzeile entsprechend dem zweiten be­ vorzugten Ausführungsbeispiel;
Fig. 8 eine schematische Darstellung der Interzellenverbin­ dung in derselben Zellenzeile in der integrierten Halblei­ terschaltungsvorrichtung in dem Standardzellensystem ent­ sprechend einem dritten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 9 und 10 jeweils Draufsichten zur genaueren Darstellung der internen Struktur der Standardzelle entsprechend dem dritten bevorzugten Ausführungsbeispiel;
Fig. 11 ein Blockdiagrainm eines Beispieles einer Datenpfad­ schaltung; und
Fig. 12 eine Draufsicht des Layouts einer integrierten Halb­ leiterschaltungsvorrichtung mit einem konventionellen Sandardzellensystem.
Fig. 1 zeigt in Draufsicht das Layout einer integrierten Halbleiterschaltungsvorrichtung entsprechend einem Standard­ zellensystem gemäß einem ersten bevorzugten Ausführungsbei­ spiel der vorliegenden Erfindung. Die Bezugsziffer 1 be­ zeichnet eine Leistungsquellenverdrahtung, und 2 bezeichnet eine Masseverdrahtung. Es sind Zellenzeilen 30 vorgesehen, von denen jede eine Vielzahl von in einer vorbestimmten Richtung (lateral in Fig. 1) angeordneten Standardzellen 3 aufweist.
Vorrichtungen in derselben Standardzelle 3 sind miteinander innerhalb der Zelle verbunden (in Fig. 1 nicht näher darge­ stellt). Die Verbindung zwischen den Zellen 3 in verschie­ denen Zellenzeilen 30 wird derart hergestellt, daß eine In­ terzellensignalverdrahtung 6 (dargestellt durch gepunktete Linien in Fig. 1) in einem Interzellensignalverdrahtungs-Ex­ klusivbereich 4 gebildet wird, welcher zwischen den Zellen­ zeilen 30 vorgesehen ist, zum miteinander Verdrahten der Eingangs/Ausgangsanschlüsse 5 (dargestellt durch die ge­ schlossenen Kreise in Fig. 1), die in den jeweiligen Stan­ dardzellen 3 angebracht sind. Die Verbindung zwischen den Zellen in derselben Zellenzeile 30 wird durch Verbinden ei­ ner Hauptleitung 7 als eine Zellenzeilenverdrahtungsschicht in den Standardzellen 3 mit den tatsächlichen Ein­ gangs/Ausgangsanschlüssen über Durchgangslöcher 8 ("Via-Öff­ nungen") hergestellt.
Fig. 2 zeigt in Draufsicht im Detail die interne Struktur der in Fig. 1 gezeigten Standardzelle 3. Die Leistungs­ quellenverdrahtung 1 und die Masseverdrahtung 2 sind aus ei­ ner zweiten Aluminiumverdrahtungsschicht gebildet, die ober­ halb einer ersten Aluminiumverdrahtungsschicht vorgesehen ist. Ein P-Diffusionsbereich 21 und ein N-Diffusionsbereich 22 sind zwischen der Leistungsquellenverdrahtung 1 und der Masseverdrahtung 2 gebildet. Polysiliziumschichten 23, die unterschiedlich sind von den ersten und zweiten Alu­ miniumverdrahtungsschichten, sind oberhalb der P- und N- Diffusionsbereiche 21 und 22 gebildet, so daß zwei P-Kanal- Transistoren und zwei N-Kanal-Transistoren gebildet werden.
Es werden drei Eingangs/Ausgangsanschlüsse 10a-10c gebil­ det, welche aus der ersten Aluminiumverdrahtungsschicht her­ gestellt sind und sich von der Nachbarschaft der Leistungs­ quellenverdrahtung 1 zur Nachbarschaft der Masseverdrahtung 2 erstrecken. Der Eingangs/Ausgangsanschluß 10c ist in zwei Abschnitte getrennt, d. h. ein Abschnitt befindet sich auf der Seite des P-Diffusionsbereiches 21, und ein Abschnitt auf der Seite des N-Diffusionsbereiches 22. Eine aus der zweiten Aluminiumverdrahtungsschicht hergestellte interne Verdrahtungsschicht 27 ist zwischen den beiden Abschnitten vorgesehen. Die interne Verdrahtungsschicht 27 ist elek­ trisch mit dem Eingangs/Ausgangsanschluß 10c über Durch­ gangsöffnungen 28 verbunden, wodurch die elektrische Verbin­ dung zwischen den beiden Abschnitten des Ein­ gangs/Ausgangsanschlusses 10c hergestellt ist. Der Deutlich­ keit halber sind die Eingangs/Ausgangsanschlüsse 5 auf den oberen und unteren Enden der Standardzellen 3 in Fig. 1 dar­ gestellt.
Die aus der ersten Aluminiumverdrahtungsschicht hergestell­ ten internen Verdrahtungsschichten 24a bis 24c und die Durchgangsöffnungen 25 sind zur Herstellung der elektrischen Verbindung zwischen der Leistungsquellenverdrahtung 1 und der internen Verdrahtungsschicht 24a und der elektrischen Verbindung zwischen der Masseverdrahtung 2 und den internen Verdrahtungsschichten 24b, 24c gebildet. Aufgrund der Durch­ gangsöffnungen 26 wird die elektrische Verbindung zwischen dem Eingangs/Ausgangsanschluß 10 bzw. der internen Verdrah­ tungsschichten 24a bis 24c und den Diffusionsbereichen 21, 22 bzw. der Polysiliziumschicht 23 ermöglicht. Somit wird ein Zweifacheingang-NOR-Gate strukturiert, bei welchem die Eingangs/Ausgangsanschlüsse 10a und 10b jeweils Eingangsan­ schlüsse A und B darstellen, und der Ein­ gangs/Ausgangsanschluß 10c einen Ausgangsanschluß Y dar­ stellt, wie es in der Äquivalenzschaltung gemäß Fig. 3 ge­ zeigt ist.
In Bezug zur Standardzelle 3 mit einer solchen Struktur wer­ den Spuren Ta bis Ti parallel zwischen der Leistungsquellen­ verdrahtung und der Masseverdrahtung 2 angenommen. Die Spu­ ren Ta bis Ti stellen virtuelle Bereiche dar, auf denen Hauptleitungen 7h bis 7i aus der zweiten Aluminiumverdrah­ tungsschicht gebildet werden können. Jedoch werden keinerlei virtuelle Spuren T in einem Bereich zwischen dem P-Diffu­ sionsbereich 21 und dem N-Diffusionsbereich 22 angenommen, bei denen die interne Verdrahtungsschicht 27 aus der zweiten Aluminiumverdrahtungsschicht gebildet ist. Der Grund hierfür liegt darin, daß die Hauptleitung 7 aus derselben Aluminium­ verdrahtungsschicht nicht in dem Bereich gebildet werden kann.
Eine Durchgangsöffnung ist in einem Bereich gebildet, bei dem der Eingangs/Ausgangsanschluß 10 der Standardzelle 3 die virtuelle Spur T überlappt, wodurch die elektrische Verbindung zwischen dem Ein­ gangs/Ausgangsanschluß 10 der Standardzelle 3 und der Haupt­ leitung 7 hergestellt ist. Als Ergebnis können sämtliche der Verbindungen zwischen den Eingangs/Ausgangsanschlüssen der verschiedenen Standardzellen in derselben Zellenzeile durch die innerhalb der Zellenzeile gebildeten Hauptleitungen 7 hergestellt werden. Die Verdrahtung zwischen den Stan­ dardzellen in verschiedenen Zellenzeilen kann durch Verwen­ den der ersten Aluminiumverdrahtungsschicht hergestellt wer­ den.
Somit sind die Eingangs/Ausgangsanschlüsse 10 der jeweiligen Standardzellen 3 und der Hauptleitung 7, die aus den ver­ schiedenen Aluminiumschichten hergestellt sind, derart ange­ ordnet, daß ermöglicht wird, daß sie zweidimensional inner­ halb der Standardzellen 3 überlappen. Die Durchgangs­ öffnungen sind in den Bereichen gebildet, in denen die Ein­ gangs/Ausgangaanschlüsse 10 die Hauptleitung 7 überlappen. Dies ermöglicht die Verdrahtung zwischen den Standardzellen 3 in derselben Zellenzeile 30. Als Ergebnis können sämtliche der Interzellenverdrahtungen in derselben Zellenzeile 30 innerhalb der Zellenzeile 30 hergestellt werden. Dementspre­ chend kann die Fläche des Interzellensignalverdrahtungs-Ex­ klusivbereiches 4, der auf der Außenseite der Zellen gebil­ det ist, zur Verbesserung des Integrationsgrades verringert werden.
Fig. 4 veranschaulicht typischerweise die Interzellenverbin­ dung in derselben Zellenzeile in der integrierten Halblei­ terschaltungsvorrichtung entsprechend dem Standardzellen­ system gemäß einem zweiten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. Die Leistungsquellenverdrahtung 1 ist in der Abbildung oben angeordnet, und die Masseverdrahtung 2 unten. Die aus der ersten Aluminiumverdrahtungsschicht hergestellten Eingangs/Ausgangsanschlüsse 10 sind innerhalb der jeweiligen Zellen 3a bis 3c in derselben Zellenzeile 30 derart angeordnet, daß sie sich senkrecht zu einer Zellen­ zeilenausdehnungsrichtung von der Nachbarschaft der Leistungsquellenverdrahtung 1 zur Nachbarschaft der Masse­ verdrahtung 2 erstrecken. Eine Vielzahl von gegenseitig un­ abhängigen Hauptleitungen 7a bis 7c sind zwischen den Ein­ gangs/Ausgangsanschlüssen 10 der tatsächlichen Standard­ zellen 3 derart angeordnet, daß sie sich parallel zur Zellenzeilenausdehnungsrichtung erstrecken. Die Hauptleitun­ gen 7a bis 7c sind aus der oberhalb der ersten Aluminiumver­ drahtungsschicht gebildeten zweiten Aluminiumverdrahtungs­ schicht hergestellt und elektrisch unabhängig von den Ein­ gangs/Ausgangsanschlüssen 10 der Standardzellen 3, der Leistungsquellenverdrahtung 1 und der Masseverdrahtung 2. Die Leistungsquellenverdrahtung 1 und die Masseverdrahtung 2 sind aus der zweiten Aluminiumverdrahtungsschicht gebildet.
Die Durchgangsöffnungen 8 sind in den Bereichen gebildet, in denen sich die Eingangs/Ausgangsanschlüsse 10 und die Haupt­ leitungen 7 überlappen zur Herstellung der elektrischen Verbindung zwischen den Ein­ gangs/Ausgangsanschlüssen 10 und der Hauptleitung 7. Bei­ spielsweise ist die Hauptleitung 7b elektrisch mit dem Ein­ gangs/Ausgangsanschluß 10 der Standardzelle 3a und jeweils mit dem Eingangs/Ausgangsanschluß 10 der Standardzelle 3c über die Durchgangsöffnungen 8 verbunden, wodurch die Inter­ zellenverbindung zwischen den Standardzellen 3a und 3c her­ gestellt wird. Fig. 5 zeigt ein Beispiel der Interzellenver­ bindung zwischen den Standardzellen 3a und 3c durch elektri­ sches Verbinden der Hauptleitung 7c mit dem Ein­ gangs/Ausgangsanschluß 10 der Standardzelle 3a und mit dem Eingangs/Ausgangsanschluß 10 der Standardzelle 3c über je­ weils die Durchgangsöffnungen 8.
Fig. 6 zeigt eine Draufsicht der internen Struktur der Stan­ dardzelle 3 im Detail entsprechend dem zweiten bevorzugten Ausführungsbeispiel. Zwei Polysiliziumschichten 23, die un­ terschiedlich sind von den ersten und zweiten Aluminiumver­ drahtungsschichten, sind oberhalb der P- und N-Diffusionsbe­ reiche 21 und 22 gebildet, welche zwischen den Leistungs­ quellen- und Masseverdrahtungen 1 und 2 aus der zweiten Alu­ miniumverdrahtungsschicht vorgesehen sind, so daß zwei P-Ka­ nal-Transistoren und zwei N-Kanal-Transistoren gebildet wer­ den.
Drei Eingangs/Ausgangsanschlüsse 10a bis 10c aus der ersten Aluminiumverdrahtungsschicht sind von der Nachbarschaft der Leistungsquellenverdrahtung 1 zur Nachbarschaft der Masse­ verdrahtung 2 gebildet. Der Eingangs/Ausgangsanschluß 10b ist in zwei Abschnitte getrennt, d. h. einen Abschnitt ober­ halb des P-Diffusionsbereiches 21 und einen Abschnitt ober­ halb des verbleibenden Bereiches. Die beiden Abschnitte sind über die Polysiliziumschichten 23 und die Durchgangsöffnun­ gen 26 elektrisch miteinander verbunden.
Die internen Verdrahtungsschichten 24a bis 24c aus der er­ sten Aluminiumverdrahtungsschicht und die Durchgangsöffnun­ gen 25 sind zur Herstellung der elektrischen Verbindung zwi­ schen der Leistungsquellenverdrahtung 1 und der internen Verdrahtungsschicht 24a und der elektrischen Verbindung zwi­ schen der Masseverdrahtung 2 und den internen Verdrahtungs­ schichten 24b, 24c gebildet. Das Vorsehen der Durchgangsöff­ nungen 26 ermöglicht die elektrische Verbindung zwischen dem Eingangs/Ausgangsanschluß 10 bzw. der internen Verdrahtungs­ schichten 24a bis 24c und den Diffusionsbereichen 21, 22 bzw. den Polysiliziumschichten 23. Das Zweifacheingangs-NOR- Gate ist so strukturiert, daß die Ein­ gangs/Ausgangsanschlüsse 10a und 10b jeweils Eingangsan­ schlüsse A und B darstellen, und der Ein­ gangs/Ausgangsanschluß 10c einen Ausgangsanschluß Y dar­ stellt, wie es in der Äquivalenzschaltung gemäß Fig. 3 ge­ zeigt ist.
Bezüglich der Standardzelle 3 mit einer derartigen Struktur werden die Spuren Ta bis Ti parallel verlaufend zwischen der Leistungsquellenverdrahtung 1 und der Masseverdrahtung 2 an­ genommen. Die Spuren Ta bis Ti sind die virtuellen Bereiche, auf denen die Hauptleitungen 7a bis 7i aus der zweiten Alu­ miniumverdrahtungsschicht gebildet werden können. Die Durch­ gangsöffnung 8 ist in dem Bereich gebildet, bei dem der Ein­ gangs/Ausgangsanschluß 10 der Standardzelle 3 die ausge­ wählte Spur T überlappt, wodurch die elek­ trische Verbindung zwischen dem Eingangs/Ausgangsanschluß 10 der Standardzelle 3 und der Hauptleitung 7, die auf der aus­ gewählten Spur T gebildet ist, hergestellt werden kann. Bei dem Beispiel gemäß Fig. 6 werden elektrische Verbindungen zwischen dem Eingangs/Ausgangsanschluß 10a und der Hauptlei­ tung 7c, zwischen dem Eingangs/Ausgangsanschluß 10b und der Hauptleitung 7a und zwischen dem Eingangs/Ausgangsanschluß 10c und der Hauptleitung 7b jeweils über die Durchgangsöff­ nungen 8 hergestellt.
Fig. 7 zeigt ein Flußdiagramm eines Verfahrens der Verdrah­ tung der Zellen in derselben Zellenzeile entsprechend dem zweiten bevorzugten Ausführungsbeispiel.
Bei dem Prozeßschritt S1 wird geprüft, ob ein Paar von Ein­ gangs/Ausgangsanschlüssen 10, die verbunden werden sollen, vorhanden sind, welche in unterschiedlichen Standardzellen in derselben Zellenzeile 30 enthalten sind. Falls sie nicht gefunden werden, wird der Prozeß beendet. Falls sie gefunden werden, geht der Prozeß weiter zum Prozeßschritt S2.
Bei dem Prozeßschritt S2 wird eine nicht benützte Spur T ausgewählt. Die Hauptleitung 7 wird auf der ausgewählten Spur T zwischen den zu verbindenden Ein­ gangs/Ausgangsanschlüssen 10 gebildet.
Bei dem Prozeßschritt S3 werden Durchgangsöffnungen 8 in den Bereichen gebildet, in denen die in dem Prozeßschritt S2 ge­ bildete Hauptleitung 7 die zu verbindenden Eingangs/Ausgangsanschlüsse 10 überlappt, wodurch die elek­ trische Verbindung zwischen der Hauptleitung 7 und den Ein­ gangs/Ausgangsanschlüssen 10 hergestellt wird.
Der Ablauf der Prozeßschritte S1 bis S3 wird solange wieder­ holt, bis Paare von zu verbindenden Ein­ gangs/Ausgangsanschlüssen vorhanden sind, wodurch sämtliche der Interzellenverdrahtungen in derselben zellenzeile inner­ halb der Standardzellen 3 hergestellt werden können.
Somit sind die Eingangs/Ausgangsanschlüsse 10 der jeweiligen Standardzellen 3 und der Hauptleitung 7, die aus den ver­ schiedenen Aluminiumschichten hergestellt sind, derart ange­ ordnet, daß eine Überlappung innerhalb der Standardzellen 3 gewährleistet ist. Die Durchgangsöffnungen 8 sind in den Bereichen gebildet, bei denen die Ein­ gangs/Ausgangansschlüsse 10 die Hauptleitung 7 überlappen. Dies ermöglicht die Verdrahtung zwischen den Standardzellen 3 derselben Zellenzeile 30, ähnlich wie bei dem ersten bevor­ zugten Ausführungsbeispiel. Im Ergebnis können sämtliche der Interzellenverdrahtungen in derselben Zellenzeile 30 in­ nerhalb der Zellenzeile 30 hergestellt werden. Dementspre­ chend kann die Fläche des Interzellensignalverdrahtungs- Exclusivbereiches 4, der auf der Außenseite der Zellen vor­ gesehen ist, zur Verbesserung des Integrationsdrahtes ver­ ringert werden.
Bei dem zweiten bevorzugten Ausführungsbeispiel ist die zweite Aluminiumverdrahtungsschicht nicht in Bereichen außer der Leistungsquellenverdrahtung 1 am oberen Ende und der Masseverdrahtung 2 am unteren Ende verwendet. Die aus der zweiten Aluminiumverdrahtungsschicht hergestellten Hauptlei­ tungen können vorteilhafterweise in beliebigen Positionen zwischen der Leistungsquellenverdrahtung 1 und der Massever­ drahtung 2 gebildet sein.
Fig. 8 zeigt typischerweise die Interzellenverbindung der­ selben Zellenzeile in der integrierten Halbleiterschaltungs­ vorrichtung entsprechend dem Standardzellensystem gemäß einem dritten bevorzugten Ausführungsbeispiel der vorliegen­ den Erfindung. Innerhalb der jeweiligen Zellen 3a bis 3c in derselben Zellenzeile sind die aus der ersten Aluminiumver­ drahtungsschicht hergestellten Eingangs/Ausgangsanschlüsse 11 mit Zweigleitungen 12 elektrisch verbunden, die als Hilfsverdrahtungsschichten aus der ersten Aluminiumverdrah­ tungsschicht hergestellt sind. Die Zweigleitungen 12 er­ strecken sich senkrecht zur Zellenzeilenausdehnungsrichtung von der Nachbarschaft der Leistungsquellenverdrahtung 1 zur Nachbarschaft der Masseverdrahtung 2. Ähnlich wie bei dem zweiten bevorzugten Ausführungsbeispiel sind eine Vielzahl von Hauptleitungen 7a bis 7c aus der zweiten Aluminiumver­ drahtungsschicht derart angeordnet, daß sie sich parallel zur Zellenzeilenausdehnungsrichtung zwischen den zu verbin­ denden Eingangs/Ausgangsanschlüssen erstrecken. Die Leistungsquellenverdrahtung 1 und die Masseverdrahtung 2 sind ebenfalls aus der zweiten Aluminiumverdrahtungsschicht gebildet.
Das dritte bevorzugte Ausführungsbeispiel unterscheidet sich von dem zweiten bevorzugten Ausführungsbeispiel darin, daß jeder der Eingangs/Ausgangsanschlüsse 11 den kleinsten benö­ tigten Bereich aufweist und daß die elektrische Verbindung zwischen der Hauptleitung 7 und den Ein­ gangs/Ausgangsanschlüssen 11 durch die Zweigleitungen 12 und die Durchgangsöffnungen 8 hergestellt ist.
Gemäß Fig. 8 ist beispielsweise die elektrisch mit dem Ein­ gangs/Ausgangsanschluß 11 der Standardzelle 3a verbundene Zweigleitung 12 elektrisch mit der elektrisch mit dem Ein­ gangs/Ausgangsanschluß 11 der Standardzelle 3c verbundenen Zweigleitung 12 über die Hauptleitung 7b und die Durchgangs­ öffnungen 8 verbunden, so daß die Interzellenverbindungen zwischen den Standardzellen 3a und 3c hergestellt werden kann.
Die Fig. 9 und 10 zeigen in Draufsichten die interne Struk­ tur der Standardzelle 3 im Detail entsprechend dem dritten bevorzugten Ausführungsbeispiel. Fig. 9 zeigt die Standard­ zelle 3 vor der Interzellenverdrahtung, und Fig. 10 zeigt die Standardzelle 3 nach der Interzellenverdrahtung. Wie es in Fig. 9 gezeigt ist, sind die Polysiliziumschichten 23, die unterschiedlich sind von den ersten und zweiten Alumi­ niumverdrahtungsschichten, oberhalb der zwischen den Leistungsquellen- und Masseverdrahtungen 1 und 2 aus der zweiten Aluminiumverdrahtungsschicht vorgesehenen P- und N- Diffusionsbereichen 21 und 22 gebildet, so daß zwei P-Kanal- Transistoren und zwei N-Kanal-Transistoren gebildet werden, ähnlich wie bei dem zweiten bevorzugten Ausführungsbeispiel.
Drei aus der ersten Aluminiumverdrahtungsschicht herge­ stellte Eingangs/Ausgangsanschlüsse 11a bis 11c werden je­ weils mit der kleinsten benötigten Fläche gebildet. Der Ein­ gangs/Ausgangsanschluß 11b wird in zwei Abschnitte getrennt. Die beiden Abschnitte werden miteinander über die Polysili­ ziumschichten 23 und die Durchgangsöffnungen 26 elektrisch verbunden.
Die aus der ersten Aluminiumverdrahtungsschicht hergestell­ ten internen Verdrahtungsschichten 24a bis 24c und die Durchgangsöffnungen 25 werden zur Herstellung der elektri­ schen Verbindung zwischen der Leistungsquellenverdrahtung 1 und der internen Verdrahtungsschicht 24a und der elektri­ schen Verbindung zwischen der Masseverdrahtung 2 und der in­ ternen Verdrahtungsschicht 24b, 24c gebildet. Die Durch­ gangsöffnungen 26 ermöglichen die elektrische Verbindung zwischen den Eingangs/Ausgangsanschlüssen 11a bis 11c bzw. den internen Verdrahtungsschichten 24a bis 24c und den Diffusionsbereichen 21, 22 bzw. der Polysiliziumschichten 23. Bei dem Zweifach-Eingang-Nor-Gate stellen die Ein­ gangs/Ausgangsanschlüsse 11a und 11b jeweils die Eingangsan­ schlüsse A und B dar, und der Eingangs/Ausgangsausschluß 11c stellt einen Ausgangsausschluß Y dar, wie es in der Äquiva­ lenzschaltung gemäß Fig. 3 gezeigt ist.
Im Hinblick auf die Standardzelle 3 mit einer derartigen Struktur wird eine Vielzahl von Spuren Ta bis Ti parallel verlaufend zwischen der Leistungsquellenverdrahtung 1 und der Masseverdrahtung 2 angenommen. Die Spuren Ta bis Ti stellen die virtuellen Bereiche dar, auf denen die aus der zweiten Aluminiumverdrahtungsschicht hergestellten Hauptlei­ tungen 7a bis 7i gebildet werden können. Wie es in Fig. 10 gezeigt ist, erstrecken sich die Zweigleitungen 12a und 12b von den Eingangs/Ausgangsanschlüssen 11a und 11b derart, daß die Zweigleitungen 12a und 12b die Spuren T, an welche die Zweigleitungen gewünschtenfalls elektrisch verbunden werden, überlappen.
Darauffolgend werden die Spuren Ta bis Tc für die elektri­ sche Verbindung zu den Eingangs/Ausgangsanschlüssen 11a bis 11c ausgewählt. Die Hauptleitungen 7a bis 7c werden auf den Spuren Ta bis Tc gebildet. Die Durchgangsöffnungen 8 werden in den Bereichen gebildet, in denen die Zweigleitung 12a, die Zweigleitung 12b und der Eingangs/Ausgangsanschluß 11c jeweils die Hauptleitung 7c, die Hauptleitung 7a und die Hauptleitung 7b überlappen, wodurch die elektrische Verbindung zwischen den Ein­ gangs/Ausgangsanschlüssen 11 der Standardzelle 3 und der auf den Spuren T gebildeten Hauptleitungen 7 hergestellt werden kann. Dies bedeutet, die elektrische Verbindung wird zwi­ schen dem Eingangs/Ausgangsanschluß 10a und der Hauptleitung 7c über die Durchgangsöffnung 8 und die Zweigleitung 12a hergestellt. Die elektrische Verbindung zwischen dem Ein­ gangs/Ausgangsanschluß 11b und der Hauptleitung 7a wird über die Durchgangsöffnung 8 und die Zweigleitung 12b herge­ stellt. Die elektrische Verbindung zwischen dem Ein­ gangs/Ausgangsanschluß 11c und der Hauptleitung 7a wird über die Durchgangsöffnung 8 hergestellt.
Der Verfahrensablauf der Verdrahtung der Zellen in derselben Zellenzeile bei dem dritten bevorzugten Ausführungsbeispiel unterscheidet sich von dem zweiten bevorzugten Ausführungs­ beispiel. Der Prozeßschritt S2 und der nachfolgende Pro­ zeßschritt in dem Flußdiagramm des zweiten bevorzugten Aus­ führungsbeispieles gemäß Fig. 7 werden ersetzt durch die folgenden Prozeßschritte bei dem dritten bevorzugten Ausfüh­ rungsbeispiel.
Zu Beginn wird eine benötigte Spur T ausgewählt. Die Zweigleitungen 12 erstrecken sich von dem Paar der Ein­ gangs/Ausgangsanschlüsse 11, die mit den Bereichen verbunden werden sollen, bei denen die Zweigleitungen 12 die ausge­ wählte Spur T überlappen. Die Hauptleitung 7 wird auf der ausgewählten Spur T gebildet. Die Durchgangs­ öffnungen 8 werden in den Bereichen hergestellt, in denen die Hauptleitung 7 die Zweigleitungen 12 überlappen zur Herstellung der elektrischen Verbindung zwi­ schen der Hauptleitung 7 und den zu verbindenden Ein­ gangs/Ausgangsanschlüssen 11.
Bei dem dritten bevorzugten Ausführungsbeispiel weist der aus der ersten Aluminiumverdrahtungsschicht gebildet Ein­ gangs/Ausgangsanschluß 11 in der Standardzelle 3 den minimal benötigten Bereich auf, während die aus der ersten Alumi­ niumverdrahtungsschicht hergestellte Zweigleitung 12 in dem Bereich vorgesehen ist, der für die Verbindung mit der Hauptleitung 7 benötigt wird. Zusätzlich zu demselben Effekt wie bei dem zweiten bevorzugten Ausführungsbeispiel weist das dritte bevorzugte Ausführungsbeispiel den Effekt auf, daß die Fläche der ersten Aluminiumverdrahtungsschicht im Vergleich zum zweiten bevorzugten Ausführungsbeispiel ver­ ringert werden kann.
Fig. 11 zeigt ein Blockdiagramm eines Beispieles einer Da­ tenpfadschaltung. Die Datenpfadschaltung stellt einen Ab­ schnitt zur Ausführung von arithmetischen Operationen in ei­ nem Prozessor dar. Er wird gebildet durch die Verbindung ei­ ner Vielzahl von Schaltungsblöcken (im folgenden als funk­ tionelle Blöcke bezeichnet), die die Funktion haben, Mehr- Bit-Daten zu prozessieren.
Die Bezugsziffern 41, 42 bezeichnen Multiplexer. 43 bezeich­ net eine ALU, 44 bezeichnet einen Zwischenspeicher und 45 bezeichnet einen 4-Bit-Bus zum Verbinden der jeweiligen funktionellen Blöcke 41 bis 44. Die funktionellen Blöcke 41 bis 44 führen eine Serie von Verarbeitungen aus durch Über­ tragen von 4-Bit-Daten von den Multiplexern 41, 42 über den Datenbus 45 zu dem Zwischenspeicher 44.
Die in Fig. 11 gezeigte Datenpfadschaltung weist eine regu­ läre Datenstruktur auf, bei der die jeweiligen Bits seriell in aufeinanderfolgender Reihenfolge vom am wenigsten signi­ fikanten Bit zu dem am meisten signifikanten Bit angeordnet sind. Die Anwendung der vorliegenden Erfindung zur Bildung der jeweiligen funktionellen Blöcke 41 bis 44 durch die Standardzellen in derselben Zellenzeile ermöglicht, daß die Datenpfadschaltung ohne den Interzellenverdrahtungs-Exclu­ sivbereich 4 gebildet werden kann.
Bei den ersten bis dritten bevorzugten Ausführungsbeispielen sind die Eingangs/Ausgangsanschlüsse 10, 11 und die Zweigleitungen 12 aus der ersten Aluminiumverdrahtungs­ schicht hergestellt, während die Hauptleitungen 7 aus der zweiten Aluminiumverdrahtungsschicht hergestellt sind. Je­ doch ist die vorliegende Erfindung nicht darauf begrenzt. Die ersten und zweiten Aluminiumverdrahtungsschichten können vertauscht sein. Drei oder mehr Aluminiumverdrahtungsschich­ ten können verwendet sein. Bei dem bevorzugten Ausführungs­ beispielen dienen die Polysiliziumschichten als Eingangs­ leitungen der P- und N-Kanal-Transistoren, und die Alumi­ niumschichten dienen als deren Ausgangsleitungen. Die die Eingangs- und Ausgangsleitungen bildenden Schichten sind nicht auf diese Schichten begrenzt.
Die Vorrichtungen, welche die Standardzellen 3 bilden, stellen bei den bevorzugten Ausführungsbeispielen CMOS dar. Die Vorrichtungen sind nicht auf CMOSs beschränkt. Bipolare Vorrichtungen wie beispielsweise ECLs und andere MOS-Vor­ richtungen sind ähnlich möglich.

Claims (8)

1. Verfahren zum Anordnen und Verdrahten von Standardzellen einer integrierten Halbleiterschaltungsvorrichtung, welche die Schritte aufweist:
Anordnen einer Vielzahl von Standardzellen (3), von denen jede eine logische Funktion besitzt und einen Eingangs/ Ausgangsanschluß (10, 11) aufweist, benachbart zueinander in einer vorbestimmten Richtung zur Bildung jeweils einer Zellenzeile (30),
Vorsehen einer Zellenzeilenverdrahtungsschicht (7), welche sich in der Zellenzeile (30) in der vorbestimmten Richtung erstreckt und elektrisch unabhängig ist von sämtlichen der in der Zellenzeile (30) enthaltenen Standardzellen (3), und Auswählen von Verbindungs-Eingangs/Ausgangsanschlüssen, die in den jeweiligen unterschiedlichen Standardzellen (3) vorgesehen sind und bei Bedarf elektrisch miteinander verbunden werden, aus den in der Vielzahl der Standardzellen (3) enthaltenen Eingangs/Ausgangsanschlüssen (10, 11), und Herstellen der elektrischen Verbindung zwischen den Verbindungs-Eingangs/Ausgangsanschlüssen und der Zellen­ zeilenverdrahtungsschicht (7), so daß eine externe Ver­ drahtung zwischen den Verbindungs-Eingangs/ Ausgangsanschlüssen in derselben Zellenzeile (30) her­ gestellt wird.
2. Verfahren nach Anspurch 1, dadurch gekennzeichnet, daß die Zellenzeilenverdrahtungsschicht (7) in einem Bereich vorgesehen wird, der für die Verbindung zwischen den Verbindungs-Eingangs/Ausgangsanschlüssen benötigt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Zellenzeilenverdrahtungsschicht (7) Bereiche aufweist, in denen die Zellenzeilenverdrahtungsschicht (7) jeweils die Verbindungs-Eingangs/Ausgangsanschlüsse überlappt.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß­ die elektrische Verbindung zwischen den Verbindungs- Eingangs/Ausgangsanschlüssen und der Zellenzeilenverdrahtungsschicht (7) durch Vorsehen von Durchgangsöffnungen (8) in den Bereichen, in denen die Zellenzeilenverdrahtungsschicht (7) jeweils die Verbin­ dungs-Eingangs/Ausgangsanschlüsse über­ lappen, hergestellt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch ge­ kennzeichnet, daß eine Datenpfadschaltung durch eine Vielzahl von Standardzellen (3) in derselben Zellenzeile (30) gebildet wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß oberhalb sämtlicher der in der Zellenzeile (30) vorgesehenen Standardzellen (3) eine Viel­ zahl von Zellenzellenzeilenverdrahtungsschichten vor­ handen ist, die sich in der Zeilenrichtung erstrecken und elektrisch unabhängig voneinander und von den Stan­ dardzellen sind (3), und daß Eingangs/Ausgangsanschlüsse (10, 11), selektiv mit den Zellenzeilenverdrahtungsschichten (7) elektrisch verbunden werden.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß jeder in der Vielzahl der Standardzellen (3) vorgesehene Eingangs/Ausgangsanschluß (10, 11) eine gerichtete Komponente senkrecht zur Zeilenrichtung aufweist.
8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeich­ net, daß Hilfsverdrahtungsschichten (12) ausgebildet werden, die sich senkrecht zur Zeilenrichtung von den Verbin­ dungs-Eingangs/Ausgangsanschlüssen erstrecken, und daß eine elektrische Verbindung zwischen einer zur Verbin­ dung ausgewählten Zellenzeilenverdrahtungsschicht und den Hilfsverdrahtungsschichten (12) zum Herstellen einer ex­ ternen Verdrahtung zwischen den Verbindungs-Ein­ gangs/Ausgangsanschlüsen in derselben Zellenzeile ge­ schaffen wird.
DE4124877A 1990-07-27 1991-07-26 Verfahren zum Anordnen und Verdrahten von Standardzellen einer integrierten Halbleiterschaltungsvorrichtung Expired - Fee Related DE4124877C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP19956890 1990-07-27
JP3160235A JPH04340252A (ja) 1990-07-27 1991-07-01 半導体集積回路装置及びセルの配置配線方法

Publications (2)

Publication Number Publication Date
DE4124877A1 DE4124877A1 (de) 1992-02-20
DE4124877C2 true DE4124877C2 (de) 1996-04-18

Family

ID=26486796

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4124877A Expired - Fee Related DE4124877C2 (de) 1990-07-27 1991-07-26 Verfahren zum Anordnen und Verdrahten von Standardzellen einer integrierten Halbleiterschaltungsvorrichtung

Country Status (4)

Country Link
US (1) US6121644A (de)
JP (1) JPH04340252A (de)
KR (1) KR960011866B1 (de)
DE (1) DE4124877C2 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3057975B2 (ja) * 1993-09-27 2000-07-04 日本電気株式会社 集積回路の配線
JPH0851159A (ja) * 1994-08-05 1996-02-20 Mitsubishi Electric Corp 半導体集積回路
JPH08330434A (ja) * 1994-12-09 1996-12-13 Mitsubishi Electric Corp 半導体集積回路装置およびその配置配線方法並びにレイアウト方法
JP5028714B2 (ja) * 2001-03-30 2012-09-19 富士通セミコンダクター株式会社 半導体集積回路装置、および配線方法
JP4056348B2 (ja) * 2002-10-07 2008-03-05 株式会社ルネサステクノロジ 集積回路チップモジュールおよび携帯電話機
JP2005027041A (ja) 2003-07-02 2005-01-27 Renesas Technology Corp 固体撮像装置
US7156233B2 (en) * 2004-06-15 2007-01-02 Pitney Bowes Inc. Tamper barrier enclosure with corner protection
KR100615575B1 (ko) * 2004-09-10 2006-08-25 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 배치 방법
JP2007234777A (ja) * 2006-02-28 2007-09-13 Matsushita Electric Ind Co Ltd 半導体集積回路装置およびその設計方法
US11101207B2 (en) * 2019-10-29 2021-08-24 Qualcomm Incorporated Integrated circuit with cells having metal layer configured based on directions from which intercell metal interconnects connects to the metal layer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1102009A (en) * 1977-09-06 1981-05-26 Algirdas J. Gruodis Integrated circuit layout utilizing separated active circuit and wiring regions
US4249193A (en) * 1978-05-25 1981-02-03 International Business Machines Corporation LSI Semiconductor device and fabrication thereof
JPS57211767A (en) * 1981-06-24 1982-12-25 Nippon Telegr & Teleph Corp <Ntt> Mos integrated circuit
JPS607147A (ja) * 1983-06-24 1985-01-14 Mitsubishi Electric Corp 半導体装置
US4623911A (en) * 1983-12-16 1986-11-18 Rca Corporation High circuit density ICs
JPS6110269A (ja) * 1984-06-26 1986-01-17 Nec Corp 半導体集積回路
JPS61100947A (ja) * 1984-10-22 1986-05-19 Toshiba Corp 半導体集積回路装置
JPH0812881B2 (ja) * 1987-07-24 1996-02-07 日本電気株式会社 半導体集積回路

Also Published As

Publication number Publication date
KR920003568A (ko) 1992-02-29
DE4124877A1 (de) 1992-02-20
KR960011866B1 (ko) 1996-09-03
JPH04340252A (ja) 1992-11-26
US6121644A (en) 2000-09-19

Similar Documents

Publication Publication Date Title
DE102004014472B4 (de) Anwendungsspezifischer integrierter Halbleiter-Schaltkreis
DE69924486T2 (de) Spezielle schnittstellenarchitektur für eine hybride schaltung
DE2556274C2 (de) Programmierbare logische Schaltung
DE10313926A1 (de) Halbleiterbauelement mit einem auf Zellen beruhenden Grundelementaggregat, welches ein vorspringendes Teil in einem aktiven Gebiet aufweist
DE3716868A1 (de) Integrierte schaltung mit hohem integrationsgrad
DE3423211C2 (de) Halbleiterbauteil
DE2754354A1 (de) Programmierbare logische baugruppenanordnung
DE3223276A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE102017117813A1 (de) System und verfahren zum herstellen eines layoutentwurfs einer integrierten schaltung
DE4124877C2 (de) Verfahren zum Anordnen und Verdrahten von Standardzellen einer integrierten Halbleiterschaltungsvorrichtung
DE2418906B2 (de) Verfahren zur Verbindung der in einer Halbleiterscheibe erzeugten Schaltungskreise
DE102009025412A1 (de) Integrierte Schaltung und Verfahren zum Schützen eines Schaltungsteils einer integrierten Schaltung, der geschützt werden soll
DE102005033715A1 (de) Integriertes Schaltkreisbauelement, Zwischenverbindungsstruktur und Entwurfsverfahren
DE19752014C2 (de) Integrierte Halbleiterschaltungsanordnung, insbesondere Gate-Array
EP1986237A2 (de) Verfahren zur Erzeugung eines Layouts, Verwendung eines Transistorlayouts und Halbleiterschaltung
DE3927143C2 (de) Gate-Array
DE10065852A1 (de) Halbleitervorrichtung umfassend einen Überbrückungskondensator mit einem Aufbau zur Erleichterung automatischer Konstruktion sowie Halbleitervorrichtung-Anordnungsverfahren
DE4327652C2 (de) Integrierte Halbleiterschaltungsvorrichtung und Verfahren zum Entwerfen einer integrierten Halbleiterschaltungsvorrichtung
EP1661048B1 (de) Verfahren zum entwurf von integrierten schaltkreisen mit ersatz-logikgattern
DE69833720T2 (de) Integrierte Halbleiterschaltung mit On-Chip Kondensatoren
DE102016109652A1 (de) Verbesserte Trassierung für dreidimensionale integrierte Struktur
DE10205559B4 (de) Integrierte Schaltung und Verfahren und Vorrichtung zum Entwurf einer integrierten Schaltung
DE3630388C2 (de)
EP0166027B1 (de) In C-MOS-Technik realisierte Basiszelle
DE10244232A1 (de) Integrierte Halbleiterschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee