JPH0812881B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0812881B2 JPH0812881B2 JP62185912A JP18591287A JPH0812881B2 JP H0812881 B2 JPH0812881 B2 JP H0812881B2 JP 62185912 A JP62185912 A JP 62185912A JP 18591287 A JP18591287 A JP 18591287A JP H0812881 B2 JPH0812881 B2 JP H0812881B2
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- block
- signal input
- circuit block
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 239000002184 metal Substances 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特にコンピュータを
用いてLSIの設計を行うビルディングブロック方式の半
導体集積回路に関する。
用いてLSIの設計を行うビルディングブロック方式の半
導体集積回路に関する。
従来、この種の半導体集積回路は、第４図に示すよう
に、四角形で定義されるブロック内に論理回路パターン
を形成してなる複数の論理回路ブロック17をコンピュー
タを用いて一列に配置した論理回路ブロック列21−１〜
21−４を形成し、それぞれの論理回路ブロック列間に所
定間隔の配線領域22−１〜22−３を設け、それぞれの論
理回路ブロック間の相互接続はコンピュータを用いて配
線領域22−１〜22−３内に形成されるブロック間配線1
8,19,20で行われていた。
に、四角形で定義されるブロック内に論理回路パターン
を形成してなる複数の論理回路ブロック17をコンピュー
タを用いて一列に配置した論理回路ブロック列21−１〜
21−４を形成し、それぞれの論理回路ブロック列間に所
定間隔の配線領域22−１〜22−３を設け、それぞれの論
理回路ブロック間の相互接続はコンピュータを用いて配
線領域22−１〜22−３内に形成されるブロック間配線1
8,19,20で行われていた。
上述した従来の半導体集積回路は、ブロック間配線を
論理回路ブロック列間に形成される配線領域ですべて形
成されるので、半導体チップ上の配線領域の占有面積が
大きくなるという欠点がある。
論理回路ブロック列間に形成される配線領域ですべて形
成されるので、半導体チップ上の配線領域の占有面積が
大きくなるという欠点がある。
本発明は、ブロック内に論理回路を有する複数個の論
理回路ブロックを横（又は縦）方向に１列に連続配置し
縦（又は横）方向に所定間隔を隔てて複数列並列に配置
する論理回路ブロック列を備えるビルディングブロック
方式の半導体集積回路において、前記論理回路ブロック
の連接方向に沿う辺に平行な直線上でブロック中央付近
に設けられる第１の信号入出力端子と、前記論理回路ブ
ロックの前記連接方向に沿う２辺にそれぞれ設けられる
第２の信号入出力端子と、前記第１の信号入出力端子間
を前記論理回路ブロック列上にて相隣り合う前記論理回
路ブロックの各々を相互接続する同一層で形成された第
１の配線と、前記第２の信号入出力端子間を前記論理回
路ブロック列間に形成された配線領域上で相互接続する
同一層で形成された第２の配線とを含んで構成される。
理回路ブロックを横（又は縦）方向に１列に連続配置し
縦（又は横）方向に所定間隔を隔てて複数列並列に配置
する論理回路ブロック列を備えるビルディングブロック
方式の半導体集積回路において、前記論理回路ブロック
の連接方向に沿う辺に平行な直線上でブロック中央付近
に設けられる第１の信号入出力端子と、前記論理回路ブ
ロックの前記連接方向に沿う２辺にそれぞれ設けられる
第２の信号入出力端子と、前記第１の信号入出力端子間
を前記論理回路ブロック列上にて相隣り合う前記論理回
路ブロックの各々を相互接続する同一層で形成された第
１の配線と、前記第２の信号入出力端子間を前記論理回
路ブロック列間に形成された配線領域上で相互接続する
同一層で形成された第２の配線とを含んで構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の平面図である。
第１図に示すように、半導体基板１上に四角形で定義
されるブロック内に論理回路パターンを形成してなる複
数の論理回路ブロック３をコンピュータを用いて一列に
配置した論理回路ブロック列２−１〜２−４を形成し、
それぞれの論理回路ブロック列間に所定間隔で配線領域
４−１〜４−３を形成している。
されるブロック内に論理回路パターンを形成してなる複
数の論理回路ブロック３をコンピュータを用いて一列に
配置した論理回路ブロック列２−１〜２−４を形成し、
それぞれの論理回路ブロック列間に所定間隔で配線領域
４−１〜４−３を形成している。
それぞれの論理回路ブロック３は列の連接方向に沿う
辺に平行な直線上でブロック中央付近に設けられる第１
の信号入出力端子５と、列の連接方向に沿う２辺にそれ
ぞれ設けられる第２の信号入出力端子６とを有し、対応
する信号入出力端子５相互間をその論理回路ブロックが
属する論理回路ブロック列上に設けられる第１の配線と
しての金属配線７で接続し、対応する信号入出力端子６
相互間を配線領域４−１〜４−３に設けられる、第２の
配線としての第１図に破線で示す横方向の金属配線８と
実線で示す縦方向の金属配線９と太線で示す論理回路ブ
ロック列をまたぐ縦方向の金属配線10とでそれぞれ接続
する。なお、第１図では金属配線７のブロック列内配線
は論理回路ブロック列２−２にのみ示す。
辺に平行な直線上でブロック中央付近に設けられる第１
の信号入出力端子５と、列の連接方向に沿う２辺にそれ
ぞれ設けられる第２の信号入出力端子６とを有し、対応
する信号入出力端子５相互間をその論理回路ブロックが
属する論理回路ブロック列上に設けられる第１の配線と
しての金属配線７で接続し、対応する信号入出力端子６
相互間を配線領域４−１〜４−３に設けられる、第２の
配線としての第１図に破線で示す横方向の金属配線８と
実線で示す縦方向の金属配線９と太線で示す論理回路ブ
ロック列をまたぐ縦方向の金属配線10とでそれぞれ接続
する。なお、第１図では金属配線７のブロック列内配線
は論理回路ブロック列２−２にのみ示す。
次に、第２図は第１図の論理回路ブロックの一側の平
面図、第３図は第２図の論理回路ブロックの等価回路図
である。
面図、第３図は第２図の論理回路ブロックの等価回路図
である。
第２図及び第３図を参照すると、相補型MOS回路を用
いた２入力NOR回路の場合、は半導体基板１上に形成さ
れた論理回路ブロック列内の論理回路ブロック3aは、Ｐ
型拡散層11とＮ型拡散層12の間の論理回路ブロック例の
連接方向に沿う上辺及び下辺に平行な直線上でブロック
の中央付近に第２の金属配線14で第１の信号入出力端子
5a,5b,5cを形成し、ブロックの上辺及び下辺に沿って第
１の金属配線13でそれぞれ第２の信号入出力端子6a,6b,
6cと6d,6e,6fを形成し、信号入出力端子5a,6a,6dと5b,6
b,6eと5c,6c,6fをそれぞれ多結晶シリコン層15で接続す
る。
いた２入力NOR回路の場合、は半導体基板１上に形成さ
れた論理回路ブロック列内の論理回路ブロック3aは、Ｐ
型拡散層11とＮ型拡散層12の間の論理回路ブロック例の
連接方向に沿う上辺及び下辺に平行な直線上でブロック
の中央付近に第２の金属配線14で第１の信号入出力端子
5a,5b,5cを形成し、ブロックの上辺及び下辺に沿って第
１の金属配線13でそれぞれ第２の信号入出力端子6a,6b,
6cと6d,6e,6fを形成し、信号入出力端子5a,6a,6dと5b,6
b,6eと5c,6c,6fをそれぞれ多結晶シリコン層15で接続す
る。
なお、上述第１図の実施例において、任意のブロック
列内のみでブロック列内配線が多数存在してブロック列
内に配線を収容できない場合は、信号入出力端子５の一
部を信号入出力端子６に移してブロック列間の配線領域
で配線することができる。このように信号入出力端子の
移動により、配線処理をより簡易化できる。
列内のみでブロック列内配線が多数存在してブロック列
内に配線を収容できない場合は、信号入出力端子５の一
部を信号入出力端子６に移してブロック列間の配線領域
で配線することができる。このように信号入出力端子の
移動により、配線処理をより簡易化できる。
以上説明したように本発明は、各論理回路ブロックの
信号入出力端子を論理回路ブロックの連接方向に沿う辺
に平行に一直線上でブロック中央付近に定義すると同時
に、論理回路ブロックの連接方向に沿う２辺に定義して
なる論理回路ブロックを形成し、それらの論理回路ブロ
ックを用いて複数列並列に配置された論理回路ブロック
列を形成し、信号入出力端子の相互接続が１列の論理回
路ブロック列で完結する配線はブロック内に定義した信
号入出力端子を用いて論理回路ブロック列上で相互接続
し、信号入出力端子の相互接続が複数の論理回路ブロッ
ク列間にわたるものは連接方向に沿う２辺に定義した信
号入出力端子を用いて相互接続することにより、論理回
路ブロック間に配線領域の占める面積を従来の半導体集
積回路に比べて小さくできるので半導体チップを小型化
でき、従って高集積化が可能になるという効果がある。
信号入出力端子を論理回路ブロックの連接方向に沿う辺
に平行に一直線上でブロック中央付近に定義すると同時
に、論理回路ブロックの連接方向に沿う２辺に定義して
なる論理回路ブロックを形成し、それらの論理回路ブロ
ックを用いて複数列並列に配置された論理回路ブロック
列を形成し、信号入出力端子の相互接続が１列の論理回
路ブロック列で完結する配線はブロック内に定義した信
号入出力端子を用いて論理回路ブロック列上で相互接続
し、信号入出力端子の相互接続が複数の論理回路ブロッ
ク列間にわたるものは連接方向に沿う２辺に定義した信
号入出力端子を用いて相互接続することにより、論理回
路ブロック間に配線領域の占める面積を従来の半導体集
積回路に比べて小さくできるので半導体チップを小型化
でき、従って高集積化が可能になるという効果がある。
第１図の本発明の一実施例の平面図、第２図は第１図の
論理回路ブロックの一例の平面図、第３図は第２図の論
理回路ブロックの等価回路図、第４図は従来の半導体集
積回路の一例の平面図である。 1,1a……半導体基板、２−１〜２−４……論理回路ブロ
ック列、3,3a……論理回路ブロック、４−１〜４−３…
…配線領域、5,5a〜5c,6,6a〜6f……信号入出力端子、
７〜10……金属配線、11……Ｐ型拡散層、12……Ｎ型拡
散層、13……第１の金属配線、14……第２の金属配線、
15……多結晶シリコン層、16……コンタクト、17……論
理回路ブロック、18〜20……金属配線、21−１〜21−４
……論理回路ブロック列、22−１〜22−３……配線領
域。
論理回路ブロックの一例の平面図、第３図は第２図の論
理回路ブロックの等価回路図、第４図は従来の半導体集
積回路の一例の平面図である。 1,1a……半導体基板、２−１〜２−４……論理回路ブロ
ック列、3,3a……論理回路ブロック、４−１〜４−３…
…配線領域、5,5a〜5c,6,6a〜6f……信号入出力端子、
７〜10……金属配線、11……Ｐ型拡散層、12……Ｎ型拡
散層、13……第１の金属配線、14……第２の金属配線、
15……多結晶シリコン層、16……コンタクト、17……論
理回路ブロック、18〜20……金属配線、21−１〜21−４
……論理回路ブロック列、22−１〜22−３……配線領
域。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 Ａ
Claims (1)
- 【請求項１】ブロック内に論理回路を有する複数個の論
理回路ブロックを横（又は縦）方向に１列に連続配置し
縦（又は横）方向に所定間隔を隔てて複数列並列に配置
する論理回路ブロック列を備えるビルディングブロック
方式の半導体集積回路において、前記論理回路ブロック
の連接方向に沿う辺に平行な直線上で前記論理回路ブロ
ックの中央付近に設けられる第１の信号入出力端子と、
前記論理回路ブロックの連接方向に沿う２辺にそれぞれ
設けられる第２の信号入出力端子と、前記第１の信号入
出力端子間を前記論理回路ブロック列上にて相隣り合う
前記論理回路ブロックの各々を相互接続する同一層で形
成された第１の配線と、前記第２の信号入出力端子間を
前記論理回路ブロック列間に形成される配線領域上で相
互接続する同一層で形成された第２の配線とを含むこと
を特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62185912A JPH0812881B2 (ja) | 1987-07-24 | 1987-07-24 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62185912A JPH0812881B2 (ja) | 1987-07-24 | 1987-07-24 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6428939A JPS6428939A (en) | 1989-01-31 |
| JPH0812881B2 true JPH0812881B2 (ja) | 1996-02-07 |
Family
ID=16179053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62185912A Expired - Lifetime JPH0812881B2 (ja) | 1987-07-24 | 1987-07-24 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0812881B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04340252A (ja) * | 1990-07-27 | 1992-11-26 | Mitsubishi Electric Corp | 半導体集積回路装置及びセルの配置配線方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60145642A (ja) * | 1984-01-09 | 1985-08-01 | Toshiba Corp | 半導体集積回路装置 |
-
1987
- 1987-07-24 JP JP62185912A patent/JPH0812881B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6428939A (en) | 1989-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4412237A (en) | Semiconductor device | |
| JPS61100947A (ja) | 半導体集積回路装置 | |
| GB1443361A (en) | Lsi chip construction | |
| US4750027A (en) | Master slice semiconductor device | |
| US4910574A (en) | Porous circuit macro for semiconductor integrated circuits | |
| JPH0758301A (ja) | 半導体集積回路装置 | |
| JPH0812881B2 (ja) | 半導体集積回路 | |
| JPH0578190B2 (ja) | ||
| JPS58197747A (ja) | マスタスライスｌｓｉ | |
| JPH0645565A (ja) | 集積回路装置 | |
| JPS6329826B2 (ja) | ||
| USH512H (en) | Automated universal array | |
| JPS623584B2 (ja) | ||
| JP2555774B2 (ja) | 半導体集積回路 | |
| JPH05251671A (ja) | ゲートアレイ方式の半導体集積回路装置 | |
| JPS62242364A (ja) | Ｍｏｓ形出力回路素子 | |
| JPH03195045A (ja) | 半導体集積回路装置 | |
| JPH07130972A (ja) | 半導体集積回路装置 | |
| JPH01125846A (ja) | マスタースライス方式集積回路装置 | |
| JPH03155669A (ja) | ゲートアレイ装置 | |
| JPH0414808B2 (ja) | ||
| JPH079977B2 (ja) | 半導体集積回路装置 | |
| JPS6367819A (ja) | プログラマブルロジツクアレイ | |
| JPS6399545A (ja) | ビルディング・ブロック方式の集積回路 | |
| JPS63275140A (ja) | 集積回路デバイス |