JP2917434B2 - マスタースライス集積回路装置 - Google Patents

マスタースライス集積回路装置

Info

Publication number
JP2917434B2
JP2917434B2 JP2166115A JP16611590A JP2917434B2 JP 2917434 B2 JP2917434 B2 JP 2917434B2 JP 2166115 A JP2166115 A JP 2166115A JP 16611590 A JP16611590 A JP 16611590A JP 2917434 B2 JP2917434 B2 JP 2917434B2
Authority
JP
Japan
Prior art keywords
power supply
wiring
cell
external
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2166115A
Other languages
English (en)
Other versions
JPH03174770A (ja
Inventor
靖久 平林
孝 作田
和彦 大川
泰弘 小口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2166115A priority Critical patent/JP2917434B2/ja
Priority to SG9601949A priority patent/SG87731A1/en
Priority to DE69033641T priority patent/DE69033641T2/de
Priority to EP90116572A priority patent/EP0416456B1/en
Priority to KR1019900014033A priority patent/KR0154121B1/ko
Priority to US07/580,061 priority patent/US5153698A/en
Publication of JPH03174770A publication Critical patent/JPH03174770A/ja
Priority to US07/878,527 priority patent/US5345098A/en
Priority to HK98115538A priority patent/HK1014295A1/xx
Application granted granted Critical
Publication of JP2917434B2 publication Critical patent/JP2917434B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ゲートアレイなどのマスタースライス集積
回路装置に関し、特に、チップ外周部の主電源配線部か
ら内部セル領域への電源配線の敷設技術に関する。
〔従来の技術〕
予めウエハ上に所定のトランジスタを有する内部セル
（基本セル）を規則的に形成すると共にそのウエハの周
囲領域に外部セル（I/Oバッファ）を形成しておき、配
線工程（配線パターン）を変更することでユーザーの要
求する論理回路を実現できるマスタースライス方式のゲ
ートアレイにおいては、一般に、外部セルアレイ領域上
に形成される主電源配線部から内部セルアレイ領域へ分
岐する複数の電源ラインは規則的に配列された内部セル
に対して所定間隔毎に形成される。
従来のゲートアレイにおいては、第５図に示すよう
に、チップ上の内側領域で縦横整列的に形成された複数
の内部セルＣの列（Ｃmn…Ｃm+5 n+2）とこれらの周囲
（チップ上の外側領域）で縦方向整列的に形成された外
部セル20（20m…20m+3）を有している。内部セルＣは未
結線の１又は２以上のトランジスタで構成され、内部配
線又は外部配線を所定のコンタクト（図示せず）を介し
て敷設形成することにより内部セルＣ内のトランジスタ
及び内部セルＣ相互の結線が施されるもので、内部セル
Ｃのアレイの縦ピッチＰINは内部セルＣ内のトランジス
タの数や内部セルの形式などによって決定されている。
また外部セル20のアレイのピッチＰOUTは通常外部セル2
0のアレイの外側に形成されたパッド（図示せず）のピ
ッチに合わせられる。マスタースライスでは、ある程度
まで固定配線して固定的にトランジスタ等の素子が予め
形成されており、ユーザーの要求する論理回路を最終的
に実現するためには、これらの素子を結ぶ配線（信号配
線及び電源配線）のパターン（パターンバージョン）を
起こし、原点を定めて配線処理手段（コンピュータ）に
入力すると、所望の配線を行い得ることになる。
第５図に示すゲートアレイにおいては、外部セル20の
領域上に主電源配線部30が形成されており、内部セルア
レイの２行分の内部セルに対する電源供給は主電源配線
部30から分岐した電源ラインｌ（…ｌm,lm+1,lm+2…）
を介して達成されている。ここで、内部セルＣのアレイ
と外部セル20のアレイの縦方向の繰り返し配列は互いに
非同期である。すなわち、外部セルのピッチＰOUTと内
部セルのピッチＰINとの間には、 jPOUT≠kPIN ……（１） ｊ＞ｋ≧１ ……（２） （但し、j,kは正の整数） の関係式が成立している。各電源ラインｌ（ｌm,lm+1,l
m+2）の主電源配線部30からの引出し部位を外部セル20
のピッチＰOUT毎で定位置（例えば第５図示の如き隣接
する外部セルの境界位置…Ｐm,Pm+1,Pm+2…）に設定す
ると、内部セルＣのアレイと外部セル20のアレイの縦方
向繰り返し配列が非同期であるため、第５図に示すよう
に、電源ラインｌ（…ｌm,lm+1,lm+2…）のパターン形
状がそれぞれ異なり、電源ラインのパターンバージョン
数は電源ラインの本数にもなる。
内部セルアレイに対する電源供給方式おいて各内部セ
ルの電源電圧の安定化等を図るため、例えば第５図の電
源ラインは２行の内部セルアレイの境界領域上に規則性
を持たせて敷設される。また電源ラインの引出し部位を
定位置Ｐm,Pm+1,Pm+2に設定する理由は、外部セル2
0m+1,20m+2,20m+3のコンタクト窓位置（Ｘm+1,Ym+1），
（Ｘm+2,Ym+2），（Ｘm+3,Ym+3）を対応する外部セル
（20m…20m+3）に対し定位置に固定せしめ、これらに接
続される外部セル（…20m…20m+2…）の引出しパターン
形状を単一にして共通化するためである。
第６図は従来の別のゲートアレイの配線パターンを示
す。図中、５（…５L５…L+5…）は外部セル７（…
７L，…７L+5…）に接続した信号パッドである。各外部
セル７は引出し配線ａ〜ｅを介してコンタクト窓Ｘa〜
Ｘeに接続されている。内部セル11のアレイ領域上に配
置される電源ライン９は内部セル11のアレイのピッチＰ
IN間隔で形成される。外部セル７の領域上には図示しな
い主電源配線部が第５図示のゲートアレイと同様に形成
され、この主電源配線部における電源ライン９の引出し
部位の間隔も内部セル11のアレイのピッチＰINに等し
い。ここで、内部セル11のアレイと外部セル７のアレイ
の縦方向の繰り返し配列は同期している。つまり、外部
セルのピッチＰOUTと内部セルのピッチＰINとの間に
は、 jPOUT＝kPIN ……（３） ｊ＞ｋ≧１ ……（２） （但し、j,kは正の整数） の関係式が成立している。
ここでは実際、ｊ＝４で、ｋ＝７であるが、各外部セ
ル７からの引出し配線（ａ〜ｅ）のパターン形状は外部
セル７が３つおきに等しくなる。すなわち、外部セル７
Lと外部セル７L+4の引出し配線パターンは等しい。この
ため、引出し配線のパターンバージョン数が４つで済む
ことになる。
〔発明が解決しようとする課題〕
しかしながら、上記従来のゲートアレイの配線形成方
式にあっては次の問題点がある。
第５図に示すように、外部セル20と内部セルＣとの
繰り返し配列が非同期である場合は、電源ラインｌのパ
ターン形状がすべて異なる。また電源ラインの引出し部
の形状によっては、これがコンタクト窓を定位置に設定
することの障害となり、同一論理の外部セルのコンタク
ト窓位置も異なるときが生じる。結局これは外部セルか
らの引出し配線のパターン形状を異ならしめる。したが
って電源ラインのパターンバージョン数やときには引出
し配線のパターンバージョン数の増大を招き、自動配線
による処理の障害となる。
第６図に示すように、外部セル７と内部セル11との
繰り返し配列が同期している場合は、電源ライン９のパ
ターン形状はすべて等しく、また引出し配線のパターン
形状の数は第（３）式のｊ個に制限でき、見掛け上、電
源ラインと引出し配線のパターンバージョン数は第５図
示の非同期のゲートアレイに比して頗る少くなるが、コ
ンタクト窓のパターン配置の数がすべての外部セル７に
ついて共通化されておらず、ｊ個も存在する。すべての
外部セルのコンタクト窓が定位置に形成されないため、
却って、外部セルのコンタクト窓と内部セルのコンタク
ト窓（図示せず）を接続すべき実質的な信号配線の処理
に煩雑化を招く。
ところで、外部セルと内部セルの繰り返し配列に同期
をとることは、両セル自体の回路構成，規模等の基本的
な設計自由度を奪うものである。すなわち、セルの規模
が自由でなく、離散的な値に設定せざるを得ず、またこ
のセル規模の離散化は必然的に詰め込むべき回路規模を
大きく制約する。
そこで、本発明は上記各問題点を解決するものであ
り、その課題は、外部セルと内部セルの繰り返し配列が
同期又は非同期に拘わらず、電源ラインの主電源配線部
からの引出し領域の配線形状を改善することにより、セ
ル自体の規模や回路構成の自由度を損なうことなく、ま
た外部セルのコンタクト窓と内部セル間の実体的な信
号，電源配線の形成作業の障害にならず、電源ラインや
引出し配線のパターン形状の総数を低減させることが可
能のマスタースライス集積回路装置を提供することにあ
る。
〔課題を解決するための手段〕
本発明に係るマスタースライス集積回路装置は、内部
セルアレイと、前記内部セルアレイの外側に形成された
外部セルアレイと、前記外部セルアレイの上層に配置さ
れた電源配線部と、前記電源配線部と導通し内部セルア
レイ領域上に配置されて前記内部セルアレイに電源を供
給する複数の電源ラインと、を有するマスタースライス
集積回路装置、を前提としている。
かかる構成において本発明の講じた手段は、主電源配
線部と電源ラインとの接続部において、前記外部セルに
それぞれ対応して設けられた仲介配線部の敷設を採用し
たものである。そして、この仲介配線部は、主電源配線
部から電源ラインの方向に一定長さ延出する定位置配線
引出し部と、この定位置配線引出し部に連結し電源ライ
ンに対して直角方向に配向してこれと接続する所定長さ
の交差接続余裕部とを有する配線構造とされる。例え
ば、この仲介配線部の形状としては実質的にＴ字形やＬ
字形が採用される。互いに平行に配置される複数の電源
ラインは内部セルの行毎に形成される場合に限らず、例
えば２行毎で内部セル間の隣接線上に形成される場合も
ある。また外部セルと内部セルとの繰り返し配列はいわ
ゆる非同期であっても良いし、同期していても差し支え
ない。
〔作用〕
この仲介配線部を電源配線のパターン形成において用
いることは、主電源配線部の下層における外部セルの引
出しパターンの共通化とそのコンタクト部の定位置化を
共に実現する。すなわち、外部セルの回路構成や規模の
如何に拘わらず、定位置配線引出し部が外部セルの特定
部位に一致する主電源配線部の位置から電源ラインの方
向に一定長さ延在しており、これに対して交差接続余裕
部が直角に配向してこれと接続するので、仲介配線部が
外部セルのコンタクト部の設定の障害にならいから、外
部セルのコンタクト部を定位置に設定することが可能に
なる。それ故、外部セル内の回路と外部セルのコンタク
ト部とを接続する引出し配線のパターン形状がすべての
外部セルについて共通化される。
また一方、複数の電源ラインを内部セルアレイ領域上
に一定ピッチで配列することが各内部セルに対する電源
電圧の安定化等を図る上で意義があるが、電源ラインを
一定ピッチで配列しても電源ラインは直接主電源配線部
に接続されず、仲介配線部の交差接続余裕部に接続され
る。この交差接続余裕部は内部セルアレイ領域上に配列
される電源ラインの外部セルに対するズレを吸収する長
さを有し、複数の電源ラインと主電源配線部との接続形
状を考慮する必要がなく、電源ラインのパターンバージ
ョンが唯一で済む。したがって、配線パターンの設定作
業においては、実質的にＴ字形やＬ字形の仲介配線部の
パターン形状を用意することによって、外部セルの引出
し配線の形状と電源ラインの形状とが共に共通化される
こととなる。
今まで吟味した事項は外部セルと内部セルの繰り返し
配列が非同期のときにも実現できるものであり、従来に
おいて同期がとれた配列でも外部セルの引出し配線の単
一のパターン共通化は不可能であったが、本発明によれ
ば非同期のときにも引出し配線の単一のパターン共通化
が達成される。そして、このパターン共通化の利益は、
外部セルと内部セルの繰り返し配列の同期を前提として
いないから、セル内の回路構成や規模などを制約せず、
セルの機能設計の自由度を保証する。また外部セルのコ
ンタクト部がすべて定位置に設定されるので、これらの
コンタクト部と内部セルのコンタクト部との間に接続さ
れるべき信号配線のパターンも共通化し易くなる。
〔実施例〕
次に、本発明の実施例を添付図面に基づいて説明す
る。
第１実施例 第１図は本発明を適用したゲートアレイの第１実施例
における配線パターンの一部を示す平面図である。な
お、第１図において第５図に示す部分と同一部分には同
一参照符号を付し、その説明は省略する。
第１図示のゲートアレイはチップ上の内側領域で縦横
整列的に形成された複数の内部セルＣとこれらの周囲
（チップ上の外側領域）で縦方向整列的に形成された外
部セル20を有している。内部セルのピッチＰINは外部セ
ル20のピッチＰOUTよりも小さい。外部セル20の領域上
には主電源配線部30が形成されており、本実施例におけ
る内部セルアレイの２行分の内部セルに対する電源供給
は２ピッチ（2PIN）毎の電源ライン（ｌm,lm+1,lm+2）
を介して達成されている。本実施例においては、内部セ
ルＣのアレイと外部セル20のアレイの縦方向の繰り返し
配列は非同期である。すなわち、外部セルのピッチＰ
PUTと内部セルのピッチＰINとの間には、 jPOUT≠kPIN ……（１） ｋ＞ｊ≧１ ……（２） （但し、j,kは正の整数） の関係式が成立している。
横方向へ真直に延びる各電源ラインｌは外部セルアレ
イ領域上の主電源配線部30に仲介配線部40を介して導通
している。この主電源配線部30の形状はＴ字形で、定位
置配線引出し部42と交差接続余裕部44との連結体であ
る。定位置配線引出し部42は隣接する外部セル20,20の
境界位置（…Ｐm,Pm+1,Pm+2…）に一致する主電源配線
部30の位置から実質的に電源ラインｌの方向へ一定長さ
延出して形成され、また交差接続余裕部44は定位置配線
引出し部42に連結し電源ラインｌに対して実質的に直角
方向へ配向しこれと接続する。交差接続余裕部44は電源
ラインｌの少なくとも１本と交差可能の長さを有する。
すなわち、本実施例においては、電源ラインｌが２行の
内部セルの境界上で内部セルの２ピッチ（2PIN）毎に配
列され、外部セルのピッチＰOUTが内部セルのピッチＰ
INよりも大きいので、交差接続余裕部44の長さｈと内部
セルのピッチＰINとが、 ｈ≧ＰIN ……（４） の関係式を満足している。ただ、交差接続余裕部44の長
さｈを長くしすぎると、外部セル20m+1,20m+2,20m+3の
コンタクト窓位置（Ｘm+1,Ym+1），（Ｘm+2,Ym+2），
（Ｘm+3,Ym+3）から引出し配線（図示せず）を電源配線
と同一層上で敷設する際の障害となるので、 ｈ＝ＰIN ……（５） に設定される。したがって、隣接する交差接続余裕部4
4,44の間隔は、ＰOUT‐ＰINである。
各外部セル20のコンタクト窓位置（Ｘm+1,Ym+1１），
（Ｘm+2,Ym+2），（Ｘm+3,Ym+3）は定位置に設定可能で
ある。なぜなら、定位置配線引出し部42の位置が外部セ
ル20に対してコンタクト窓位置が定位置化可能なように
選択されるからである。つまり邪魔にならない位置に定
位置配線引出し部42の位置が選択される。また定位置配
線引出し部42の長さはコンタクト窓の大きさ以上に設定
することが望ましい。第１図に示すゲートアレイにおけ
る定位置配線引出し部42の位置は外部セル20,20の境界
位置（…Ｐm,Pm+1,Pm+2…）であるが、外部セルの回路
構成によっては別の位置に決定されることもあろう。ま
たコンタクト窓位置（第１図ではX,Yの２つのみを示
す。）は、実体的な信号配線（図示せず）の接続を電源
配線形成層と同一層で実現し易くするために、信号配線
が引出し易いよう外部セルの中央に設けられる。
コンタクト窓の定位置化の利益は外部セル20から当該
コンタクト窓までの引出し配線を共通化できることであ
る。換言すると、仲介配線部40の存在意義の１つは、主
電源配線部30から定位置配線引出し部42を所定長さ画一
的に配線することがコンタクト窓の定位置化をもたら
し、またこれが外部セルの引出し配線パターン形状を唯
一にして共通化を実現することである。したがって、配
線形成工程においては、仲介配線部40のパターシバージ
ョンが１つ追加されるものの、引出し配線のパターンバ
ージョンが１つで足りる。
一方、電源ラインｌのパターンバージョン１つを使用
すれば足りる。なぜなら、第２図に模式的に示すよう
に、２行の内部セルＣi,Ci+1間に2PIN間隔毎に電源ライ
ンｌを配置するだけで、又は所定間隔で電源ラインｌを
並設するだけで、各電源ラインｌの端部と交差接続余裕
部44とが連結される。定位置配線引出し部42と交差接続
余裕部44の連結位置は交差接続余裕部44の中央位置で当
たるが、交差接続余裕部44と電源ラインｌの連結位置は
各電源ラインによって異なるものの、この連結位置のバ
ラツキは自動配線においては問題とならない。配線パタ
ーンの作成においてはパターンバージョンの複雑さとそ
の数が実質的に問題となるからで、隣接するパターンバ
ージョンの連結位置のバラツキは自動配線処理の結果だ
からである。したがって、電源ラインの共通化は自動配
線処理における作業負担を頗る軽減する。
なお、交差接続余裕部44に１本の電源ラインを接続だ
けでなく、場合によっては複数本の電源ラインの接続も
可能である。
第２実施例 第３図は本発明を適用したゲートアレイの第２実施例
における配線パターンの一部を示す平面図である。な
お、第３図において第１図に示す部分と同一部分には同
一参照符号を付し、その説明は省略する。
この実施例においては、仲介配線部50の形状がＬ字形
で、第１実施例と同一形状の定位置配線引出し部52とこ
れに端部で連結する交差接続余裕部54とからなる。定位
置配線引出し部52の主電源配線部30からの引出し部位は
外部セル20の中央位置（…Ｐ′m,P′m+1,P′m+2…）に
一致している。これは外部セルの回路構成にもよるが、
外部セルの信号コンタクト窓位置（Ｘ′m+1,Y′m+1），
（Ｘ′m+2,Y′m+2），（Ｘ′m+3,Y′m+3）の定位置化を
図る目的と、一方のコンタクト窓位置Ｙ′m+1,,Y′m+2,
Y′m+3からの内部セル側への配線を横方向真っ直ぐに形
成する目的である。交差接続余裕部54は定位置配線引出
し部52の端部で鉤状に配置される。この交差接続余裕部
54の長さｈは内部セルＣのピッチＰINに等しい。外部セ
ルの他方の信号コンタクト窓位置Ｘ′m+1,X′m+2,X′
m+3から内部セル側への信号配線の直線的形成には交差
接続余裕部54が若干邪魔になるが、縦方向に一定長さ迂
回させることで、電源配線形成層と同一層で内部セル側
へ配線できる。
この実施例においても、信号コンタクト窓位置（Ｘ′
m+1,Y′m+1），（Ｘ′m+1,Y′m+2），（Ｘ′m+3,
Y′m+3）の定位置化により引出し配線の形状の共通化が
実現される。また第４図に模式的に示すように、所定間
隔で電源ラインｌを配置するだけで、各電源ラインｌの
端部と交差接続余裕部44とが連結されので、電源ライン
ｌのパターンバーションは唯一で足りる。
〔発明の効果〕
以上説明したように、本発明は、外部セルと内部セル
との繰り返し配列において同期又は非同期に拘わらず、
主電源配線部から所定間隔毎に引き出される定位置配線
引出し部とこれに直角に連結された交差接続余裕部とを
有する仲介配線部が存在する点に特徴があるので、次の
効果を奏する。
定位置配線引出し部の存在によって、外部セルのコ
ンタクト部の位置を当該セルに対して常に定位置に設定
できるから、引出し配線形状が同一論理の外部セルに対
して一義的に共通化できるので、配線パターンの作成段
階においてはパターンバージョン数が頗る少なくなる。
このパターンバージョン数の削減は自動配線に要するテ
ーブル数も少なくなるので、そのプログラムも簡単とな
り、結果としてシステム全体の信頼性が向上する。
交差接続余裕部の存在によって、電源ラインのパタ
ーンバージョンを単一にすることができる。この点はま
た上記の効果を発揮するので、画一的な仲介配線部の
存在は相乗的にパターンバージョン数を削減することに
なる。
上述の利益は外部セルと内部セルとの繰り返し配列
が同期していることを前提としないので、外部セル又は
内部セルの回路構成や規模などの基本的設計を制約しな
い。換言すれば、配線パターンの設計条件をそれ以前に
行われるセル構成の設計に持ち込まずに済むため、ゲー
トアレイ等の装置の設計を階層的に進める上で、とても
有意義である。
【図面の簡単な説明】
第１図は本発明を適用したゲートアレイの第１実施例に
おける配線パターンの一部を示す平面図である。 第２図は同実施例における電源ラインの形成態様を模式
的に示す平面図である。 第３図は本発明を適用したゲートアレイの第２実施例に
おける配線パターンの一部を示す平面図である。 第４図は同実施例における電源ラインの形成態様を模式
的に示す平面図である。 第５図は従来のゲートアレイのにおける配線パターンの
一部を示す平面図である。 第６図は従来の別のゲートアレイのにおける配線パター
ンの一部を示す平面図である。 〔主要符号の説明〕 Ｃmn〜Ｃm+5 n+2……内部セル（基本セル） 20m〜20m+3……外部セル（I/Oバッファ） 30……主電源配線部 ｌ（ｌm〜にｌm+2）……電源ライン 40……Ｔ字形の仲介配線部 42,52……定位置配線引出し部 44,54……交差接続余裕部 Ｐm,Pm+1,Pm+2,P′m,P′m+1,P′m+2……定位置配線引出
し部の引出し位置 Ｘm+1,Ym+1,Xm+2,Ym+2,Xm+3,Ym+3,X′m+1,Y′m+1,X′
m+2,Y′m+2,X′m+3,Y′m+3……外部セルの信号コンタク
ト窓位置 ＰOUT……外部セルのピッチ ＰIN……内部セルのピッチ ｈ……交差接続余裕部の長さ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小口 泰弘 長野県諏訪市大和３丁目３番５号 セイ コーエプソン株式会社内 (56)参考文献 特開 平２−15656（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/82,27/118 H01L 27/04,21/822

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】内部セルアレイと、前記内部セルアレイの
    外側に形成された外部セルアレイと、前記外部セルアレ
    イの上層に配置された電源配線部と、前記電源配線部と
    導通し内部セルアレイ領域上に配置されて前記内部セル
    アレイに電源を供給する複数の電源ラインと、を有する
    マスタースライス集積回路装置であって、 前記電源配線部と前記各電源ラインとの接続部におい
    て、前記外部セルにそれぞれ対応して設けられた仲介配
    線部を有し、 前記仲介配線部は、前記電源配線部から実質的に前記電
    源ラインの方向へ一定の長さ延出する定位置配線引き出
    し部と、前記定位置配線引き出し部と連結し前記電源ラ
    インに対して実質的に直角方向へ配向する所定長の交差
    接続余裕部とを有し、 前記電源ラインは前記交差接続余裕部と接続されること
    を特徴とするマスタースライス集積回路装置。
  2. 【請求項２】前記仲介配線部の形状は実質的にＴ字型で
    あることを特徴とする請求項１記載のマスタースライス
    集積回路装置。
  3. 【請求項３】前記仲介配線部の形状は実質的にＬ字型で
    あることを特徴とする請求項１記載のマスタースライス
    集積回路装置。
  4. 【請求項４】前記外部セルのピッチＰOUTと前記内部セ
    ルのピッチＰINとの間には、 jPOUT≠kPIN ｋ＞ｊ≧１ （但し、ｊ、ｋは正の整数） の関係式が成立することを特徴とする請求項１乃至３い
    ずれかに記載のマスタースライス集積回路装置。
  5. 【請求項５】前記外部セルのピッチＰOUT、前記内部セ
    ルのピッチＰIN、前記交差接続余裕部の長さｈの間に
    は、 ＰOUT＞ＰIN ｈ≧ＰIN の関係式が成立することを特徴とする請求項１乃至４い
    ずれかに記載のマスタースライス集積回路装置。
JP2166115A 1989-09-08 1990-06-25 マスタースライス集積回路装置 Expired - Lifetime JP2917434B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2166115A JP2917434B2 (ja) 1989-09-08 1990-06-25 マスタースライス集積回路装置
DE69033641T DE69033641T2 (de) 1989-09-08 1990-08-29 Stromversorgungssystem für Master slice integrierte Schaltung
EP90116572A EP0416456B1 (en) 1989-09-08 1990-08-29 Master slice integrated circuit power supply system
SG9601949A SG87731A1 (en) 1989-09-08 1990-08-29 Master slice integrated circuit device
KR1019900014033A KR0154121B1 (ko) 1989-09-08 1990-09-06 마스터 슬라이스 집적 회로 장치
US07/580,061 US5153698A (en) 1989-09-08 1990-09-10 Master slice integrated circuit device
US07/878,527 US5345098A (en) 1989-09-08 1992-05-05 Master slice integrated circuit device
HK98115538A HK1014295A1 (en) 1989-09-08 1998-12-24 Master slice integrated circuit power supply system

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1-233326 1989-09-08
JP23332689 1989-09-08
JP2166115A JP2917434B2 (ja) 1989-09-08 1990-06-25 マスタースライス集積回路装置

Publications (2)

Publication Number Publication Date
JPH03174770A JPH03174770A (ja) 1991-07-29
JP2917434B2 true JP2917434B2 (ja) 1999-07-12

Family

ID=26490608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2166115A Expired - Lifetime JP2917434B2 (ja) 1989-09-08 1990-06-25 マスタースライス集積回路装置

Country Status (7)

Country Link
US (2) US5153698A (ja)
EP (1) EP0416456B1 (ja)
JP (1) JP2917434B2 (ja)
KR (1) KR0154121B1 (ja)
DE (1) DE69033641T2 (ja)
HK (1) HK1014295A1 (ja)
SG (1) SG87731A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05308136A (ja) * 1992-04-01 1993-11-19 Nec Corp マスタスライス集積回路
US5416431A (en) * 1994-03-21 1995-05-16 At&T Corp. Integrated circuit clock driver having improved layout
US5751650A (en) * 1995-10-02 1998-05-12 Matsushita Electronics Corporation Electric signal supply circuit and semiconductor memory device
JP2001053155A (ja) * 1999-06-04 2001-02-23 Seiko Epson Corp 半導体集積回路装置
JP3964295B2 (ja) * 2002-09-18 2007-08-22 松下電器産業株式会社 集積回路設計における電源経路構造
US20070090385A1 (en) * 2005-10-21 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100763108B1 (ko) * 2005-11-24 2007-10-04 주식회사 하이닉스반도체 파워 라인의 폭을 선택적으로 조절하는 반도체 장치의 파워라인 제어 회로
JPWO2016129109A1 (ja) * 2015-02-13 2017-11-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN109755279B (zh) * 2019-01-09 2020-11-17 昆山国显光电有限公司 Oled显示面板及oled显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5835963A (ja) * 1981-08-28 1983-03-02 Fujitsu Ltd 集積回路装置
EP0074805B2 (en) * 1981-09-10 1992-03-11 Fujitsu Limited Semiconductor integrated circuit comprising a semiconductor substrate and interconnecting layers
JPS6017932A (ja) * 1983-07-09 1985-01-29 Fujitsu Ltd ゲ−ト・アレイ
JPS60101951A (ja) * 1983-11-08 1985-06-06 Sanyo Electric Co Ltd ゲ−トアレイ
JPS6120349A (ja) * 1984-07-06 1986-01-29 Hitachi Ltd Ｌｓｉ集合体
JPS61241964A (ja) * 1985-04-19 1986-10-28 Hitachi Ltd 半導体装置
JPH0785490B2 (ja) * 1986-01-22 1995-09-13 日本電気株式会社 集積回路装置
JPH0828421B2 (ja) * 1987-08-27 1996-03-21 株式会社東芝 半導体集積回路装置
DE4433617C2 (de) * 1994-09-21 1997-04-24 Kostal Leopold Gmbh & Co Kg Elektrisches Steckverbindungsteil
JP3456768B2 (ja) * 1994-09-28 2003-10-14 株式会社東芝 アドレス変換装置

Also Published As

Publication number Publication date
KR910007131A (ko) 1991-04-30
HK1014295A1 (en) 1999-09-24
JPH03174770A (ja) 1991-07-29
US5345098A (en) 1994-09-06
EP0416456A1 (en) 1991-03-13
DE69033641D1 (de) 2000-11-09
DE69033641T2 (de) 2001-05-03
EP0416456B1 (en) 2000-10-04
KR0154121B1 (ko) 1998-10-15
SG87731A1 (en) 2002-04-16
US5153698A (en) 1992-10-06

Similar Documents

Publication Publication Date Title
USRE39469E1 (en) Semiconductor integrated circuit with mixed gate array and standard cell
JP2917434B2 (ja) マスタースライス集積回路装置
JPH05102305A (ja) 半導体集積回路の自動レイアウト方法
US20010005153A1 (en) Semiconductor integrated circuit
JP2936542B2 (ja) 電源幹線のレイアウト方法
EP0021661A1 (en) Semiconductor master-slice device
JP2642377B2 (ja) 半導体集積回路装置及びその製造方法
JPH07123139B2 (ja) 半導体論理集積回路装置のレイアウト方法
JP2730220B2 (ja) マスタースライス方式の半導体集積装置
JP2656263B2 (ja) 半導体集積回路装置
JP2707705B2 (ja) マスタースライス方式の半導体集積装置
JPH09191052A (ja) 半導体集積回路
JP3302947B2 (ja) 半導体集積回路
JPH0794587A (ja) 半導体装置、半導体設計方法及びその設計装置
JPS6030151A (ja) 集積回路の配線設計法
JPH01241146A (ja) 半導体集積回路装置及びその製造方法
JP2803800B2 (ja) 半導体集積回路装置の配線方法
JP2907836B2 (ja) 半導体集積回路
JP2687970B2 (ja) Ｉｉｌ半導体集積回路装置
JP2569477B2 (ja) ゲ−トアレイ
JP2532103Y2 (ja) 半導体集積回路装置
JPH0646653B2 (ja) マスタスライス方式半導体集積回路
JPH0850604A (ja) クロックスキュー防止レイアウト設計方法
JPS63154019A (ja) 電子装置の電源供給方法
JPH08161891A (ja) 標準セルおよびレイアウト設計装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080423

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 12