JP3964295B2 - 集積回路設計における電源経路構造 - Google Patents

集積回路設計における電源経路構造 Download PDF

Info

Publication number
JP3964295B2
JP3964295B2 JP2002271362A JP2002271362A JP3964295B2 JP 3964295 B2 JP3964295 B2 JP 3964295B2 JP 2002271362 A JP2002271362 A JP 2002271362A JP 2002271362 A JP2002271362 A JP 2002271362A JP 3964295 B2 JP3964295 B2 JP 3964295B2
Authority
JP
Japan
Prior art keywords
power supply
supply path
potential side
integrated circuit
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002271362A
Other languages
English (en)
Other versions
JP2004111609A (ja
Inventor
研一郎 宇田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002271362A priority Critical patent/JP3964295B2/ja
Priority to US10/658,195 priority patent/US7210108B2/en
Priority to CNB031589871A priority patent/CN1303669C/zh
Publication of JP2004111609A publication Critical patent/JP2004111609A/ja
Application granted granted Critical
Publication of JP3964295B2 publication Critical patent/JP3964295B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、集積回路設計における電源経路構造にかかわり、特には、電源電圧制御対象部の充放電時間・消費電力の見積もりの技術に関する。
【０００２】
【従来の技術】
図５は従来の技術における集積回路設計における電源経路構造を示す平面図である。この図は電源電圧制御対象部を示す。図５において、３０は高電位側電源ＶＤＤ側の電源経路、３０ａは幹線部、３１，３２，３３はそれぞれ幹線部３０ａから分岐された引出し部、４０は低電位側電源ＶＳＳ側の電源経路、４０ａは幹線部、４１，４２，４３はそれぞれ幹線部４０ａから分岐された引出し部である。
【０００３】
高電位側電源ＶＤＤ側の電源経路３０において、隣接する引出し部３１，３２どうし間の間隔ｒ１、隣接する引出し部３２，３３どうし間の間隔ｒ２につき、不一致がある（ｒ１≠ｒ２）。低電位側電源ＶＳＳ側の電源経路４０でも、同様である（ｓ１≠ｓ２）。
【０００４】
また、電源経路長手方向において、引出し部３１，３２，３３の分岐位置と引出し部４１，４２，４３の分岐位置とがずれている。
【０００５】
また、引出し部３１，３２，３３の引出し長さに不均一がある。引出し部４１，４２，４３についても、引出し長さの不均一がある。
【０００６】
また、引出し部の幅につき、引出し部３３は引出し部３１，３２と不一致である。また、引出し部４３の幅は引出し部４１，４２の幅と異なっている。
【０００７】
また、引出し部４１の幅ｔ１に対して、引出し部４１，４２どうし間の間隔ｔ２の方が小さくなっている（ｔ１＞ｔ２）。
【０００８】
このように従来技術においては、電源電圧制御対象部における電源経路の引出し部の形状、寸法の相互関係がまちまちであった。
【０００９】
集積回路の一部または全部の電圧を制御する場合、電源電圧制御対象部の充放電時間を見積もる必要がある。これには、電源経路の幹線部の抵抗値、浮遊容量値、引出し部の抵抗値、浮遊容量値を総合的に勘案して充放電時間を計算する。図５には等価回路としての抵抗、容量を重ね合わせ状態で図示している。
【００１０】
充放電時間の見積もりについて、従来技術では、セル配置が完了し、電源経路が確定した後に見積もりを行っていた。電源経路の引出し部の形状、寸法の相互関係がまちまちであっても、セル配置完了後に見積もりを行うので、その見積もりは可能であった。逆に言うと、セル配置完了後に見積もりを行う関係で、引出し部の形状、寸法の相互関係については、まちまちであっても構わなかったということである。
【００１１】
【特許文献１】
特許第２９１２１７４号公報(第３頁、図１)
【００１２】
【発明が解決しようとする課題】
しかしながら、近年は、システムの急速な高性能化・高機能化が進んでおり、これに伴って、充放電時間・消費電力の見積もりについても、これを設計の早期段階で行えるようにすることが要望されている。
【００１３】
本発明は、このような事情に鑑みて創作されたものであり、上記の要望に応えるべく、集積回路の設計において、電源電圧制御対象部の充放電時間・消費電力の見積もりをセル配置完了前の段階で可能にすることを目的としている。
【００１４】
【課題を解決するための手段】
上記の課題を解決するために、本発明による集積回路設計における電源経路構造は、集積回路内の全セルにおいて高電位側電源側の電源経路と低電位側電源側の電源経路が互いに向かい合って配置され、前記高電位側電源側の電源経路および前記低電位側電源側の電源経路のそれぞれにつき、電源経路の幹線部から複数の引出し部が分岐しており、前記高電位側電源側の電源経路の長手方向において隣接する引出し部どうし間の間隔が互いに等しく設定されており、且つ前記低電位側電源側の電源経路の長手方向において隣接する引出し部どうし間の間隔が互いに等しく設定されている。
【００１５】
これによれば、隣接する引出し部どうし間にある幹線部要素のすべてにつき、各幹線部要素の抵抗値および浮遊容量値のそれぞれが一定の値（規格値）になるため、電源電圧制御対象部の充放電時間・消費電力をセル配置完了前に見積もることを有利に進めることができる。
【００１６】
上記において好ましい態様は、前記高電位側電源側の電源経路の複数の引出し部の分岐位置と前記低電位側電源側の電源経路の複数の引出し部の分岐位置とが電源経路長手方向で互いに一致していることである。
【００１７】
これによれば、高電位側電源側の電源経路の引出し部の存在が低電位側電源側の電源経路の幹線部要素および引出し部の浮遊容量値に与える影響、ならびに低電位側電源側の電源経路の引出し部の存在が高電位側電源側の電源経路の幹線部要素および引出し部の浮遊容量値に与える影響を均等化することができ、電源電圧制御対象部の充放電時間・消費電力をセル配置完了前に見積もることを有利に進めることができる。
【００１８】
また、上記において好ましい態様は、前記高電位側電源側の電源経路においても、前記低電位側電源側の電源経路においても、それぞれ複数の引出し部の引出し長さが等しく設定されていることである。
【００１９】
これによれば、引出し部における抵抗値および浮遊容量値をすべての引出し部において互いに等しくすることができ、電源電圧制御対象部の充放電時間・消費電力をセル配置完了前に見積もることを有利に進めることができる。
【００２０】
また、上記において好ましい態様は、前記高電位側電源側の電源経路の複数の引出し部の引出し長さが、前記低電位側電源側の電源経路の複数の引出し部の引出し長さよりも長く設定されていることである。
【００２１】
これによれば、引出し部がもつ抵抗値および浮遊容量値につき、高電位側電源側の電源経路と低電位側電源側の電源経路とで明確な区別がつき、電源電圧制御対象部の充放電時間・消費電力をセル配置完了前に見積もることを有利に進めることができる。
【００２２】
また、上記において好ましい態様は、前記高電位側電源側の電源経路および前記低電位側電源側の電源経路のいずれにおいても、それぞれの複数の引出し部の幅が互いに等しく、かつ隣接する引出し部どうし間の間隔よりも小さく設定されていることである。
【００２３】
これによれば、引出し部がもつ抵抗値および浮遊容量値を均等化し、電源電圧制御対象部の充放電時間・消費電力をセル配置完了前に見積もることを有利に進めることができる。
また、上記において好ましい態様は、前記高電位側電源側の電源経路の長手方向において隣接する引出し部どうし間の間隔と前記低電位側電源側の電源経路の長手方向において隣接する引出し部どうし間の間隔が同一であることである。
【００２４】
【発明の実施の形態】
以下、本発明にかかわる集積回路設計における電源経路構造の実施の形態について図面に基づいて説明する。
【００２５】
（実施の形態１）
図１は本発明の実施の形態１における集積回路設計における電源経路構造を示す平面図である。
【００２６】
図１において、１０は高電位側電源ＶＤＤ側の電源経路、１０ａは幹線部、１１，１２，１３はそれぞれ幹線部１０ａから分岐された引出し部、２０は低電位側電源ＶＳＳ側の電源経路、２０ａは幹線部、２１，２２，２３はそれぞれ幹線部２０ａから分岐された引出し部である。
【００２７】
高電位側電源ＶＤＤ側の電源経路１０の引出し部１１，１２，１３は、その分岐位置の間隔（ピッチ）Ｐ１，Ｐ２が互いに等しくなっている（Ｐ１＝Ｐ２）。同様に、低電位側電源ＶＳＳ側の電源経路２０の引出し部２１，２２，２３は、その分岐位置の間隔（ピッチ）Ｑ１，Ｑ２が互いに等しくなっている（Ｑ１＝Ｑ２）。
【００２８】
換言すると、引出し部の分岐位置の間隔が、高電位側電源ＶＤＤ側でも低電位側電源ＶＳＳ側でも一定となっている。さらに、図示例では、Ｐ１＝Ｐ２＝Ｑ１＝Ｑ２となっている。
【００２９】
なお、本実施の形態においては、引出し部の引出し長さ関係については、ＶＤＤ側の電源経路とＶＳＳ側の電源経路とで大小関係を問うものではなく、また、同じ電源経路での複数の引出し部どうし間での引出し長さの大小関係を問うものでもない。
【００３０】
本実施の形態によれば、電源経路の引出し部を等間隔としており、隣接する引出し部どうし間にある幹線部要素１０ａ1，１０ａ2または２０ａ1，２０ａ2につき、各幹線部要素の抵抗値および浮遊容量値のそれぞれが一定の値（規格値）になるため、電源電圧制御対象部の充放電時間・消費電力をセル配置完了前に見積もることを有利に進めることができる。
【００３１】
（実施の形態２）
図２は本発明の実施の形態２における集積回路設計における電源経路構造を示す平面図である。
【００３２】
本実施の形態においては、電源経路長手方向において、高電位側電源ＶＤＤ側の電源経路１０の引出し部１１，１２，１３の分岐位置と、低電位側電源ＶＳＳ側の電源経路２０の引出し部２１，２２，２３の分岐位置とが一致している。その他の構成については実施の形態１の場合の図１と同様であるので、同一部分に同一符号を付すにとどめ、説明を省略する。
【００３３】
なお、本実施の形態においては、引出し部の引出し長さ関係については、ＶＤＤ側の電源経路とＶＳＳ側の電源経路とで大小関係を問うものではない。
【００３４】
本実施の形態によれば、高電位側電源ＶＤＤ側の電源経路１０の引出し部１１，１２，１３の存在が低電位側電源ＶＳＳ側の電源経路２０の各幹線部要素２０ａ1，２０ａ2および引出し部２１，２２，２３の浮遊容量値に与える影響を均等化することができる。また、低電位側電源ＶＳＳ側の電源経路２０の引出し部２１，２２，２３の存在が高電位側電源ＶＤＤ側の電源経路１０の幹線部要素１０ａ1，１０ａ2および引出し部１１，１２，１３の浮遊容量値に与える影響を均等化することができる。その結果、電源電圧制御対象部の充放電時間・消費電力をセル配置完了前に見積もることを有利に進めることができる。
【００３５】
（実施の形態３）
図３は本発明の実施の形態３における集積回路設計における電源経路構造を示す平面図である。
【００３６】
本実施の形態においては、引出し部の引出し長さ関係につき、高電位側電源ＶＤＤ側の電源経路１０の引出し部１１，１２，１３の引出し長さはすべてｄ１で互いに等しく設定され、また、低電位側電源ＶＳＳ側の電源経路２０の引出し部２１，２２，２３の引出し長さはすべてｄ２で互いに等しく設定されている。そして、引出し部１１，１２，１３の引出し長さｄ１の方が引出し部２１，２２，２３の引出し長さｄ２よりも長く設定されている（ｄ１＞ｄ２）。その他の構成については実施の形態２の場合の図２と同様であるので、同一部分に同一符号を付すにとどめ、説明を省略する。
【００３７】
本実施の形態によれば、高電位側電源ＶＤＤ側の電源経路１０の引出し部１１，１２，１３がもつ抵抗値および浮遊容量値と、低電位側電源ＶＳＳ側の電源経路２０の引出し部２１，２２，２３がもつ抵抗値および浮遊容量値とにつき、ＶＤＤ側とＶＳＳ側とで明確な区別がつき、電源電圧制御対象部の充放電時間・消費電力をセル配置完了前に見積もることを有利に進めることができる。
【００３８】
なお、本実施の形態においては、実施の形態１，２の構造を備えていることが好ましい。
【００３９】
（実施の形態４）
図４は本発明の実施の形態４における集積回路設計における電源経路構造を示す平面図である。
【００４０】
本実施の形態においては、高電位側電源ＶＤＤ側の電源経路１０において、引出し部１１，１２，１３の幅Ｗ１が引出し部間隔Ｗ２よりも短く設定されている（Ｗ１＜Ｗ２）。また、低電位側電源ＶＳＳ側の電源経路２０においても、引出し部２１，２２，２３の幅Ｗ３が引出し部間隔Ｗ４よりも短く設定されている（Ｗ３＜Ｗ４）。そして、Ｗ１＝Ｗ３、Ｗ２＝Ｗ４を望ましい形態とする。その他の構成については実施の形態３の場合の図３と同様であるので、同一部分に同一符号を付すにとどめ、説明を省略する。
【００４１】
本実施の形態によれば、各引出し部がもつ抵抗値および浮遊容量値を均等化し、電源電圧制御対象部の充放電時間・消費電力をセル配置完了前に見積もることを有利に進めることができる。
【００４２】
なお、本実施の形態においては、実施の形態１，２の構造または実施の形態１，３の構造を備えていることが好ましい。
【００４３】
【発明の効果】
以上のように本発明によると、高電位側電源側の電源経路の複数の引出し部と低電位側電源側の電源経路の複数の引出し部とにつき、間隔、引出し長さ、幅等において均一化をもたらしているので、各電源経路の幹線部要素および引出し部の抵抗値、浮遊容量値を均等化でき、電源電圧制御対象部の充放電時間・消費電力をセル配置完了前に見積もることを有利に進めることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１における集積回路設計における電源経路構造を示す平面図
【図２】 本発明の実施の形態２における集積回路設計における電源経路構造を示す平面図
【図３】 本発明の実施の形態３における集積回路設計における電源経路構造を示す平面図
【図４】 本発明の実施の形態４における集積回路設計における電源経路構造を示す平面図
【図５】 従来の技術における集積回路設計における電源経路構造を示す平面図
【符号の説明】
１０ 高電位側電源ＶＤＤ側の電源経路
１０ａ 高電位側電源ＶＤＤ側の電源経路の幹線部
１１，１２，１３ 高電位側電源ＶＤＤ側の電源経路の引出し部
２０ 低電位側電源ＶＳＳ側の電源経路
２０ａ 低電位側電源ＶＳＳ側の電源経路の幹線部
２１，２２，２３ 低電位側電源ＶＳＳ側の電源経路の引出し部
ＶＤＤ：高電位側電源電位
ＶＳＳ：低電位側電源電位

Claims (6)

  1. 集積回路内の全セルにおいて高電位側電源側の電源経路と低電位側電源側の電源経路が互いに向かい合って配置され、前記高電位側電源側の電源経路および前記低電位側電源側の電源経路のそれぞれにつき、電源経路の幹線部から複数の引出し部が分岐しており、前記高電位側電源側の電源経路の長手方向において隣接する引出し部どうし間の間隔が互いに等しく設定されており、且つ前記低電位側電源側の電源経路の長手方向において隣接する引出し部どうし間の間隔が互いに等しく設定されていることを特徴とする集積回路設計における電源経路構造。
  2. 前記高電位側電源側の電源経路の複数の引出し部の分岐位置と前記低電位側電源側の電源経路の複数の引出し部の分岐位置とが電源経路長手方向で互いに一致していることを特徴とする請求項１に記載の集積回路設計における電源経路構造。
  3. 前記高電位側電源側の電源経路および前記低電位側電源側の電源経路のいずれにおいても、それぞれ複数の引出し部の引出し長さが等しく設定されていることを特徴とする請求項１または請求項２に記載の集積回路設計における電源経路構造。
  4. 前記高電位側電源側の電源経路の複数の引出し部の引出し長さが、前記低電位側電源側の電源経路の複数の引出し部の引出し長さよりも長く設定されていることを特徴とする請求項３に記載の集積回路設計における電源経路構造。
  5. 前記高電位側電源側の電源経路および前記低電位側電源側の電源経路のいずれにおいても、それぞれの複数の引出し部の幅が互いに等しく、かつ隣接する引出し部どうし間の間隔よりも小さく設定されていることを特徴とする請求項１から請求項４までのいずれかに記載の集積回路設計における電源経路構造。
  6. 前記高電位側電源側の電源経路の長手方向において隣接する引出し部どうし間の間隔と前記低電位側電源側の電源経路の長手方向において隣接する引出し部どうし間の間隔が同一であることを特徴とする請求項１に記載の集積回路設計における電源経路構造。
JP2002271362A 2002-09-18 2002-09-18 集積回路設計における電源経路構造 Expired - Fee Related JP3964295B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002271362A JP3964295B2 (ja) 2002-09-18 2002-09-18 集積回路設計における電源経路構造
US10/658,195 US7210108B2 (en) 2002-09-18 2003-09-10 Structure of power supply path utilized in design of integrated circuit
CNB031589871A CN1303669C (zh) 2002-09-18 2003-09-18 在集成电路的设计中使用的供电路径的结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002271362A JP3964295B2 (ja) 2002-09-18 2002-09-18 集積回路設計における電源経路構造

Publications (2)

Publication Number Publication Date
JP2004111609A JP2004111609A (ja) 2004-04-08
JP3964295B2 true JP3964295B2 (ja) 2007-08-22

Family

ID=31986870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002271362A Expired - Fee Related JP3964295B2 (ja) 2002-09-18 2002-09-18 集積回路設計における電源経路構造

Country Status (3)

Country Link
US (1) US7210108B2 (ja)
JP (1) JP3964295B2 (ja)
CN (1) CN1303669C (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5325825B2 (ja) * 2010-03-26 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置の電源配線レイアウト方法及び電源配線レイアウト装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH069116B2 (ja) * 1985-05-24 1994-02-02 日立超エル・エス・アイエンジニアリング株式会社 半導体集積回路装置
JP2668981B2 (ja) * 1988-09-19 1997-10-27 富士通株式会社 半導体集積回路
JP2917434B2 (ja) * 1989-09-08 1999-07-12 セイコーエプソン株式会社 マスタースライス集積回路装置
JPH03250735A (ja) 1990-02-28 1991-11-08 Fujitsu Ltd 半導体装置
JP2965626B2 (ja) * 1990-06-25 1999-10-18 株式会社東芝 半導体集積回路
US5446410A (en) * 1992-04-20 1995-08-29 Matsushita Electric Industrial Co.,Ltd. Semiconductor integrated circuit
US5854534A (en) * 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
JPH0677403A (ja) * 1992-08-26 1994-03-18 Mitsubishi Electric Corp 半導体集積回路装置及びその設計方法
JPH0778877A (ja) 1993-09-08 1995-03-20 Fujitsu Ltd 半導体装置
JPH08111506A (ja) 1994-10-12 1996-04-30 Citizen Watch Co Ltd 半導体装置
JP2912174B2 (ja) 1994-12-27 1999-06-28 日本電気株式会社 ライブラリ群及びそれを用いた半導体集積回路
JPH0922945A (ja) 1995-07-04 1997-01-21 Hitachi Ltd Ｃｍｏｓ半導体集積回路のセル構造及び半導体集積回路の設計方式
JP3256110B2 (ja) * 1995-09-28 2002-02-12 シャープ株式会社 液晶表示装置
JPH09237800A (ja) * 1996-02-29 1997-09-09 Toshiba Corp 半導体装置
US6608612B2 (en) * 1998-11-20 2003-08-19 Fujitsu Limited Selector and multilayer interconnection with reduced occupied area on substrate
JP2000349161A (ja) * 1999-06-08 2000-12-15 Fujitsu Ltd 電源配線設計方法、電源配線設計装置、及び、記録媒体
US6258592B1 (en) * 1999-06-14 2001-07-10 Bio-Rad Laboratories, Inc. Electroporation cell with arc prevention/reduction
DE60104000T2 (de) * 2000-03-28 2005-06-30 Link Research Corp. Schnelle abbildungsvorrichtung und schnelle fotografische vorrichtung
JP2001085631A (ja) * 2000-07-28 2001-03-30 Oki Electric Ind Co Ltd Ｃｍｏｓ出力回路
JP3544929B2 (ja) * 2000-09-27 2004-07-21 Ｎｅｃマイクロシステム株式会社 半導体記憶装置およびそのリダンダンシ回路置換方法
TW577152B (en) * 2000-12-18 2004-02-21 Hitachi Ltd Semiconductor integrated circuit device
JP3742597B2 (ja) * 2002-01-31 2006-02-08 寛治 大塚 信号伝送システム
JP2003234643A (ja) * 2002-02-07 2003-08-22 Mitsubishi Electric Corp 半導体集積回路装置の設計方法および半導体集積回路装置

Also Published As

Publication number Publication date
CN1303669C (zh) 2007-03-07
CN1495882A (zh) 2004-05-12
US7210108B2 (en) 2007-04-24
JP2004111609A (ja) 2004-04-08
US20040057300A1 (en) 2004-03-25

Similar Documents

Publication Publication Date Title
USRE49662E1 (en) Semiconductor integrated circuit and power-supply control method
EP2779457A1 (en) Method for charge sharing/reuse of electronic circuits
US8437210B2 (en) Asymmetric sense amplifier design
CN101257021A (zh) 半导体装置结构及半导体装置
WO2012169271A1 (ja) スイッチング回路
EP2544344A1 (en) Triple mode charge-pump.
JP2003517213A (ja) 回路選定用蛇紋状導電体トラックを有する集積回路
US20140062566A1 (en) Transitioning between resonant clocking mode and conventional clocking mode
TWI512514B (zh) 改造標準單元之方法
JP3964295B2 (ja) 集積回路設計における電源経路構造
CN1953180A (zh) 半导体集成电路及其设计方法
TW200828373A (en) De-coupling capacitor circuit
US20080150359A1 (en) Semiconductor device and power supply for the same
US20140062562A1 (en) Constraining clock skew in a resonant clocked system
US20130271181A1 (en) Single power supply logic level shifter circuit
US8194372B1 (en) Systems and methods for electrostatic discharge protection
US8791724B1 (en) Post driver for high density integrated circuits
US20050116753A1 (en) Circuit and method for switching an electrical load on after a delay
JP3450739B2 (ja) Ｌｓｉ配置方法
US6184711B1 (en) Low impact signal buffering in integrated circuits
US10013521B2 (en) Layouting of interconnect lines in integrated circuits
JP2012209296A (ja) 半導体集積回路装置
JP4967534B2 (ja) 半導体装置のレイアウト方法およびレイアウトプログラム
US20190122716A1 (en) Buffered spin-torque sensing device for global interconnect circuits
US20110224964A1 (en) Simulation device, simulation method, and recording medium storing program

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070523

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100601

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110601

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees