JPH03174770A - マスタースライス集積回路装置 - Google Patents
マスタースライス集積回路装置Info
- Publication number
- JPH03174770A JPH03174770A JP2166115A JP16611590A JPH03174770A JP H03174770 A JPH03174770 A JP H03174770A JP 2166115 A JP2166115 A JP 2166115A JP 16611590 A JP16611590 A JP 16611590A JP H03174770 A JPH03174770 A JP H03174770A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- power supply
- cells
- internal
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000014509 gene expression Effects 0.000 claims description 7
- 239000011295 pitch Substances 0.000 description 21
- 230000001360 synchronised effect Effects 0.000 description 7
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 4
- 238000003491 array Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ゲートアレイなどのマスタースライス集積回
路装置に関し、特に、チップ外周部の主電源配線部から
内部セル領域への電源配線の敷設技術に関する。
路装置に関し、特に、チップ外周部の主電源配線部から
内部セル領域への電源配線の敷設技術に関する。
予めウェハ上に所定のトランジスタを有する内部セル（
基本セル）を規則的に形式すると共にそのウェハの周囲
領域に外部セル（Ｉ１０バッファ）を形成しておき、配
線工程（配線パターン）を変更することでユーザーの要
求する論理回路を実現できるマスタースライス方式のゲ
ートアレイにおいては、一般に、外部セルアレイ領域上
に形式される主電源配線部から内部セルアレイ領域へ分
岐する複数の電源ラインは規則的に配列された内部セル
に対して所定間隔毎に形式される。
基本セル）を規則的に形式すると共にそのウェハの周囲
領域に外部セル（Ｉ１０バッファ）を形成しておき、配
線工程（配線パターン）を変更することでユーザーの要
求する論理回路を実現できるマスタースライス方式のゲ
ートアレイにおいては、一般に、外部セルアレイ領域上
に形式される主電源配線部から内部セルアレイ領域へ分
岐する複数の電源ラインは規則的に配列された内部セル
に対して所定間隔毎に形式される。
従来のゲートアレイにおいては、第５図に示すように、
チップ上の内側領域で縦横整列的に形式された複数の内
部セルＣの列（Ｃ，、・・・Ｃｍ＋５ ｎ＋２）とこれ
らの周囲（チップ上の外側領域）で縦方向整列的に形式
された外部セル２０ （２０゜・・・２０．、。
チップ上の内側領域で縦横整列的に形式された複数の内
部セルＣの列（Ｃ，、・・・Ｃｍ＋５ ｎ＋２）とこれ
らの周囲（チップ上の外側領域）で縦方向整列的に形式
された外部セル２０ （２０゜・・・２０．、。
）を有している。内部セルＣは未結線の１又は２以上の
トランジスタで構成され、内部配線又は外部配線を所定
のコンタクト（図示せず）を介して敷設形成することに
より内部セルＣ内のトランジスタ及び内部セルＣ相互の
結線が施されるもので、内部セルＣのアレイの縦ピンチ
ＰＩＮは内部セルＣ内のトランジスタの数や内部セルの
形式などによって決定されている。また外部セル２０の
アレイのピッチＰ。ｕｌは通常外部セル２０のアレイの
外側に形式されたパッド（図示せず）のピッチに合わせ
られる。マスタースライスでは、ある程度まで固定配線
して固定的にトランジスタ等の素子が予め形成されてお
り、ユーザーの要求する論理回路を最終的に実現するた
めには、これらの素子を結ぶ配線（信号配線及び電源配
線）のパターン（パターンバージョン）を起こし、原点
を定めて配線処理手段（コンピュータ）に入力すると、
所望の配線を行い得ることになる。
トランジスタで構成され、内部配線又は外部配線を所定
のコンタクト（図示せず）を介して敷設形成することに
より内部セルＣ内のトランジスタ及び内部セルＣ相互の
結線が施されるもので、内部セルＣのアレイの縦ピンチ
ＰＩＮは内部セルＣ内のトランジスタの数や内部セルの
形式などによって決定されている。また外部セル２０の
アレイのピッチＰ。ｕｌは通常外部セル２０のアレイの
外側に形式されたパッド（図示せず）のピッチに合わせ
られる。マスタースライスでは、ある程度まで固定配線
して固定的にトランジスタ等の素子が予め形成されてお
り、ユーザーの要求する論理回路を最終的に実現するた
めには、これらの素子を結ぶ配線（信号配線及び電源配
線）のパターン（パターンバージョン）を起こし、原点
を定めて配線処理手段（コンピュータ）に入力すると、
所望の配線を行い得ることになる。
第５図に示すゲートアレイにおいては、外部セル２０の
領域上に主電源配線部３０が形式されており、内部セル
アレイの２行分の内部セルに対する電源供給は主電源配
線部３０から分岐した電源ラインｌ（・・・ｎ、 、
ｆｉ、、、 、 ｆｆｉ□２・・・）を介して遠戚
されている。ここで、内部セルＣのアレイと外部セル２
０のアレイの縦方向の繰り返し配列は互いに非同期であ
る。すなわち、外部セルのピッチＰ。ＵＴと内部セルの
ピッチＰＩＮとの間には、 ｊ ＰＯＩＩＴ ’ｉ” ｋＰ＋Ｎ”’（１）ｊ
＞ｋ ≧ １ ・・・（２）（但し
、ｊ、には正の整数） の関係式が成立している。各電源ラインｆｉ （Ｉ！、
。
領域上に主電源配線部３０が形式されており、内部セル
アレイの２行分の内部セルに対する電源供給は主電源配
線部３０から分岐した電源ラインｌ（・・・ｎ、 、
ｆｉ、、、 、 ｆｆｉ□２・・・）を介して遠戚
されている。ここで、内部セルＣのアレイと外部セル２
０のアレイの縦方向の繰り返し配列は互いに非同期であ
る。すなわち、外部セルのピッチＰ。ＵＴと内部セルの
ピッチＰＩＮとの間には、 ｊ ＰＯＩＩＴ ’ｉ” ｋＰ＋Ｎ”’（１）ｊ
＞ｋ ≧ １ ・・・（２）（但し
、ｊ、には正の整数） の関係式が成立している。各電源ラインｆｉ （Ｉ！、
。
ｊ２１゜１．忍、。２）の主電源配線部３０からの引出
し部位を外部セル２０のピッチＰ。ＵＴ毎で定位置（例
えば第５図示の如き隣接する外部セルの境界位置・・・
Ｐ ｍ ） Ｐ ｌ１ｉｌ ＋ Ｐ ｍ＋２・・・
）に設定すると、内部セルＣのアレイと外部セル２０の
アレイの縦方向繰り返し配列が非同期であるため、第５
図に示すように、電源ラインＩ！、（・・・ｎ−、ｐ、
、Ｉ−＋ 、 Ｉ！、ｍ＋−２・・・）のパターン形
状がそれぞれ異なり、電源ラインのパターンバージョン
数は電源ラインの本数にもなる。
し部位を外部セル２０のピッチＰ。ＵＴ毎で定位置（例
えば第５図示の如き隣接する外部セルの境界位置・・・
Ｐ ｍ ） Ｐ ｌ１ｉｌ ＋ Ｐ ｍ＋２・・・
）に設定すると、内部セルＣのアレイと外部セル２０の
アレイの縦方向繰り返し配列が非同期であるため、第５
図に示すように、電源ラインＩ！、（・・・ｎ−、ｐ、
、Ｉ−＋ 、 Ｉ！、ｍ＋−２・・・）のパターン形
状がそれぞれ異なり、電源ラインのパターンバージョン
数は電源ラインの本数にもなる。
内部セルアレイに対する電源供給方式おいて各内部セル
の電源電圧の安定化等を図るため、例えば第５図の電源
ラインは２行の内部セルアレイの境界領域上に規則性を
持たせて敷設される。また電源ラインの引出し部位を定
位置Ｐ□、Ｐ１゜Ｐ １１１１２に設定する理由は、外
部セル２０．．１．＋、 ２０□２２０ｆｆ１．、のコ
ンタクト窓位置（ｘ、、、、、ｙ３．）、 （Ｘ、、
２ 、Ｙ、、２ ）、 （ｘ、、３．Ｙ１＋ ）を対
応する外部セル（２０１・・・２０□３）に対し定位置
に固定せしめ、これらに接続される外部セル（・・・２
０・・・２０□、・・・）の引出しパターン形状を単一
にして共通化するためである。
の電源電圧の安定化等を図るため、例えば第５図の電源
ラインは２行の内部セルアレイの境界領域上に規則性を
持たせて敷設される。また電源ラインの引出し部位を定
位置Ｐ□、Ｐ１゜Ｐ １１１１２に設定する理由は、外
部セル２０．．１．＋、 ２０□２２０ｆｆ１．、のコ
ンタクト窓位置（ｘ、、、、、ｙ３．）、 （Ｘ、、
２ 、Ｙ、、２ ）、 （ｘ、、３．Ｙ１＋ ）を対
応する外部セル（２０１・・・２０□３）に対し定位置
に固定せしめ、これらに接続される外部セル（・・・２
０・・・２０□、・・・）の引出しパターン形状を単一
にして共通化するためである。
第６図は従来の別のゲートアレイの配線パターンを示す
。図中、５（・・・５ｔ・・・５４１．・・・）は外部
セルフ（・・・７４．・・・７１や５・・・）に接続し
た信号パッドである。各外部セルフは引出し配線ａ −
ｅを介してコンタクト窓Ｘ３〜Ｘ１！に接続されている
。
。図中、５（・・・５ｔ・・・５４１．・・・）は外部
セルフ（・・・７４．・・・７１や５・・・）に接続し
た信号パッドである。各外部セルフは引出し配線ａ −
ｅを介してコンタクト窓Ｘ３〜Ｘ１！に接続されている
。
内部セル１１のアレイ領域上に配置される電源ライン９
は内部セル１１のアレイのピッチＰＩＮ間隔で形成され
る。外部セルフの領域上には図示しない主電源配線部が
第５図示のゲートアレイと同様に形成され、この主電源
配線部における電源ライン９の引出し部位の間隔も内部
セル１１のアレイのピッチＰＩＮに等しい。ここで、内
部セル１１のアレイと外部セルフのアレイの縦方向の繰
り返し配列は同期している。つまり、外部セルのピッチ
Ｐ。ＬＩＴと内部セルのピッチＰＩＮとの間には、 ｊＰｏｕＴ ＝ ｋＰＩＮ ・・・（３）
ｊ ＞ ｋ ≧ ■ ・・・（２）（但
し、ｊ、には正の整数） の関係式が成立している。
は内部セル１１のアレイのピッチＰＩＮ間隔で形成され
る。外部セルフの領域上には図示しない主電源配線部が
第５図示のゲートアレイと同様に形成され、この主電源
配線部における電源ライン９の引出し部位の間隔も内部
セル１１のアレイのピッチＰＩＮに等しい。ここで、内
部セル１１のアレイと外部セルフのアレイの縦方向の繰
り返し配列は同期している。つまり、外部セルのピッチ
Ｐ。ＬＩＴと内部セルのピッチＰＩＮとの間には、 ｊＰｏｕＴ ＝ ｋＰＩＮ ・・・（３）
ｊ ＞ ｋ ≧ ■ ・・・（２）（但
し、ｊ、には正の整数） の関係式が成立している。
ここでは実際、ｊ＝４で、ｋ＝７であるが、各外部セル
フからの引出し配線（ａ −ｅ ）のパターン形状は外
部セルフが３つおきに等しくなる。すなわち、外部セル
フ１と外部セルフＬ。４の引出し配線パターンは等しい
。このため、引出し配線のパターンバージョン数が４つ
で済むことになる。
フからの引出し配線（ａ −ｅ ）のパターン形状は外
部セルフが３つおきに等しくなる。すなわち、外部セル
フ１と外部セルフＬ。４の引出し配線パターンは等しい
。このため、引出し配線のパターンバージョン数が４つ
で済むことになる。
しかしながら、上記従来のゲートアレイの配線形成方式
にあっては次の問題点がある。
にあっては次の問題点がある。
■ 第５図に示すように、外部セル２０と内部セルＣと
の繰り返し配列が非同期である場合は、電源ラインｌの
パターン形状がすべて異なる。また電源ラインの引出し
部の形状によっては、これがコンタクト窓を定位置に設
定することの障害となり、同−論理の外部セルのコンタ
クト窓位置も異なるときが生じる。結局これは外部セル
からの引出し配線のパターン形状を異ならしめる。した
がって電源ラインのパターンバージョン数やときには引
出し配線のパターンバージョン数の増大を招き、自動配
線による処理の障害となる。
の繰り返し配列が非同期である場合は、電源ラインｌの
パターン形状がすべて異なる。また電源ラインの引出し
部の形状によっては、これがコンタクト窓を定位置に設
定することの障害となり、同−論理の外部セルのコンタ
クト窓位置も異なるときが生じる。結局これは外部セル
からの引出し配線のパターン形状を異ならしめる。した
がって電源ラインのパターンバージョン数やときには引
出し配線のパターンバージョン数の増大を招き、自動配
線による処理の障害となる。
■ 第６図に示すように、外部セルフと内部セル１１と
の繰り返し配列が同期している場合は、電源ライン９の
パターン形状はすべて等しく、また引出し配線のパター
ン形状の数は第（３）式のｊ個に制限でき、見掛は上、
電源ラインと引出し配線のパターンバージョン数は第５
図示の非同期のゲートアレイに比して頗る少くなるが、
コンタクト窓のパターン配置の数がすべての外部セルフ
について共通化されておらず、ｊ個も存在する。すべて
の外部セルのコンタクト窓が定位置に形成されないため
、却って、外部セルのコンタクト窓と内部セルのコンタ
クト窓（図示せず）を接続すべき実質的な信号配線の処
理に煩雑化を招く。
の繰り返し配列が同期している場合は、電源ライン９の
パターン形状はすべて等しく、また引出し配線のパター
ン形状の数は第（３）式のｊ個に制限でき、見掛は上、
電源ラインと引出し配線のパターンバージョン数は第５
図示の非同期のゲートアレイに比して頗る少くなるが、
コンタクト窓のパターン配置の数がすべての外部セルフ
について共通化されておらず、ｊ個も存在する。すべて
の外部セルのコンタクト窓が定位置に形成されないため
、却って、外部セルのコンタクト窓と内部セルのコンタ
クト窓（図示せず）を接続すべき実質的な信号配線の処
理に煩雑化を招く。
ところで、外部セルと内部セルの繰り返し配列に同期を
とることは、両セル自体の回路構成、規模等の基本的な
設計自由度を奪うものである。すなわち、セルの規模が
自由でなく、離散的な値に設定せざるを得す、またこの
セル規模の離散化は必然的に詰め込むべき回路規模を大
きく制約する。
とることは、両セル自体の回路構成、規模等の基本的な
設計自由度を奪うものである。すなわち、セルの規模が
自由でなく、離散的な値に設定せざるを得す、またこの
セル規模の離散化は必然的に詰め込むべき回路規模を大
きく制約する。
そこで、本発明は上記各問題点を解決するものであり、
その課題は、外部セルと内部セルの繰り返し配列が同期
又は非同期に拘わらず、電源ラインの主電源配線部から
の引出し領域の配線形状を改善することにより、セル自
体の規模や回路構成の自由度を損なうことなく、また外
部セルのコンタクト窓と内部セル間の実体的な信号、電
源配線の形成作業の障害にならず、電源ラインや引出し
配線のパターン形状の総数を低減させることが可能のマ
スタースライス集積回路装置を提供することにある。
その課題は、外部セルと内部セルの繰り返し配列が同期
又は非同期に拘わらず、電源ラインの主電源配線部から
の引出し領域の配線形状を改善することにより、セル自
体の規模や回路構成の自由度を損なうことなく、また外
部セルのコンタクト窓と内部セル間の実体的な信号、電
源配線の形成作業の障害にならず、電源ラインや引出し
配線のパターン形状の総数を低減させることが可能のマ
スタースライス集積回路装置を提供することにある。
本発明に係るマスタースライス集積回路装置は、内部セ
ルアレイ及びこの外側に形成された外部セルアレイと、
該内部セルアレイと外部セルアレイの外側との間に敷設
さるべき主電源配線部と、その主電源配線部に導通し内
部セルアレイ領域上に並設さるべき複数の電源ラインと
、内部セル及び外部セルの所定のコンタクト部間を導電
すべき信号配線とをそれぞれ形成することにより所望の
論理回路を実現可能のものである。
ルアレイ及びこの外側に形成された外部セルアレイと、
該内部セルアレイと外部セルアレイの外側との間に敷設
さるべき主電源配線部と、その主電源配線部に導通し内
部セルアレイ領域上に並設さるべき複数の電源ラインと
、内部セル及び外部セルの所定のコンタクト部間を導電
すべき信号配線とをそれぞれ形成することにより所望の
論理回路を実現可能のものである。
かかる構成において本発明の講した手段は、主電源配線
部と電源ラインとの接続部において仲介０ 配線部の敷設を採用したものである。そして、この仲介
配線部は、主電源配線部から電源ラインの方向に一定長
さ延出する定位置配線引出し部と、この定位置配線引出
し部に連結し電源ラインに対して直角方向に配向してこ
れと接続する所定長さの交差接続余裕部とを有する配線
構造とされる。
部と電源ラインとの接続部において仲介０ 配線部の敷設を採用したものである。そして、この仲介
配線部は、主電源配線部から電源ラインの方向に一定長
さ延出する定位置配線引出し部と、この定位置配線引出
し部に連結し電源ラインに対して直角方向に配向してこ
れと接続する所定長さの交差接続余裕部とを有する配線
構造とされる。
例えば、この仲介配線部の形状としては実質的に丁字形
やＬ字形が採用される。互いに平行に配置される複数の
電源ラインは内部セルの行毎に形成される場合に限らず
、例えば２行毎で内部セル間の隣接線上に形成される場
合もある。また外部セルと内部セルとの繰り返し配列は
いわゆる非同期であっても良いし、同期していても差し
支えない。
やＬ字形が採用される。互いに平行に配置される複数の
電源ラインは内部セルの行毎に形成される場合に限らず
、例えば２行毎で内部セル間の隣接線上に形成される場
合もある。また外部セルと内部セルとの繰り返し配列は
いわゆる非同期であっても良いし、同期していても差し
支えない。
この仲介配線部を電源配線のパターン形成において用い
ることは、主電源配線部の下層における外部セルの引出
しパターンの共通化とそのコンタクト部の定位置化を共
に実現する。すなわち、外部セルの回路構成や規模の如
何に拘わらず、定位置配線引出し部が外部セルの特定部
位に一致する■ ■ 主電源配線部の位置から電源ラインの方向に一定長さ延
在しており、これに対して交差接続余裕部が直角に配向
してこれと接続するので、仲介配線部が外部セルのコン
タクト部の設定の障害にならいから、外部セルのコンタ
ク１一部を定位置に設定することが可能になる。それ故
、外部セル内の回路と外部セルのコンタクト部とを接続
する引出し配線ツバターン形状がすべての外部セルにつ
いて共通化される。
ることは、主電源配線部の下層における外部セルの引出
しパターンの共通化とそのコンタクト部の定位置化を共
に実現する。すなわち、外部セルの回路構成や規模の如
何に拘わらず、定位置配線引出し部が外部セルの特定部
位に一致する■ ■ 主電源配線部の位置から電源ラインの方向に一定長さ延
在しており、これに対して交差接続余裕部が直角に配向
してこれと接続するので、仲介配線部が外部セルのコン
タクト部の設定の障害にならいから、外部セルのコンタ
ク１一部を定位置に設定することが可能になる。それ故
、外部セル内の回路と外部セルのコンタクト部とを接続
する引出し配線ツバターン形状がすべての外部セルにつ
いて共通化される。
また一方、複数の電源ラインを内部セルアレイ領域」二
に一部ピッヂで配列することが各内部セルに対する電源
電圧の安定化等を図る上で意義があるが、電源ラインを
一部ピッチで配列しても電源ラインは直接主電源配線部
に接続されず、仲介配線部の交差接続余裕部に接続され
る。この交差接続余裕部は内部セルアレイ領域上に配列
される電源ラインの外部セルに対するズレを吸収する長
さを有し、複数の電源ラインと主電源配線部との接続形
状を顧慮する必要がなく、電源ラインのパターンバージ
ョンが唯一で済む。したがって、配線■ パターンの設定作業においては、実質的に丁字形やＬ字
形の仲介配線部のパターン形状を用意することによって
、外部セルの引出し配線の形状と電源ラインの形状とが
共に共通化されることとなる。
に一部ピッヂで配列することが各内部セルに対する電源
電圧の安定化等を図る上で意義があるが、電源ラインを
一部ピッチで配列しても電源ラインは直接主電源配線部
に接続されず、仲介配線部の交差接続余裕部に接続され
る。この交差接続余裕部は内部セルアレイ領域上に配列
される電源ラインの外部セルに対するズレを吸収する長
さを有し、複数の電源ラインと主電源配線部との接続形
状を顧慮する必要がなく、電源ラインのパターンバージ
ョンが唯一で済む。したがって、配線■ パターンの設定作業においては、実質的に丁字形やＬ字
形の仲介配線部のパターン形状を用意することによって
、外部セルの引出し配線の形状と電源ラインの形状とが
共に共通化されることとなる。
今まで吟味した事項は外部セルと内部セルの繰り返し配
列が非同期のときにも実現できるものであり、従来にお
いて同期がとれた配列でも外部セルの引出し配線の単一
のパターン共通化は不可能であったが、本発明によれば
非同期のときにも引出し配線の単一のパターン共通化が
達成される。
列が非同期のときにも実現できるものであり、従来にお
いて同期がとれた配列でも外部セルの引出し配線の単一
のパターン共通化は不可能であったが、本発明によれば
非同期のときにも引出し配線の単一のパターン共通化が
達成される。
そして、このパターン共通化の利益は、外部セルと内部
セルの繰り返し配列の同期を前提としていないから、セ
ル内の回路構成や規模などを制約せず、セルの機能設計
の自由度を保証する。また外部セルのコンタクト部がす
べて定位置に設定されるので、これらのコンタクト部と
内部セルのコンタクト部との間に接続されるべき信号配
線のパターンも共通化し易くなる。
セルの繰り返し配列の同期を前提としていないから、セ
ル内の回路構成や規模などを制約せず、セルの機能設計
の自由度を保証する。また外部セルのコンタクト部がす
べて定位置に設定されるので、これらのコンタクト部と
内部セルのコンタクト部との間に接続されるべき信号配
線のパターンも共通化し易くなる。
次に、本発明の実施例を添付図面に基づいて説３
明する。
一部」≦（旋層−
第１図は本発明を適用したゲートアレイの第１実施例に
おける配線パターンの一部を示す平面図である。なお、
第１図において第５図に示す部分と同一部分には同一参
照符号を付し、その説明は省略する。
おける配線パターンの一部を示す平面図である。なお、
第１図において第５図に示す部分と同一部分には同一参
照符号を付し、その説明は省略する。
第１図示のゲートアレイはチップ上の内側領域で縦横整
列的に形成された複数の内部セルＣとこれらの周囲（チ
ップ上の外側領域）で縦方向整列的に形成された外部セ
ル２０を有している。内部セルのピッチＰ１１＋は外部
セル２０のピッチＰ。ｏ７よりも小さい。外部セル２０
の領域」二には主電源配線部３０が形成されており、本
実施例における内部セルアレイの２行分の内部セルに対
する電源供給は２ピツチ（２ＰＩＮ）毎の電源ライン（
Ｉ！、、 、 Ｉ！、、、、。
列的に形成された複数の内部セルＣとこれらの周囲（チ
ップ上の外側領域）で縦方向整列的に形成された外部セ
ル２０を有している。内部セルのピッチＰ１１＋は外部
セル２０のピッチＰ。ｏ７よりも小さい。外部セル２０
の領域」二には主電源配線部３０が形成されており、本
実施例における内部セルアレイの２行分の内部セルに対
する電源供給は２ピツチ（２ＰＩＮ）毎の電源ライン（
Ｉ！、、 、 Ｉ！、、、、。
、１．。２）を介して達成されている。本実施例におい
ては、内部セルＣのアレイと外部セル２０のアレイの縦
方向の繰り返し配列は非同期である。すなわち、外部セ
ルのピッチＰ。ＦＩＴと内部セルのピ４ ッチＰＩＮとの間ｔこは、 ｊＰｏｕｒ ≠ ｋｐ 、、＋ ・（
１）ｊ ＞ ｋ ≧ １ ・・・（２）
（但し、ｊ、には正の整数） の関係式が成立している。
ては、内部セルＣのアレイと外部セル２０のアレイの縦
方向の繰り返し配列は非同期である。すなわち、外部セ
ルのピッチＰ。ＦＩＴと内部セルのピ４ ッチＰＩＮとの間ｔこは、 ｊＰｏｕｒ ≠ ｋｐ 、、＋ ・（
１）ｊ ＞ ｋ ≧ １ ・・・（２）
（但し、ｊ、には正の整数） の関係式が成立している。
横方向へ真直に延びる各電源ライン乏は外部セルアレイ
領域上の主電源配線部３０に仲介配線部４０を介して導
通している。この主電源配線部３０の形状は丁字形で、
定位置配線引出し部４２と交差接続余裕部４４との連結
体である。定位置配線引出し部４２は隣接する外部セル
２０．２０の境界位置（・・・Ｐ。
領域上の主電源配線部３０に仲介配線部４０を介して導
通している。この主電源配線部３０の形状は丁字形で、
定位置配線引出し部４２と交差接続余裕部４４との連結
体である。定位置配線引出し部４２は隣接する外部セル
２０．２０の境界位置（・・・Ｐ。
、Ｐ、。Ｉ ＋ Ｐ ｍ４Ｚ・・・）に一致する主電
源配線部３０の位置から実質的に電源ラインｌの方向へ
一定長さ延出して形成され、また交差接続余裕部４４は
定位置配線引出し部４２に連結し電源ライン之に対して
実質的に直角方向へ配向しこれと接続する。交差接続余
裕部４４は電源ラインｌの少なくとも１本と交差可能の
長さを有する。すなわち、本実施例においては、電源ラ
インｌが２行の内部セルの境界上で内部セルの２ピツチ
（２ＰＩＮ）毎に配列され、外部セルのピッチＰ。ＵＴ
が内部セルのピッチＰＩＮよりも大きいので、交差接続
余裕部４４の長さｈと内部セルのピッチＰＩＮとが、 ｈ ≧ ＰＩＮ ・・・（４）
の関係式を満足している。ただ、交差接続余裕部４４の
長さｈを長くしすぎると、外部セル２０□１゜２０．４
□、２０゜４３のコンタクト窓位置（Ｘ、。１Ｙヨ。、
）、 （Ｘｍ＋２’ Ｙ、。２）、 （Ｘ、、、
、＋３ Ｙ、３）から引出し配線（図示せず）を電源
配線と同一層上で敷設する際の障害をなるので、 ｈ＝Ｐ、Ｈ・・・（５） に設定される。したがって、隣接する交差接続余裕部４
４．４４の間隔は、ＰＯｔｌＴ ＰＩＮである。
源配線部３０の位置から実質的に電源ラインｌの方向へ
一定長さ延出して形成され、また交差接続余裕部４４は
定位置配線引出し部４２に連結し電源ライン之に対して
実質的に直角方向へ配向しこれと接続する。交差接続余
裕部４４は電源ラインｌの少なくとも１本と交差可能の
長さを有する。すなわち、本実施例においては、電源ラ
インｌが２行の内部セルの境界上で内部セルの２ピツチ
（２ＰＩＮ）毎に配列され、外部セルのピッチＰ。ＵＴ
が内部セルのピッチＰＩＮよりも大きいので、交差接続
余裕部４４の長さｈと内部セルのピッチＰＩＮとが、 ｈ ≧ ＰＩＮ ・・・（４）
の関係式を満足している。ただ、交差接続余裕部４４の
長さｈを長くしすぎると、外部セル２０□１゜２０．４
□、２０゜４３のコンタクト窓位置（Ｘ、。１Ｙヨ。、
）、 （Ｘｍ＋２’ Ｙ、。２）、 （Ｘ、、、
、＋３ Ｙ、３）から引出し配線（図示せず）を電源
配線と同一層上で敷設する際の障害をなるので、 ｈ＝Ｐ、Ｈ・・・（５） に設定される。したがって、隣接する交差接続余裕部４
４．４４の間隔は、ＰＯｔｌＴ ＰＩＮである。
各外部セル２０のコンタクト窓位置（ｘＩＩ４＋ 、
ｙｌ。＋）、（Ｘ−４２，Ｙ、。） 、 （Ｘｆｆ
１．３ 、 Ｙ、、３）は定位置に設定可能である。
ｙｌ。＋）、（Ｘ−４２，Ｙ、。） 、 （Ｘｆｆ
１．３ 、 Ｙ、、３）は定位置に設定可能である。
なぜなら、定位置配線引出し部４２の位置が外部セル２
０に対してコンタクト窓位置が定位置化可能なように選
択されるからである。つまり邪魔にならない位置に定位
置配線引出し部４２の位置が選択される。また定位置配
線引出し部４２の長さはコンタクト窓の大きさ以上に設
定することが望ましい。第１図に示すゲートアレイにお
ける定位置配線引出し部４２の位置は外部セル２０．２
０の境界位置（・・・Ｐ、Ｉ、 Ｐ、、１．、 、
ｐ、。２・・・）であるが、外部セルの回路構成によ
っては別の位置に決定されることもあろう。またコンタ
クト窓位置（第１図ではＸ、 Ｙの２つのみを示す。）
は、実体的な信号配線（図示せず）の接続を電源配線形
成層と同一層で実現し易くするために、信号配線が引出
し易いよう外部セルの中央に設けられる。
０に対してコンタクト窓位置が定位置化可能なように選
択されるからである。つまり邪魔にならない位置に定位
置配線引出し部４２の位置が選択される。また定位置配
線引出し部４２の長さはコンタクト窓の大きさ以上に設
定することが望ましい。第１図に示すゲートアレイにお
ける定位置配線引出し部４２の位置は外部セル２０．２
０の境界位置（・・・Ｐ、Ｉ、 Ｐ、、１．、 、
ｐ、。２・・・）であるが、外部セルの回路構成によ
っては別の位置に決定されることもあろう。またコンタ
クト窓位置（第１図ではＸ、 Ｙの２つのみを示す。）
は、実体的な信号配線（図示せず）の接続を電源配線形
成層と同一層で実現し易くするために、信号配線が引出
し易いよう外部セルの中央に設けられる。
コンタクト窓の定位置化の利益は外部セル２０から当該
コンタクト窓までの引出し配線を共通化できることであ
る。換言すると、仲介配線部４０の存在意義の１つは、
主電源配線部３０から定位置配線引出し部４２を所定長
さ画一的に配線することがコンタクト窓の定位置化をも
たらし、またこれが外部セルの引出し配線パターン形状
を唯一にして共通化を実現することである。したがって
、配線形成工程においては、仲介配線部４０のパターン
バー７ ジョンが１つ追加されるものの、引出し配線のパターン
バージョンが１つで足りる。
コンタクト窓までの引出し配線を共通化できることであ
る。換言すると、仲介配線部４０の存在意義の１つは、
主電源配線部３０から定位置配線引出し部４２を所定長
さ画一的に配線することがコンタクト窓の定位置化をも
たらし、またこれが外部セルの引出し配線パターン形状
を唯一にして共通化を実現することである。したがって
、配線形成工程においては、仲介配線部４０のパターン
バー７ ジョンが１つ追加されるものの、引出し配線のパターン
バージョンが１つで足りる。
一方、電源ライン℃の形成においては、真っ直ぐの電源
ライン℃のパターンバージョン１つを使用すれば足りる
。なぜなら、第２図に模式的に示すように、２行の内部
セルＣ４，Ｃ＋＋１間に２ＰＩ間隔毎に電源ラインｌを
配置するだけで、又は所定間隔で電源ラインｌを並設す
るだけで、各電源ラインｌの端部と交差接続余裕部４４
とが連結される。定位置配線引出し部４２と交差接続余
裕部４４の連結位置は交差接続余裕部４４の中央位置で
当たるが、交差接続余裕部４４と電源ラインｌの連結位
置は各電源ラインによって異なるものの、この連結位置
のバラツキは自動配線においては問題とならい。配線パ
ターンの作成においてはパターンバージョンの複雑さと
その数が実質的に問題となるからで、隣接するパターン
バージョンの連結位置のバラツキは自動配線処理の結果
だからである。
ライン℃のパターンバージョン１つを使用すれば足りる
。なぜなら、第２図に模式的に示すように、２行の内部
セルＣ４，Ｃ＋＋１間に２ＰＩ間隔毎に電源ラインｌを
配置するだけで、又は所定間隔で電源ラインｌを並設す
るだけで、各電源ラインｌの端部と交差接続余裕部４４
とが連結される。定位置配線引出し部４２と交差接続余
裕部４４の連結位置は交差接続余裕部４４の中央位置で
当たるが、交差接続余裕部４４と電源ラインｌの連結位
置は各電源ラインによって異なるものの、この連結位置
のバラツキは自動配線においては問題とならい。配線パ
ターンの作成においてはパターンバージョンの複雑さと
その数が実質的に問題となるからで、隣接するパターン
バージョンの連結位置のバラツキは自動配線処理の結果
だからである。
したがって、電源ラインの共通化は自動配線処理におけ
る作業負担を頗る軽減する。
る作業負担を頗る軽減する。
８
なお、交差接続余裕部４４に１本の電源ラインを接続だ
けでなく、場合によっては複数本の電源ラインの接続も
可能である。
けでなく、場合によっては複数本の電源ラインの接続も
可能である。
一部」３も音別−
第３図は本発明を適用したゲートアレイの第２実施例に
おける配線パターンの一部を示す平面図である。なお、
第３図において第１図に示す部分と同一部分には同一参
照符号を付し、その説明は省略する。
おける配線パターンの一部を示す平面図である。なお、
第３図において第１図に示す部分と同一部分には同一参
照符号を付し、その説明は省略する。
この実施例においては、仲介配線部５０の形状がＬ字形
で、第１実施例と同一形状の定位置配線引出し部５２と
これに端部で連結する交差接続余裕部５４とからなる。
で、第１実施例と同一形状の定位置配線引出し部５２と
これに端部で連結する交差接続余裕部５４とからなる。
定位置配線引出し部５２の主電源配線部３０からの引出
し部位は外部セル２０の中央位置（・・・Ｐ ’ ｍ
＋ Ｐ’ ｍｕ ＋ Ｐ’ ｍ＋２・・・）に一致
している。これは外部セルの回路構成にもよるが、外部
セルの信号コンタクト窓位置（Ｘ′、□、Ｙ′、＋Ｉ）
、（Ｘ′１１．Ｙ′１．２）、（Ｘ′。や。
し部位は外部セル２０の中央位置（・・・Ｐ ’ ｍ
＋ Ｐ’ ｍｕ ＋ Ｐ’ ｍ＋２・・・）に一致
している。これは外部セルの回路構成にもよるが、外部
セルの信号コンタクト窓位置（Ｘ′、□、Ｙ′、＋Ｉ）
、（Ｘ′１１．Ｙ′１．２）、（Ｘ′。や。
Ｙ’１ｌＢ）の定位置化を図る目的と、一方のコンタク
ト窓位置Ｙ ’ ｍ＋１＋ ＋ Ｙ’ ｍ。２ ＋ Ｙ
’ ｍ＋３か９ らの内部セル側への配線を横方向真っ直ぐに形成する目
的である。交差接続余裕部５４は定位置配線引出し部５
２の端部で鉤状に配置される。この交差接続余裕部５４
の長さｈは内部セルＣのビッヂＰＩＮに等しい。外部セ
ルの他方の信号コンタクト窓位置Ｘ ’ ｍ＋＋ ＋
χ′□’＋Ｉ＋ Ｘ’。。３から内部セル側への信
号配線の直線的形成には交差接続余裕部５４が若干邪魔
になるが、縦方向に一定長さ迂回させることで、電源配
線形成層と同一層で内部セル側へ配線できる。
ト窓位置Ｙ ’ ｍ＋１＋ ＋ Ｙ’ ｍ。２ ＋ Ｙ
’ ｍ＋３か９ らの内部セル側への配線を横方向真っ直ぐに形成する目
的である。交差接続余裕部５４は定位置配線引出し部５
２の端部で鉤状に配置される。この交差接続余裕部５４
の長さｈは内部セルＣのビッヂＰＩＮに等しい。外部セ
ルの他方の信号コンタクト窓位置Ｘ ’ ｍ＋＋ ＋
χ′□’＋Ｉ＋ Ｘ’。。３から内部セル側への信
号配線の直線的形成には交差接続余裕部５４が若干邪魔
になるが、縦方向に一定長さ迂回させることで、電源配
線形成層と同一層で内部セル側へ配線できる。
この実施例においても、信号コンタクト窓位置（ｘ’
、、＋ 、Ｙ’ 、、１ ）、（ｘ’。。 Ｙ ｌ、。
、、＋ 、Ｙ’ 、、１ ）、（ｘ’。。 Ｙ ｌ、。
２）、（Ｘ’、。３．Ｙ′。。３）の定位置化により引
出し配線の形状の共通化が実現される。また第４図に模
式的に示すように、所定間隔で電源ライン君を配置する
だけで、各電源ライン乏の端部と交差接続余裕部４４と
が連結されので、電源ラインｌのパターンバージョンは
唯一で足する。
出し配線の形状の共通化が実現される。また第４図に模
式的に示すように、所定間隔で電源ライン君を配置する
だけで、各電源ライン乏の端部と交差接続余裕部４４と
が連結されので、電源ラインｌのパターンバージョンは
唯一で足する。
以上説明したように、本発明は、外部セルと内０
部セルとの繰り返し配列において同期又は非同期に拘わ
らず、主電源配線部から所定間隔毎に引き出される定位
置配線引出し部とこれに直角に連結された交差接続余裕
部とを有する仲介配線部が存在する点に特徴があるので
、次の効果を奏する。
らず、主電源配線部から所定間隔毎に引き出される定位
置配線引出し部とこれに直角に連結された交差接続余裕
部とを有する仲介配線部が存在する点に特徴があるので
、次の効果を奏する。
■ 定位置配線引出し部の存在によって、外部セルのコ
ンタク１一部の位置を当該セルに対して常に定位置に設
定できるから、引出し配線形状が同−論理の外部セルに
対して一義的に共通化できるので、配線パターンの作成
段階においてはパターンバージョン数が頗る少なくなる
。このパターンバージョン数の削減は自動配線に要する
テーブル数も少なくなるので、そのプログラムも簡単と
なり、結果としてシステム全体の信頼性が向上する。
ンタク１一部の位置を当該セルに対して常に定位置に設
定できるから、引出し配線形状が同−論理の外部セルに
対して一義的に共通化できるので、配線パターンの作成
段階においてはパターンバージョン数が頗る少なくなる
。このパターンバージョン数の削減は自動配線に要する
テーブル数も少なくなるので、そのプログラムも簡単と
なり、結果としてシステム全体の信頼性が向上する。
■ 交差接続余裕部の存在によって、電源ラインのパタ
ーンバージョンを単一にすることができる。
ーンバージョンを単一にすることができる。
この点はまた上記■の効果を発揮するので、画一的な仲
介配線部の存在は相乗的にパターンバージョン数を削減
することになる。
介配線部の存在は相乗的にパターンバージョン数を削減
することになる。
■ 上述の利益は外部セルと内部セルとの繰り返１
し配列が同期していることを前提としないので、外部セ
ル又は内部セルの回路構成や規模などの基本的設計を制
約しない。換言すれば、配線パターンの設計条件をそれ
以前に行われるセル構成の設計に持ち込まずに済むため
、ゲートアレイ等の装置の設計を階層的に進める上で、
とても有意義である。
ル又は内部セルの回路構成や規模などの基本的設計を制
約しない。換言すれば、配線パターンの設計条件をそれ
以前に行われるセル構成の設計に持ち込まずに済むため
、ゲートアレイ等の装置の設計を階層的に進める上で、
とても有意義である。
第１図は本発明を適用したゲートアレイの第１実施例に
おける配線パターンの一部を示す平面図である。 第２図は同実施例における電源ラインの形成態様を模式
的に示す平面図である。 第３図は本発明を適用したゲートアレイの第２実施例に
おける配線パターンの一部を示す平面図である。 第４図は同実施例における電源ラインの形成態様を模式
的に示す平面図である。 第５図は従来のゲートアレイのにおける配線パターンの
一部を示す平面図である。 ２ 第６図は従来の別のゲートアレイのにおける配線パター
ンの一部を示す平面図である。 〔主要符号の説明〕 Ｃ□ア〜Ｃ６゜５．、。２・・・内部セル（基本セル）
２０、〜２０．３・・・外部セル（Ｉ１０バッファ）３
０・・・主電源配線部 ｌ（Ｉ！、ｌｌｌ−に１ｌｌｌ＋２）・・・電源ライン
４０・・・丁字形の仲介配線部 ４２、５２・・・定位置配線引出し部 ４４．５４・・・交差接続余裕部 Ｐ Ｉｈ ＋ Ｐ ＋ｎ＋Ｉ ＋ Ｐ ＩＩ＋Ｚ ＋
Ｐ ” Ｊ Ｐ ’ ａ＋Ｉ Ｉ Ｐ ’ ｍ＋２
１１＋＋定位置配線引出し部の引出し位置 Ｘ ｍ＋Ｉ ） Ｙｍ＋＋＋ Ｘｍ＋＋、 Ｙｌ１１＋
２１ ｘｆｆｌ＋３ ＋Ｙ Ｈ＋３ ＋ Ｘ’ ＋１１
４１１ Ｙ’ ＋１１４１ 、 Ｘ’ ｍ＋＋Ｙ １１
゜２．Ｘ’ｍ。３ ＋ Ｙ’ ｆｆｌ＋３・・・外部セ
ルの信号コンタクト窓位置ｐｏｕ’ｒ・・・外部セルの
ピッチ ＰＩＮ・・・内部セルのピッチ ｈ・・・交差接続余裕部の長さ。
おける配線パターンの一部を示す平面図である。 第２図は同実施例における電源ラインの形成態様を模式
的に示す平面図である。 第３図は本発明を適用したゲートアレイの第２実施例に
おける配線パターンの一部を示す平面図である。 第４図は同実施例における電源ラインの形成態様を模式
的に示す平面図である。 第５図は従来のゲートアレイのにおける配線パターンの
一部を示す平面図である。 ２ 第６図は従来の別のゲートアレイのにおける配線パター
ンの一部を示す平面図である。 〔主要符号の説明〕 Ｃ□ア〜Ｃ６゜５．、。２・・・内部セル（基本セル）
２０、〜２０．３・・・外部セル（Ｉ１０バッファ）３
０・・・主電源配線部 ｌ（Ｉ！、ｌｌｌ−に１ｌｌｌ＋２）・・・電源ライン
４０・・・丁字形の仲介配線部 ４２、５２・・・定位置配線引出し部 ４４．５４・・・交差接続余裕部 Ｐ Ｉｈ ＋ Ｐ ＋ｎ＋Ｉ ＋ Ｐ ＩＩ＋Ｚ ＋
Ｐ ” Ｊ Ｐ ’ ａ＋Ｉ Ｉ Ｐ ’ ｍ＋２
１１＋＋定位置配線引出し部の引出し位置 Ｘ ｍ＋Ｉ ） Ｙｍ＋＋＋ Ｘｍ＋＋、 Ｙｌ１１＋
２１ ｘｆｆｌ＋３ ＋Ｙ Ｈ＋３ ＋ Ｘ’ ＋１１
４１１ Ｙ’ ＋１１４１ 、 Ｘ’ ｍ＋＋Ｙ １１
゜２．Ｘ’ｍ。３ ＋ Ｙ’ ｆｆｌ＋３・・・外部セ
ルの信号コンタクト窓位置ｐｏｕ’ｒ・・・外部セルの
ピッチ ＰＩＮ・・・内部セルのピッチ ｈ・・・交差接続余裕部の長さ。
Claims (6)
- （１）内部セルアレイ及びこの外側に形成された外部セ
ルアレイと、該内部セルアレイと該外部セルアレイの外
側の間に敷設さるべき主電源配線部と、該主電源配線部
に導通し内部セルアレイ領域上に並設さるべき複数の電
源ラインと、該内部セル及び外部セルの所定のコンタク
ト部間を導通すべき信号配線とを有するマスタースライ
ス集積回路装置であって、 該主電源配線部と該各電源ラインとの接続部において仲
介配線部を備え、この仲介配線部は、該主電源配線部か
ら実質的に該電源ラインの方向ヘ一定長さ延出する定位
置配線引出し部と、この定位置配線引出し部に連結し該
電源ラインに対して実質的に直角方向へ配向しこれと接
続する所定長さの交差接続余裕部とを有することを特徴
とするマスタースライス集積回路装置。 - （２）請求項第１項において、前記仲介配線部の形状は
実質的にＴ字形であることを特徴とするマスタースライ
ス集積回路装置。 - （３）請求項第１項において、前記仲介配線部の形状は
実質的にＬ字形であることを特徴とするマスタースライ
ス集積回路装置。 - （４）請求項第１項において、前記電源ラインは前記内
部セル間の隣接線上に形成されることを特徴とするマス
タースライス集積回路装置。 - （５）請求項第１項において、前記外部セルのピッチＰ
＿Ｏ＿Ｕ＿Ｔと前記内部セルのピッチＰ＿Ｉ＿Ｎとの間
には、ｊＰ＿Ｏ＿Ｕ＿Ｔ≠ｋＰ＿Ｉ＿Ｎ…（１） ｋ＞ｊ≧１…（２） （但し、ｊ、ｋは正の整数） の関係式が成立することを特徴とするマスタースライス
集積回路装置。 - （６）請求項第１項乃至第５項のいずれか一項において
、前記外部セルのピッチＰ＿Ｏ＿Ｕ＿Ｔ、前記内部セル
のピッチＰ＿Ｉ＿Ｎ、前記交差接続余裕配線の長さｈ、
及び前記電源ラインのピッチＰ＿Ｌの間には、Ｐ＿Ｏ＿
Ｕ＿Ｔ＞Ｐ＿Ｉ＿Ｎ…（３） ｈ≧Ｐ＿Ｉ＿Ｎ…（４） の関係式が成立することを特徴とするマスタースライス
集積回路装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2166115A JP2917434B2 (ja) | 1989-09-08 | 1990-06-25 | マスタースライス集積回路装置 |
| DE69033641T DE69033641T2 (de) | 1989-09-08 | 1990-08-29 | Stromversorgungssystem für Master slice integrierte Schaltung |
| EP90116572A EP0416456B1 (en) | 1989-09-08 | 1990-08-29 | Master slice integrated circuit power supply system |
| SG9601949A SG87731A1 (en) | 1989-09-08 | 1990-08-29 | Master slice integrated circuit device |
| KR1019900014033A KR0154121B1 (ko) | 1989-09-08 | 1990-09-06 | 마스터 슬라이스 집적 회로 장치 |
| US07/580,061 US5153698A (en) | 1989-09-08 | 1990-09-10 | Master slice integrated circuit device |
| US07/878,527 US5345098A (en) | 1989-09-08 | 1992-05-05 | Master slice integrated circuit device |
| HK98115538A HK1014295A1 (en) | 1989-09-08 | 1998-12-24 | Master slice integrated circuit power supply system |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-233326 | 1989-09-08 | ||
| JP23332689 | 1989-09-08 | ||
| JP2166115A JP2917434B2 (ja) | 1989-09-08 | 1990-06-25 | マスタースライス集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03174770A true JPH03174770A (ja) | 1991-07-29 |
| JP2917434B2 JP2917434B2 (ja) | 1999-07-12 |
Family
ID=26490608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2166115A Expired - Lifetime JP2917434B2 (ja) | 1989-09-08 | 1990-06-25 | マスタースライス集積回路装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US5153698A (ja) |
| EP (1) | EP0416456B1 (ja) |
| JP (1) | JP2917434B2 (ja) |
| KR (1) | KR0154121B1 (ja) |
| DE (1) | DE69033641T2 (ja) |
| HK (1) | HK1014295A1 (ja) |
| SG (1) | SG87731A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016129109A1 (ja) * | 2015-02-13 | 2016-08-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05308136A (ja) * | 1992-04-01 | 1993-11-19 | Nec Corp | マスタスライス集積回路 |
| US5416431A (en) * | 1994-03-21 | 1995-05-16 | At&T Corp. | Integrated circuit clock driver having improved layout |
| US5751650A (en) * | 1995-10-02 | 1998-05-12 | Matsushita Electronics Corporation | Electric signal supply circuit and semiconductor memory device |
| JP2001053155A (ja) * | 1999-06-04 | 2001-02-23 | Seiko Epson Corp | 半導体集積回路装置 |
| JP3964295B2 (ja) * | 2002-09-18 | 2007-08-22 | 松下電器産業株式会社 | 集積回路設計における電源経路構造 |
| US20070090385A1 (en) * | 2005-10-21 | 2007-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR100763108B1 (ko) * | 2005-11-24 | 2007-10-04 | 주식회사 하이닉스반도체 | 파워 라인의 폭을 선택적으로 조절하는 반도체 장치의 파워라인 제어 회로 |
| CN109755279B (zh) * | 2019-01-09 | 2020-11-17 | 昆山国显光电有限公司 | Oled显示面板及oled显示装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5835963A (ja) * | 1981-08-28 | 1983-03-02 | Fujitsu Ltd | 集積回路装置 |
| EP0074805B2 (en) * | 1981-09-10 | 1992-03-11 | Fujitsu Limited | Semiconductor integrated circuit comprising a semiconductor substrate and interconnecting layers |
| JPS6017932A (ja) * | 1983-07-09 | 1985-01-29 | Fujitsu Ltd | ゲ−ト・アレイ |
| JPS60101951A (ja) * | 1983-11-08 | 1985-06-06 | Sanyo Electric Co Ltd | ゲ−トアレイ |
| JPS6120349A (ja) * | 1984-07-06 | 1986-01-29 | Hitachi Ltd | Ｌｓｉ集合体 |
| JPS61241964A (ja) * | 1985-04-19 | 1986-10-28 | Hitachi Ltd | 半導体装置 |
| JPH0785490B2 (ja) * | 1986-01-22 | 1995-09-13 | 日本電気株式会社 | 集積回路装置 |
| JPH0828421B2 (ja) * | 1987-08-27 | 1996-03-21 | 株式会社東芝 | 半導体集積回路装置 |
| DE4433617C2 (de) * | 1994-09-21 | 1997-04-24 | Kostal Leopold Gmbh & Co Kg | Elektrisches Steckverbindungsteil |
| JP3456768B2 (ja) * | 1994-09-28 | 2003-10-14 | 株式会社東芝 | アドレス変換装置 |
-
1990
- 1990-06-25 JP JP2166115A patent/JP2917434B2/ja not_active Expired - Lifetime
- 1990-08-29 SG SG9601949A patent/SG87731A1/en unknown
- 1990-08-29 DE DE69033641T patent/DE69033641T2/de not_active Expired - Fee Related
- 1990-08-29 EP EP90116572A patent/EP0416456B1/en not_active Expired - Lifetime
- 1990-09-06 KR KR1019900014033A patent/KR0154121B1/ko not_active IP Right Cessation
- 1990-09-10 US US07/580,061 patent/US5153698A/en not_active Expired - Lifetime
-
1992
- 1992-05-05 US US07/878,527 patent/US5345098A/en not_active Expired - Lifetime
-
1998
- 1998-12-24 HK HK98115538A patent/HK1014295A1/xx not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016129109A1 (ja) * | 2015-02-13 | 2016-08-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JPWO2016129109A1 (ja) * | 2015-02-13 | 2017-11-24 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US9947708B2 (en) | 2015-02-13 | 2018-04-17 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910007131A (ko) | 1991-04-30 |
| HK1014295A1 (en) | 1999-09-24 |
| US5345098A (en) | 1994-09-06 |
| EP0416456A1 (en) | 1991-03-13 |
| DE69033641D1 (de) | 2000-11-09 |
| JP2917434B2 (ja) | 1999-07-12 |
| DE69033641T2 (de) | 2001-05-03 |
| EP0416456B1 (en) | 2000-10-04 |
| KR0154121B1 (ko) | 1998-10-15 |
| SG87731A1 (en) | 2002-04-16 |
| US5153698A (en) | 1992-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900003832B1 (ko) | 반도체 집적회로장치의 배선방법 | |
| EP0026233B1 (en) | Semiconductor integrated circuit and wiring method therefor | |
| JPH03174770A (ja) | マスタースライス集積回路装置 | |
| JPH0750817B2 (ja) | 配線相互接続構造体 | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| JPS6247148A (ja) | 半導体集積回路装置 | |
| JPH0348669B2 (ja) | ||
| JPS60121756A (ja) | 半導体集積回路装置 | |
| JPS62226641A (ja) | 半導体論理集積回路装置のレイアウト方法 | |
| JPH06326278A (ja) | 半導体集積回路装置 | |
| JP2907836B2 (ja) | 半導体集積回路 | |
| JP2707705B2 (ja) | マスタースライス方式の半導体集積装置 | |
| JPH03147349A (ja) | マスタースライス方式の半導体集積装置 | |
| JPH08161891A (ja) | 標準セルおよびレイアウト設計装置 | |
| JPS62128152A (ja) | 半導体集積回路装置 | |
| JP2656263B2 (ja) | 半導体集積回路装置 | |
| JPH11345255A (ja) | 半導体装置のレイアウト方法及び半導体装置 | |
| JPH0296370A (ja) | マスタースライス方式半導体集積回路装置 | |
| JPS63161638A (ja) | 半導体集積回路の電源配線方法 | |
| JPH0234185B2 (ja) | ||
| JPH0778873A (ja) | 半導体集積回路 | |
| JPH06349948A (ja) | 半導体集積回路装置 | |
| JPS6135534A (ja) | Ｌｓｉの給電線と信号線の布線方式 | |
| JPH0462674A (ja) | 自動配置装置 | |
| JPH06151590A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 12 |