JPH0462674A - 自動配置装置 - Google Patents

自動配置装置

Info

Publication number
JPH0462674A
JPH0462674A JP2173566A JP17356690A JPH0462674A JP H0462674 A JPH0462674 A JP H0462674A JP 2173566 A JP2173566 A JP 2173566A JP 17356690 A JP17356690 A JP 17356690A JP H0462674 A JPH0462674 A JP H0462674A
Authority
JP
Japan
Prior art keywords
wiring
power supply
grounding
cell
standard cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2173566A
Other languages
English (en)
Inventor
Masahiko Takashima
雅彦 高島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2173566A priority Critical patent/JPH0462674A/ja
Publication of JPH0462674A publication Critical patent/JPH0462674A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はLSIを設計する過程で、基板面上にマクロセ
ル、スタンダードセル列及び電源用、接地用配線等のレ
イアウトを自動的に行うための自動配置装置に関する。
〔従来の技術〕
第5図は従来の自動配置装置の説明図、第6図は従来装
置によってレイアウトしたLSIの一部を示す模式的平
面図である。
第5図において1は各配線間のコンタクトスルーホール
等の構成、例えばサイズ等を記述したテクノロジールー
ルファイル、2は各配線の配線層、配線幅及びその他の
デザインルールを記述したデザインルール定義ファイル
を示しており、いずれも予め用意しておく。
いま、例えば第6図にその一部を示す如きLSIを設計
する場合、与えられた論理回路図から各素子及び素子相
互の関係を表すネ−/ トリスト3を抽出し、このネッ
トリスト3、前記テクノロジールールファイルl、デザ
インルール定義ファイル2に従って表示画面に表れた基
板10上に配置手段5にて複数のマクロセル11.スタ
ンダードセル列12のレイアウトを行う。
次に前記テクノロジールールファイルl、デザインルー
ル定義ファイル2及びネットリスト3に従ってグローバ
ル配線手段6により前記マクロセル11.スタンダード
セル列12に対する電源用配線13、接地用配線14の
レイアうトを行い、続いて詳細配線手段7により各配線
13.14と各マクロセル11、スタンダードセル列1
2との間を結ぶ配線15をレイアウトし、第5図に示す
如きレイアウト結果8を得る。
〔発明が解決しようとする課題〕
ところで電源用配線13.接地用配線14はチップ内の
多くのブロック11等と接続することから、通常の信号
用配線幅の10〜100倍程度の太さで配線を行うが、
この電源用配線13、接地用配線14のレイアウトに際
しては出来るだけ無駄な空領域が形成されないように、
換言すればコンパクト効果が得られるよう、例えばスタ
ンダードセル列12に長。
短不揃いが存在し、スタンダードセル列12の両端に凹
凸が生じるような場合には電源用配!13.接地用配線
14との間に空領域が生じないようこれに沿って配線が
行われる結果、第6図に示す如くこれら電源用配線13
.接地用配線14にジョグ(折れ曲り)が形成され、配
線長が長くなり特性の低下が避けられず、結果的に十分
なコンパクト化も得られない等の問題があった。
本発明はかかる事情に鑑みなされたものであって、その
目的とするところはマクロフ゛ロック、スタンダードセ
ル列等のレイアウトに先立って先ず電源用及び/又は接
地用フィードスルーセルの配置を行うことによって電源
用及び/又は接地用配線がスタンダードセル列の長短不
揃い等に影響されることなく直線的にレイアウトするこ
とを可能とした自動配置装置を提供するにある。
〔課題を解決するための手段〕
本発明に係る自動配置装置は、電源用フィードスルーセ
ル及ヒ/又は接地用フィードスルーセルを配置するうえ
でのパラメータである座標、セル名等を入力したパラメ
ータ定義ファイル、このファイル中のパラメータに基づ
き、基板面上に先ず電源用及び/又は接地用フィードス
ルーセルのレイアウトを行う手段、及びレイアウトされ
た電源用及び/又は接地用フィードスルーセルを基準に
してスタンダードセル列等のレイアウトを行うための各
手段を具備する。
〔作用〕
本発明にあってはこれによって、電源用、接地用配線を
スタンダードセル列に影響されることなく、直線的にレ
イアウトすることが可能となる。
〔実施例〕
以下本発明をその実施例を示す図面に基づき具体的に説
明する。
第1図は本発明装置の説明図、第2図は本発明に係る自
動配置装置により表示画面上に描いたLSIの一部を示
す模式的平面図である。
本発明装置にあっては、第5図に示した従来装置の場合
と同様に、与えられた論理回路図がらその各素子及び各
素子相互の接続関係を抽出して回路の接続関係を表すネ
ットリスト3を作成し、予め作成しであるテクノロジー
ルールファイル1、デザインルール定義ファイル2に従
い配置手段5により画面の基板10上にレイアウトを行
うが、この際パラメータ定義ファイル4のパラメータに
従って先ず第3図に示す如き電源用及び接地用フィード
スルーセル20を所定の間隔を隔てて縦向きの一直線上
にレイアウトし、次いでこれら電源用及び接地用フィー
ドスルーセル20を基準にしてマクロセル11.スタン
ダードセル列12のレイアウトを行い、その後はグロー
バル配線手段6により電源用配線17.接地用配線18
をレイアウトし、最後に詳細配線手段7により各マクロ
セル11.スタンダードセル列12と前記電源用配線1
7.接地用配線18とを接続する配線15のレイアウト
を行う。
電源用及び接地用のフィードスルーセル20のレイアウ
トに際しては例えば基板10の一隅(左下)を原点0と
し、横向きにX軸、縦向きにy軸をとる一方、電源用及
び接地用フィードスルーセル20にも、例えばその−隅
に基準点0’  (第3図参照)をとり、この基準点O
′をもとにして基板lo上の所定の座標位置にレイアウ
トする。
なお電源用及び接地用フィードスルーセル20の種別(
セル名)、座標値、大きさ等のパラメータは前記パラメ
ータ定義ファイル4に予め入力しておく。
第3図は電源用及び接地用フィードスルーセルの一例を
示す拡大平面図であり、電源用配線17の一部となるべ
き電源用配線部分21、接地用配線18の一部となるべ
き接地用配線部分22が所要の間隔を隔てた状態で縦向
きに平行に配置すると共に、これらと絶縁状態を保持し
てこれらと直交する向きにスタンダードセル列12の電
源線の一部となるべき配線部分23、同じくスタンダー
ドセル列12の接地線の一部となるべき配線部分24を
相互の間に所要の間隔を隔てて横向きに配置し、また電
源用配線部分21と配線部分23とが交叉する部分、並
びに接地用配線部分22と配線部分24とが交叉する部
分ではこれらの間を相互に接続するためのスルーホール
25.26が形成されている。
このような電源用及び接地用フィードスルーセルに対し
ては前述したグローバル配線手段6による配線過程で電
源用配線部分21と接続する態様で電源用配線17が、
また接地用配線部分22と接続する態様で接地用配線1
8が夫々レイアウトされ、次いで詳細配線手段7による
詳細配線過程で電源用配線17.接地用配線18とマク
ロセル11.スタンダードセル列12の電源線、接地線
くいずれも図示せず)とを結ぶ配線がレイアウトされる
ところでこのような電源用及び接地用フィードスルーセ
ル20を、第2図に示す如く、例えば基板10の中央部
寄りの位置で縦向きに一直線にレイアウトしようとした
場合、スタンダードセル列12は結果的に電源用及び接
地用フィードスルーセル20によってその両側に分断さ
れた状態でレイアウトされることとなる。
しかし各スタンダードセル列12を構成する各セル12
aはその横方向(X軸方向)の幅寸法が種々異なる多数
のセル12aを横−直線上に配列したものであるから、
電源用及び接地用フィードスルーセル20を配置すべき
領域を設けるべく左、右に分けてレイアウトしたとき、
夫々に長、短のばらつきが生しる。従って、例えば各ス
タンダードセル列12の左、右端縁部の位置を揃えたと
すると、電源用及び接地用フィードスルーセル20と、
これと対向する両側のスタンダードセル列12の端部と
の間には特例を除いて隙間、即ち空領域が形成され、ま
た逆に電源用及び接地用フィードスルーセル列12の端
部を揃えると反対側の端部に凹凸が形成されて同様に空
領域が形成される。
そこでこのような空領域が形成された場合には、この空
領域の有効利用を図るべく、配置手段5によりこの空領
域をスタンダードセル列12方向に適宜に分散して夫々
セル12a間に介在させ、各分散させた空領域内に第4
図に示す如く予備的に信号線用フィードスルーセル19
を前記パラメータ定義ファイル4に予め入力しである信
号線用フィードスルーセルをレイアウトするうえで必要
とされる、例えばセル名、座標等のパラメータを利用し
てレイアウトする。
第4図は電源用及び接地用フィードスルーセル20と−
のスタンダードセル列12との関係を示す部分拡大説明
図であり、この図から明らかなようにスタンダードセル
列12を構成するセル12a間に形成される空領域を利
用して複数の信号線用フィードスルーセル19をレイア
ウトしである。
その後は前記した如くテクノロジールールファイル1.
デザインルール定義ファイル2.パラメータ定義ファイ
ル4を用いてグローバル配線手段6により電源用配線1
7、接地用配線18をレイアウトし、次いで詳細配線手
段7により電源用配線17、接地用配線18と各マクロ
セル11、スタンダードセル列12との間を接続する配
線15のレイアウトを行い、第1図に示す如きレイアウ
ト結果8を出力する。
なお上述の実施例では電源用と接地用の双方に適用され
るフィードスルーセルを用いた構成について説明したが
、電源用フィードスルーセル、接地用フィードスルーセ
ル単独のものであってもよいことは勿論である。
〔発明の効果〕
以上の如く本発明装置にあってはスタンダードセル列の
レイアウトに先立って電源用及び/又は接地用フィード
スルーセルをレイアウトする手段を有するから、電源用
配線、接地用配線の折れ曲りの発生を防止出来て、配線
長を短縮出来ると共に、コンパクト化を高め得、チップ
全体のサイズの縮小化も図れるなど本発明は優れた効果
を奏するものである。
【図面の簡単な説明】
第1図は本発明装置の説明図、第2図は本発明装置によ
りレイアウトしたLSIの一部を示す模式的平面図、第
3図は本発明装置において用いる電源及び接地用フィー
ドスルーセルの拡大平面図、第4図は本発明装置による
信号線用フィードスルーセルのレイアウト態様を示す説
明図、第5図は従来装置の説明図、第6図は従来装置に
よりレイアウトしたLSIの一部を示す模式的平面図で
ある。 1・・・テクノロジールールファイル 2・・・デザインルール定義ファイル 3・・・ネット
リスト 4・・・パラメータ定義ファイル  10・・
・基板15・・・配線 17・・・電源用配!  18
・・・接地用配線19・・・(8号線用フィードスルー
セル20・・・電源用及び/又は接地用フィードスルー
セルなお、図中、同一符号は同一、又は相当部分を示す

Claims (1)

    【特許請求の範囲】
  1. (1)基板面上に複数のスタンダードセル列と各スタン
    ダードセル列の電源線、接地線と接続する電源用配線及
    び/又は接地用配線を配置する自動配置装置において、 前記スタンダードセル列毎に、その電源線、接地線並び
    に電源用配線及び又は接地用配線と接続すべき電源用及
    び/又は接地用フィードスルーセルを配置するためのパ
    ラメータ定義用ファイルと、該パラメータ定義用ファイ
    ルのパラメータに従って前記電源用及び/又は接地用フ
    ィードスルーセルを配置する手段と、前記電源用及び/
    又は接地用フィードスルーセルを配置した後、スタンダ
    ードセル列を配置する手段とを具備することを特徴とす
    る自動配置装置。
JP2173566A 1990-06-29 1990-06-29 自動配置装置 Pending JPH0462674A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2173566A JPH0462674A (ja) 1990-06-29 1990-06-29 自動配置装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2173566A JPH0462674A (ja) 1990-06-29 1990-06-29 自動配置装置

Publications (1)

Publication Number Publication Date
JPH0462674A true JPH0462674A (ja) 1992-02-27

Family

ID=15962933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2173566A Pending JPH0462674A (ja) 1990-06-29 1990-06-29 自動配置装置

Country Status (1)

Country Link
JP (1) JPH0462674A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07325847A (ja) * 1994-05-31 1995-12-12 Nec Corp レイアウト構造決定方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07325847A (ja) * 1994-05-31 1995-12-12 Nec Corp レイアウト構造決定方法

Similar Documents

Publication Publication Date Title
KR20020001582A (ko) 반도체 집적 회로와 반도체 집적 회로 배선 레이아웃 방법
JPH0282552A (ja) 半導体集積回路
KR20010030379A (ko) 반도체 장치, 그 설계 방법, 및 그 설계 프로그램을저장한 기록 매체
JP2778612B2 (ja) 半導体装置
US5341310A (en) Wiring layout design method and system for integrated circuits
US20240019959A1 (en) Touch display panel
US20050138593A1 (en) Semiconductor integrated circuit having diagonal wires, semiconductor integrated circuit layout method, and semiconductor integrated circuit layout design program
JPH0750817B2 (ja) 配線相互接続構造体
JP3177464B2 (ja) 入出力回路セル及び半導体集積回路装置
JPH0462674A (ja) 自動配置装置
JPH03174770A (ja) マスタースライス集積回路装置
JPH0145227B2 (ja)
JPS5986248A (ja) 多層配線構造
JPS5936942A (ja) 半導体集積回路
JPS62226641A (ja) 半導体論理集積回路装置のレイアウト方法
JPH06326214A (ja) 多層配線構造及びその形成方法
CN102970816B (zh) 制作于印刷电路板上的球栅阵列
JPH0143876Y2 (ja)
JP2907836B2 (ja) 半導体集積回路
JPS62273751A (ja) 集積回路
JPS5910767Y2 (ja) 多層印刷配線構造
JP2002100732A (ja) 容量素子形成方法
JPH11177029A (ja) 半導体集積回路
JPS60121756A (ja) 半導体集積回路装置
JPH03222458A (ja) スタンダードセルおよび該セルを用いた半導体集積回路装置