JPH0143876Y2 - - Google Patents
Info
- Publication number
- JPH0143876Y2 JPH0143876Y2 JP1982098886U JP9888682U JPH0143876Y2 JP H0143876 Y2 JPH0143876 Y2 JP H0143876Y2 JP 1982098886 U JP1982098886 U JP 1982098886U JP 9888682 U JP9888682 U JP 9888682U JP H0143876 Y2 JPH0143876 Y2 JP H0143876Y2
- Authority
- JP
- Japan
- Prior art keywords
- land
- layer
- lands
- small
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010410 layer Substances 0.000 claims description 37
- 239000002344 surface layer Substances 0.000 claims description 23
- 238000012986 modification Methods 0.000 claims description 16
- 230000004048 modification Effects 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000007634 remodeling Methods 0.000 description 1
Description
【考案の詳細な説明】
(1) 考案の技術分野
本考案は複数の中間層及び表面層を上下に多層
に重ねた多層プリント基板に関し、特に配線の改
造のための所要領域を狭くすると共に電子部品相
互間の配線長を短くすることができる多層プリン
ト基板に関する。
に重ねた多層プリント基板に関し、特に配線の改
造のための所要領域を狭くすると共に電子部品相
互間の配線長を短くすることができる多層プリン
ト基板に関する。
(2) 従来技術と問題点
従来の多層プリント基板は、電源層、グランド
層、信号層等の中間層及び表面層が上下に多層に
重ねられ、第1図に示すように、各層には所定の
間隔、例えば2.54mmピツチの正規格子1が設定さ
れ、この正規格子1の交点2にはスルーホール3
が形成されると共に、所定の面積、例えば1.4mm
四方のランド4が設けられている。そして、上記
スルーホール3には、各種電子部品のリードが挿
入され、その間の配線は各ランド4,4間に配線
パターン6を形成して接続していた。ここで、例
えば信号層が二層、三層と増えた場合に、表面層
から遠い第二層、第三層部分の配線を改造するに
は次のようにして行つていた。すなわち、第2図
に示すように、中間層の第三層L3のランド4a
から同一層の他のランド4bに配線接続するの
に、上記ランド4aに隣接する格子交点2のラン
ド4cとの間に配線パターン6aを接続し、この
配線パターン6aは相互間接続用スルーホール
(VIAホール)3bを介して表面層L1のランド4
dに導通され、このランド4dに隣接する格子交
点2のランド4eとの間に改造用パターン7を接
続し、この改造用パターン7はVIAホール3c
を介して第三層L3のランド4fに導通され、そ
してこのランド4fに隣接するランド4bとの間
に配線パターン6bを接続していた。そして、上
記ランド4a,4b間の配線を改造するには、表
面層L1に露出している改造用パターン7を切断
していた。しかしこの場合、第三層L3のランド
4aと4bとを接続するのに、それぞれ隣接する
格子交点のランド4cと4fに対応する表面層
L1のランド4dと4eとの間に改造用パターン
7を設けるため、配線改造のために少くとも二つ
の格子交点2,2(第1図参照)を使用すること
となり、多層プリント基板の領域を配線改造のた
めに無駄に消費するものであつた。また、電子部
品相互間の配線パターンが改造用パターン7のた
めに制約されることがあつた。さらに、多くの格
子交点2,2…のランド4,4…を経由すること
はそれだけ電子部品間の配線長も長くなつて信号
の遅延時間が増大し、装置全体としての処理速度
を向上するのには不適当であつた。
層、信号層等の中間層及び表面層が上下に多層に
重ねられ、第1図に示すように、各層には所定の
間隔、例えば2.54mmピツチの正規格子1が設定さ
れ、この正規格子1の交点2にはスルーホール3
が形成されると共に、所定の面積、例えば1.4mm
四方のランド4が設けられている。そして、上記
スルーホール3には、各種電子部品のリードが挿
入され、その間の配線は各ランド4,4間に配線
パターン6を形成して接続していた。ここで、例
えば信号層が二層、三層と増えた場合に、表面層
から遠い第二層、第三層部分の配線を改造するに
は次のようにして行つていた。すなわち、第2図
に示すように、中間層の第三層L3のランド4a
から同一層の他のランド4bに配線接続するの
に、上記ランド4aに隣接する格子交点2のラン
ド4cとの間に配線パターン6aを接続し、この
配線パターン6aは相互間接続用スルーホール
(VIAホール)3bを介して表面層L1のランド4
dに導通され、このランド4dに隣接する格子交
点2のランド4eとの間に改造用パターン7を接
続し、この改造用パターン7はVIAホール3c
を介して第三層L3のランド4fに導通され、そ
してこのランド4fに隣接するランド4bとの間
に配線パターン6bを接続していた。そして、上
記ランド4a,4b間の配線を改造するには、表
面層L1に露出している改造用パターン7を切断
していた。しかしこの場合、第三層L3のランド
4aと4bとを接続するのに、それぞれ隣接する
格子交点のランド4cと4fに対応する表面層
L1のランド4dと4eとの間に改造用パターン
7を設けるため、配線改造のために少くとも二つ
の格子交点2,2(第1図参照)を使用すること
となり、多層プリント基板の領域を配線改造のた
めに無駄に消費するものであつた。また、電子部
品相互間の配線パターンが改造用パターン7のた
めに制約されることがあつた。さらに、多くの格
子交点2,2…のランド4,4…を経由すること
はそれだけ電子部品間の配線長も長くなつて信号
の遅延時間が増大し、装置全体としての処理速度
を向上するのには不適当であつた。
(3) 考案の目的
本考案は上記事情に対処してなされたもので、
配線の改造のための所要領域を狭くすると共に電
子部品間の配線長を短くすることのできる多層プ
リント基板を提供することを目的とする。
配線の改造のための所要領域を狭くすると共に電
子部品間の配線長を短くすることのできる多層プ
リント基板を提供することを目的とする。
(4) 考案の構成
そして上記の目的は本考案によれば、複数の中
間層及び表面層を上下に多層に重ね各層には所定
間隔の正規格子の交点にスルーホールが形成され
ると共にこのスルーホール部には所定の面積のラ
ンドが設けられる多層プリント基板において、中
間層のランド間で配線パターンの接続をする位置
のランド及び該位置の表面層のランドを上記正規
格子交点に設けられた一つのランドの面積内で少
なくとも二個以上の小ランドに分割すると共に上
下間をスルーホールで導通し、上記中間層のラン
ドとこれに隣接する小ランドとの間に配線パター
ンを接続し、且つ表面層の該当小ランド間は改造
用パターンで接続したことを特徴とする多層プリ
ント基板を提供することによつて達成される。
間層及び表面層を上下に多層に重ね各層には所定
間隔の正規格子の交点にスルーホールが形成され
ると共にこのスルーホール部には所定の面積のラ
ンドが設けられる多層プリント基板において、中
間層のランド間で配線パターンの接続をする位置
のランド及び該位置の表面層のランドを上記正規
格子交点に設けられた一つのランドの面積内で少
なくとも二個以上の小ランドに分割すると共に上
下間をスルーホールで導通し、上記中間層のラン
ドとこれに隣接する小ランドとの間に配線パター
ンを接続し、且つ表面層の該当小ランド間は改造
用パターンで接続したことを特徴とする多層プリ
ント基板を提供することによつて達成される。
(5) 考案の実施例
以下、本考案の実施例を添付図面に基いて詳細
に説明する。
に説明する。
本考案による多層プリント基板は、電源層、グ
ランド層、信号層等の中間層及び表面層が上下に
多層に重ねられ、第3図に示すように、各層には
所定の間隔、例えば2.54mmピツチの正規格子11
が設定され、この正規格子の交点12にはスルー
ホール13が形成されると共に、所定の面積、例
えば1.4mm四方のランド14が設けられている。
そして、上記スルーホール13には、ICパツケ
ージ、抵抗、コンデンサ等の各種電子部品のリー
ドが挿入され、その間の配線は各ランド14,1
4間に配線パターン16を形成して接続してい
る。
ランド層、信号層等の中間層及び表面層が上下に
多層に重ねられ、第3図に示すように、各層には
所定の間隔、例えば2.54mmピツチの正規格子11
が設定され、この正規格子の交点12にはスルー
ホール13が形成されると共に、所定の面積、例
えば1.4mm四方のランド14が設けられている。
そして、上記スルーホール13には、ICパツケ
ージ、抵抗、コンデンサ等の各種電子部品のリー
ドが挿入され、その間の配線は各ランド14,1
4間に配線パターン16を形成して接続してい
る。
ここで、第4図に示すように、表面層L1から
遠い中間層、例えば第二層L2又は第三層L3のラ
ンド14aから同一層のランド14b間で配線接
続する場合には、上記ランド14aと14bの中
間の格子交点12に位置するランド及びこの位置
の表面層L1に位置するランドは、上記各格子交
点12に設けられた一つのランド14の面積内で
二個以上の小ランド、例えば四個の小ランド15
a〜15d,15a′〜15d′に分割されると共
に、そのうちの少なくとも二個の小ランド15
a,15b及び15a′,15b′は上下間でそれぞ
れ相互間接続用スルーホール(VIAホール)1
3b及び13cで導通されている。そして、上記
一方のランド14aからこれに隣接する格子交点
12の小ランド15aに向けて配線パターン16
aを接続し、上記小ランド15aVIAホール13
bで導通された表面層L1の小ランド15a′からこ
れと同一格子交点12内に設けられた小ランド1
5b′に向けて短い改造用パターン17を接続し、
上記小ランド15b′とVIAホール13cで導通さ
れた第三層L3の小ランド15bからこれに隣接
する格子交点12の他方の小ランド14bに向け
て配線パターン16bが接続されている。したが
つて、上記第三層のランド14aと14bとは、
配線パターン16a→小ランド15a→VIAホ
ール13b→表面層L1の小ランド15a′→改造用
パターン17→小ランド15b′→VIAホール13
c→第三層の小ランド15b→配線パターン16
bを介して配線接続される。
遠い中間層、例えば第二層L2又は第三層L3のラ
ンド14aから同一層のランド14b間で配線接
続する場合には、上記ランド14aと14bの中
間の格子交点12に位置するランド及びこの位置
の表面層L1に位置するランドは、上記各格子交
点12に設けられた一つのランド14の面積内で
二個以上の小ランド、例えば四個の小ランド15
a〜15d,15a′〜15d′に分割されると共
に、そのうちの少なくとも二個の小ランド15
a,15b及び15a′,15b′は上下間でそれぞ
れ相互間接続用スルーホール(VIAホール)1
3b及び13cで導通されている。そして、上記
一方のランド14aからこれに隣接する格子交点
12の小ランド15aに向けて配線パターン16
aを接続し、上記小ランド15aVIAホール13
bで導通された表面層L1の小ランド15a′からこ
れと同一格子交点12内に設けられた小ランド1
5b′に向けて短い改造用パターン17を接続し、
上記小ランド15b′とVIAホール13cで導通さ
れた第三層L3の小ランド15bからこれに隣接
する格子交点12の他方の小ランド14bに向け
て配線パターン16bが接続されている。したが
つて、上記第三層のランド14aと14bとは、
配線パターン16a→小ランド15a→VIAホ
ール13b→表面層L1の小ランド15a′→改造用
パターン17→小ランド15b′→VIAホール13
c→第三層の小ランド15b→配線パターン16
bを介して配線接続される。
ここで、このような第三層L3のランド14a
と14bとの間の配線を改造するには、第3図に
示すように、表面層L1に露出している改造用パ
ターン17を切断すればよい。そして例えば一方
のランド14aと接続された表面層L1の小ラン
ド15a′と同一格子交点12にある他の小ランド
15c′との間に配線パターン18を設け、該小ラ
ンド15c′から他の格子交点12にある別のラン
ド14に向けてボンデイングワイヤ19を接続す
ると、上記第三層L3のランド14aと表面層L1
のランド14との間に別の回路が構成されること
となる。
と14bとの間の配線を改造するには、第3図に
示すように、表面層L1に露出している改造用パ
ターン17を切断すればよい。そして例えば一方
のランド14aと接続された表面層L1の小ラン
ド15a′と同一格子交点12にある他の小ランド
15c′との間に配線パターン18を設け、該小ラ
ンド15c′から他の格子交点12にある別のラン
ド14に向けてボンデイングワイヤ19を接続す
ると、上記第三層L3のランド14aと表面層L1
のランド14との間に別の回路が構成されること
となる。
なお、第4図においては、小ランド15は該当
の格子交点において四個に分割したものとして示
したが、本考案はこれに限られず、3個或いは四
個以上であつてもよい。また。第二層L2の該当
のランドも四個の小ランド15に分割して示した
が、分割せずに通常のランド14のままでもよい
し、或いはランド14又は小ランド15を全く設
けなくともよい。
の格子交点において四個に分割したものとして示
したが、本考案はこれに限られず、3個或いは四
個以上であつてもよい。また。第二層L2の該当
のランドも四個の小ランド15に分割して示した
が、分割せずに通常のランド14のままでもよい
し、或いはランド14又は小ランド15を全く設
けなくともよい。
(6) 考案の効果
本考案は以上のように構成されたので、表面層
L1の一つの格子交点12の狭い領域内で配線の
改造を行うことができる。したがつて、従来のよ
うに、多層プリント基板の領域を配線改造のため
に無駄に消費することなく、格子交点12の数
(チヤネル容量)を増やすことができると共に、
VIAホールの設置領域も増やすことができる。
また、改造用パターン17を形成する領域が狭く
てすむので、電子部品相互間の配線パターン16
の引き回しの自由度を増やすことができる。さら
に、改造用パターン17は同一格子交点12内の
小ランド15a′,15b′間で非常に短く形成され
ているので、電子部品相互間の配線長を短くして
信号の遅延時間を短縮することができる。したが
つて、装置全体としての処理速度を向上すること
ができる。
L1の一つの格子交点12の狭い領域内で配線の
改造を行うことができる。したがつて、従来のよ
うに、多層プリント基板の領域を配線改造のため
に無駄に消費することなく、格子交点12の数
(チヤネル容量)を増やすことができると共に、
VIAホールの設置領域も増やすことができる。
また、改造用パターン17を形成する領域が狭く
てすむので、電子部品相互間の配線パターン16
の引き回しの自由度を増やすことができる。さら
に、改造用パターン17は同一格子交点12内の
小ランド15a′,15b′間で非常に短く形成され
ているので、電子部品相互間の配線長を短くして
信号の遅延時間を短縮することができる。したが
つて、装置全体としての処理速度を向上すること
ができる。
第1図は従来の多層プリント基板の表面層を示
す説明図、第2図はその多層構造を示す説明図、
第3図は本考案による多層プリント基板の表面層
を示す説明図、第4図はその多層構造を示す説明
図である。 11……正規格子、12……格子交点、13…
…スルーホール、13b,13c……相互間接続
用スルーホール、14……ランド、15,15a
〜15d,15a′〜15d′……小ランド、16,
16a,16b……配線パターン、17……改造
用パターン。
す説明図、第2図はその多層構造を示す説明図、
第3図は本考案による多層プリント基板の表面層
を示す説明図、第4図はその多層構造を示す説明
図である。 11……正規格子、12……格子交点、13…
…スルーホール、13b,13c……相互間接続
用スルーホール、14……ランド、15,15a
〜15d,15a′〜15d′……小ランド、16,
16a,16b……配線パターン、17……改造
用パターン。
Claims (1)
- 複数の中間層及び表面層を上下に多層に重ね各
層には所定間隔の正規格子の交点にスルーホール
が形成されると共にこのスルーホール部には所定
の面積のランドが設けられる多層プリント基板に
おいて、中間層のランド間で配線パターンの接続
をする位置のランド及び該位置の表面層のランド
を上記正規格子交点に設けられた一つのランドの
面積内で少なくとも二個以上の小ランドに分割す
ると共に上下間をスルーホールで導通し、上記中
間層のランドとこれに隣接する小ランドとの間に
配線パターンを接続し、且つ表面層の該当小ラン
ド間は改造用パターンで接続したことを特徴とす
る多層プリント基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9888682U JPS593573U (ja) | 1982-06-30 | 1982-06-30 | 多層プリント基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9888682U JPS593573U (ja) | 1982-06-30 | 1982-06-30 | 多層プリント基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS593573U JPS593573U (ja) | 1984-01-11 |
JPH0143876Y2 true JPH0143876Y2 (ja) | 1989-12-19 |
Family
ID=30234581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9888682U Granted JPS593573U (ja) | 1982-06-30 | 1982-06-30 | 多層プリント基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS593573U (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6310591A (ja) * | 1986-07-02 | 1988-01-18 | 株式会社日立製作所 | 論理配線基板 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56150899A (en) * | 1980-04-24 | 1981-11-21 | Fujitsu Ltd | Multilayer printed circuit board |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50100667U (ja) * | 1974-01-22 | 1975-08-20 |
-
1982
- 1982-06-30 JP JP9888682U patent/JPS593573U/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56150899A (en) * | 1980-04-24 | 1981-11-21 | Fujitsu Ltd | Multilayer printed circuit board |
Also Published As
Publication number | Publication date |
---|---|
JPS593573U (ja) | 1984-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0227838B2 (ja) | ||
JPS594873B2 (ja) | 印刷配線板 | |
JPH1168026A (ja) | 配線用補助パッケージおよび印刷回路配線板構造 | |
JPH0143876Y2 (ja) | ||
JPS584193Y2 (ja) | 多層配線装置 | |
JP2521770B2 (ja) | プリント基板のパタ−ン配線方法 | |
JPH053160B2 (ja) | ||
JPS61189695A (ja) | 多層プリント板の配線パタ−ン構造 | |
JPH0639479Y2 (ja) | プリント配線板 | |
JP2697345B2 (ja) | 混成集積回路 | |
JPS5999478U (ja) | 多層回路板の配線構造 | |
JPS5910767Y2 (ja) | 多層印刷配線構造 | |
JPS5853635Y2 (ja) | X−y接点構造 | |
JP2712806B2 (ja) | 半導体集積回路 | |
JP2638059B2 (ja) | 多層配線基板 | |
JPS5926620Y2 (ja) | 印刷配線板 | |
JPS6298698A (ja) | 多層配線板 | |
JPH0644122Y2 (ja) | ユニバーサル基板 | |
JPS61137394A (ja) | 多層プリント板 | |
JPH0396072U (ja) | ||
JPH0559883U (ja) | アナログ基板 | |
JPS58164263U (ja) | 多層プリント配線板構造 | |
JPH118456A (ja) | Lc分布定数回路を形成した印刷配線基板 | |
JPS582091A (ja) | 印刷配線基板 | |
JPH028137U (ja) |