JPS6310591A - 論理配線基板 - Google Patents
論理配線基板Info
- Publication number
- JPS6310591A JPS6310591A JP61154007A JP15400786A JPS6310591A JP S6310591 A JPS6310591 A JP S6310591A JP 61154007 A JP61154007 A JP 61154007A JP 15400786 A JP15400786 A JP 15400786A JP S6310591 A JPS6310591 A JP S6310591A
- Authority
- JP
- Japan
- Prior art keywords
- repair
- wiring
- electrodes
- electrode
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title 1
- 230000007547 defect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010009 beating Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は論理ＩＣを多数搭載する論理配線基板に係り、
とくに断線などの不良および設計変更のための補修布線
数を低減可能とする論理配線基板に関する。
とくに断線などの不良および設計変更のための補修布線
数を低減可能とする論理配線基板に関する。
゛多層配線基板上に複数個のＩＣを搭載したモジー−ル
においては、高密度実装が可能なことから広く使用され
ている。
においては、高密度実装が可能なことから広く使用され
ている。
しかるにその規模の増大に伴ない多層化か進み配線収容
量も増大し、これに伴なって価格も増加する結果、基板
の断線不良および設計変更に対する補修が必要になって
きている。
量も増大し、これに伴なって価格も増加する結果、基板
の断線不良および設計変更に対する補修が必要になって
きている。
この補修の方法としては、従来たとえばアイビーエムジ
ャーナル リサーチアンドティペロップメント、第２５
巻第５号（１９８１年９月）第６１７頁乃至第６２９頁
［ＩＭＢＪ 、 ＲＥＳ 、 ＤＥＶＥＬＯＰ、 Ｖｏ
Ｌ ２５゜扁５ （Ｓｇｐｔ、 １９８１ ） ｐｐ６
１７〜６２９〕に記載され。
ャーナル リサーチアンドティペロップメント、第２５
巻第５号（１９８１年９月）第６１７頁乃至第６２９頁
［ＩＭＢＪ 、 ＲＥＳ 、 ＤＥＶＥＬＯＰ、 Ｖｏ
Ｌ ２５゜扁５ （Ｓｇｐｔ、 １９８１ ） ｐｐ６
１７〜６２９〕に記載され。
これを第４図に示す如く、補修用電極２はＩＣの電極１
と配線６１およびスルーホール４１．．１２で接続し他
のＩＣの電極（図示せず）からの入力を配線３２および
スルーホール４５で接続し、他のＩＣの電極への出力を
配線３５および前記人力用と兼用しているスルーホール
４３で接続している。今、前記他のＩＣの電極との入力
用の配線５２が断線などの不良を発生した場合には、前
記補修用電極２をレーザ（図示せず）などにより点線に
て示す位置を２個の補修用電極２′２＃に切断し、その
ＩＣの電極１に交続する側の補修用室ｉ２’と他の補修
用電極の入力側とをワイヤボンディングなどにより布線
補修を行なうものが実施されている。
と配線６１およびスルーホール４１．．１２で接続し他
のＩＣの電極（図示せず）からの入力を配線３２および
スルーホール４５で接続し、他のＩＣの電極への出力を
配線３５および前記人力用と兼用しているスルーホール
４３で接続している。今、前記他のＩＣの電極との入力
用の配線５２が断線などの不良を発生した場合には、前
記補修用電極２をレーザ（図示せず）などにより点線に
て示す位置を２個の補修用電極２′２＃に切断し、その
ＩＣの電極１に交続する側の補修用室ｉ２’と他の補修
用電極の入力側とをワイヤボンディングなどにより布線
補修を行なうものが実施されている。
前記の従来技術疋おいては、つぎのような問題がある。
すなわち、たとえば第５図に論理回路とその接続関係を
示す如く、一般に高速論理回路では、ＩＣの出力が複数
個の電極の人力にて接続されている場合には、各々４個
の論理回路５α、５ｂ、５ｃ、５４を接続する電極１ａ
＋ １ｂ＋ Ｉｃ、 Ｉｄとこの電極＋ｃＬ、Ｌ６．Ｉ
Ｃ，Ｉｊに配線３１ａ、５１ｈ、５１ｃ、３１ｄおよび
スルーホール４１α。
示す如く、一般に高速論理回路では、ＩＣの出力が複数
個の電極の人力にて接続されている場合には、各々４個
の論理回路５α、５ｂ、５ｃ、５４を接続する電極１ａ
＋ １ｂ＋ Ｉｃ、 Ｉｄとこの電極＋ｃＬ、Ｌ６．Ｉ
Ｃ，Ｉｊに配線３１ａ、５１ｈ、５１ｃ、３１ｄおよび
スルーホール４１α。
ｄｌｂ、Ａｌｃ、ｄｌｃｔ、４２ａ、４２４．Ａ２ｃ、
Ａ２ｄにて接続する４個の補修電極２ａ、２４，２ｃ、
２ｄ間は３個の配線５５ａ、５５４゜５５ｃおよび４個
のスルーホール４３ａ、４５ｂ、４５ｅ、ｄ３ｔにて接
続して最左端の電極１ｄにて終端し、これにより特性イ
ンピーダンスの整合をはかり、雑音の低減をはかってい
る。
Ａ２ｄにて接続する４個の補修電極２ａ、２４，２ｃ、
２ｄ間は３個の配線５５ａ、５５４゜５５ｃおよび４個
のスルーホール４３ａ、４５ｂ、４５ｅ、ｄ３ｔにて接
続して最左端の電極１ｄにて終端し、これにより特性イ
ンピーダンスの整合をはかり、雑音の低減をはかってい
る。
しかるに、今般左端の配線ＳＳＣが×にて示す如く断線
などの不良を発生した場合には第４図に示す如くすべて
の補助電極２α、２Ａ、２ｃ、２ｄ Ｏを極１α。
などの不良を発生した場合には第４図に示す如くすべて
の補助電極２α、２Ａ、２ｃ、２ｄ Ｏを極１α。
１ｂ、１ｃ、Ｉｄに接続する入力端と、他の電極１ａ、
１ｈ。
１ｈ。
ＩｃＡｔＬに接続する出力側とを切断するとともに他の
電極１α、ＩＡ、ＩＣ，Ｉｄに接続する側同志をワイヤ
ボンディングなどにより布線６ａ、６ｂ、６ｃ、６ｔを
補修することになる。
電極１α、ＩＡ、ＩＣ，Ｉｄに接続する側同志をワイヤ
ボンディングなどにより布線６ａ、６ｂ、６ｃ、６ｔを
補修することになる。
すなわち、１部の配線５５ｃのみが不良にもかかわらず
、本配線に係るすべての補修用電極２α、２ｂ。
、本配線に係るすべての補修用電極２α、２ｂ。
２ｃ、２ｔＬの補修を行なう必要がある。
その理由はもし第５図に示す如く最左端の配線５５ｃが
不良を発生した場合にこの配Ｈ５５ｅにて接続されてい
る２個の補助電極２ｃ、２ｄの出力側間のみを布線６ｃ
にて補修すると、その他の補助電極２ｃＬ。
不良を発生した場合にこの配Ｈ５５ｅにて接続されてい
る２個の補助電極２ｃ、２ｄの出力側間のみを布線６ｃ
にて補修すると、その他の補助電極２ｃＬ。
２ｂの出力側からの出力が前記布線６Ｃに並列に入力し
、この部分の特性インピーダンスの整合ができないため
、大きな反射雑音が発生するからである。
、この部分の特性インピーダンスの整合ができないため
、大きな反射雑音が発生するからである。
そのため、従来技術では、補修布線量が増大しかつ補修
布線のワイヤボンディング回数が増大して補修のための
工数が増加し、かつ信頼性が低下する問題がある。
布線のワイヤボンディング回数が増大して補修のための
工数が増加し、かつ信頼性が低下する問題がある。
本発明の目的は前記の従来技術の問題点を解決し、補修
工数の低減と信頼性向上とを可能にする論理配線基板を
提供することにある。
工数の低減と信頼性向上とを可能にする論理配線基板を
提供することにある。
前記の目的は、複数個のＩＣの電極と複数個の補修用電
極とを接続する配線および相隣れる２個の゛補修用電極
間毎に接続する配線にて前記複数個のＩＣの電極と前記
複数個の補修用電極とを直列に接続し、かつ前記複数個
のＩＣの電極と複数個の補修用電極とを接続する配線お
よび前記相隣れる２個の補修用電極間毎に夫々接続する
各配線を夫々独立して設けることにより達成される。
極とを接続する配線および相隣れる２個の゛補修用電極
間毎に接続する配線にて前記複数個のＩＣの電極と前記
複数個の補修用電極とを直列に接続し、かつ前記複数個
のＩＣの電極と複数個の補修用電極とを接続する配線お
よび前記相隣れる２個の補修用電極間毎に夫々接続する
各配線を夫々独立して設けることにより達成される。
本発明は複数個の補修用電極の夫々がＩＣの電極の出力
側と、一方隣りの補修用電極の出力側と。
側と、一方隣りの補修用電極の出力側と。
他方隣りの補修用電極の入力側とに夫々別個の配線にて
接続しているので、隣り合う２個の補修用電極間の配線
が断線などにて不良を発生したときこの不良配線にて接
続された２個の補修用電極の夫々接続部分と他方隣りの
補修用電極に接続する部分およびＩＣの電極に接続する
部分とを切り離して前記他方隣りの補修用電極に接続す
る部分間を布線にて補修することにより、すべての補修
用電極間を布線にて補修することなくかつ特性インビー
ダンス整合に影響することなく補修することができる。
接続しているので、隣り合う２個の補修用電極間の配線
が断線などにて不良を発生したときこの不良配線にて接
続された２個の補修用電極の夫々接続部分と他方隣りの
補修用電極に接続する部分およびＩＣの電極に接続する
部分とを切り離して前記他方隣りの補修用電極に接続す
る部分間を布線にて補修することにより、すべての補修
用電極間を布線にて補修することなくかつ特性インビー
ダンス整合に影響することなく補修することができる。
したがって補修布線量が減少するとともに布線のボンデ
ィング回数も減少するので、補修のための工数が減少し
、かつ信頼性が向上する。
ィング回数も減少するので、補修のための工数が減少し
、かつ信頼性が向上する。
以下１本発明の実施例を示す第１図乃至第３図について
説明する。第１図は本発明による論理配線基板の１例を
示す模式図、第２図は第１図に示す１組の導体部の斜視
図、第３図は本発明による複数個出力結線された論理配
線基板の模式図である。第１図に示す如く、４個のＩＣ
の電極＋ａｉＡ＋＋ｃ、Ｌｄｌ；ｊその入力側を夫々４
個の論理回路５α、５ｂ。
説明する。第１図は本発明による論理配線基板の１例を
示す模式図、第２図は第１図に示す１組の導体部の斜視
図、第３図は本発明による複数個出力結線された論理配
線基板の模式図である。第１図に示す如く、４個のＩＣ
の電極＋ａｉＡ＋＋ｃ、Ｌｄｌ；ｊその入力側を夫々４
個の論理回路５α、５ｂ。
５ｃ、５ｄに接続し、その出力側を夫々配線５１α、５
１Ａ。
１Ａ。
３１ｃ、５１ｄとスルーホール４１ ａ 、 ４１ Ａ
、４１ ｃ ＋ ＡＩ ｄおよび４２ａ、４２ｂ、Ａ
２ｃ、Ａ２ｄとを介して４個の補助電極２ａ。
、４１ ｃ ＋ ＡＩ ｄおよび４２ａ、４２ｂ、Ａ
２ｃ、Ａ２ｄとを介して４個の補助電極２ａ。
２ｂ、２ｃ、２ｄの入力側に接続している。前記各補修
電極２ａ、２Ａ、２ｃ、２ｃｔは第２図に示す如く、前
記ＩＣの電極ｌｉｔ Ｉｂ、 ＩＣ＋ ＋ｃｔの出力側
に配ｆｆ１４５１ａ、５１ｂ、５１ｃ、５１ｅｔとスル
ーホール４１ａ、’ｉｌｂ、Ａ１ｃ、／１１ｄおよびｄ
２ａ、４２ｂｄ２ｃ、ｄ２ｄを介して接続する一方の入
力端部Ａと。
電極２ａ、２Ａ、２ｃ、２ｃｔは第２図に示す如く、前
記ＩＣの電極ｌｉｔ Ｉｂ、 ＩＣ＋ ＋ｃｔの出力側
に配ｆｆ１４５１ａ、５１ｂ、５１ｃ、５１ｅｔとスル
ーホール４１ａ、’ｉｌｂ、Ａ１ｃ、／１１ｄおよびｄ
２ａ、４２ｂｄ２ｃ、ｄ２ｄを介して接続する一方の入
力端部Ａと。
他の補助電極（図示せず）の入力側に配線３２α。
５２Ａｊ２ｃとスルーホールＡ６ａ、１１５ｂ、４５ｃ
とを介して妥続する他方の入力端部Ｂと他の補助電極（
図示せず）の出力側に配線易α、 ５５ｂ、 ５５ｃと
スルーホール４４α、Ａ４ｈ、Ａ１４ｃを介して接伏す
る出力端部Ｃとから構成されている。
とを介して妥続する他方の入力端部Ｂと他の補助電極（
図示せず）の出力側に配線易α、 ５５ｂ、 ５５ｃと
スルーホール４４α、Ａ４ｈ、Ａ１４ｃを介して接伏す
る出力端部Ｃとから構成されている。
本発明による論理配線基板は前記の如く構成されている
から、たとえば第１図に示す最左側の配線３５ｃが断線
などの不良を発生した場合には右から６番目の補修電極
２ｃについては第２図に点線にて示す如く出力端部Ｃの
切り離しを行ない最左側の補助電極２ｄについては第２
図に一点鎖線にて示す如く他方の入力端部Ｂの切り離し
を行なったので、右から５番目の補修電極２ｃの他方の
入力端部Ｂ上と、最左側の補修電極２ｄの出力端部Ｃ上
とを布線６にて補イじすることにより他の補助電極２α
。
から、たとえば第１図に示す最左側の配線３５ｃが断線
などの不良を発生した場合には右から６番目の補修電極
２ｃについては第２図に点線にて示す如く出力端部Ｃの
切り離しを行ない最左側の補助電極２ｄについては第２
図に一点鎖線にて示す如く他方の入力端部Ｂの切り離し
を行なったので、右から５番目の補修電極２ｃの他方の
入力端部Ｂ上と、最左側の補修電極２ｄの出力端部Ｃ上
とを布線６にて補イじすることにより他の補助電極２α
。
２ｂからの出力が削記布線乙に直列に入力されるので、
特性インピーダンス整合に影響することなく輛イωする
ことができる。
特性インピーダンス整合に影響することなく輛イωする
ことができる。
したがって補修布線量が減少するとともに布線のボンデ
ィング回数も減少するので、補修のための工数が減少し
、かつ信頼性を向上することができる。
ィング回数も減少するので、補修のための工数が減少し
、かつ信頼性を向上することができる。
つぎに第３図は本発明による複数個出力結線された論理
配線基板の場合であるが、この場合も前記の実施例の場
合と同様な方法により補修することができる１゜ また本発明はたとえば補修電極２の出力端部Ｃに６個の
他の補修電極２の入力端部Ｂが平均的に接続している論
理配線基板に実施した場合には。
配線基板の場合であるが、この場合も前記の実施例の場
合と同様な方法により補修することができる１゜ また本発明はたとえば補修電極２の出力端部Ｃに６個の
他の補修電極２の入力端部Ｂが平均的に接続している論
理配線基板に実施した場合には。
従来の技術に比較して補修布線量および布線のボンディ
ング回数を１／口に減少することができる。
ング回数を１／口に減少することができる。
本発明によれば特性インピーダンス整合に影響すること
なく補修布線量および布線ボンディング量を減少するこ
とができるので、信頼性の向上と補修のための工数低減
をはかることができる。
なく補修布線量および布線ボンディング量を減少するこ
とができるので、信頼性の向上と補修のための工数低減
をはかることができる。
第１図は本発明による論理配線基板の１例を示す模式図
、第２図は第１図に示す１組の導体部の斜視図、第６図
は本発明による複数個出力結線された論理配線基板？示
す模式図、第４図は従来の論理配線基板の１組の導体部
を示す斜視図、第５図は従来の論理配線基板を示す模式
図、第６図は従来の論理配線基板の１部配線が不良を発
生したときの補修布線を示す説明図、第７図は従来の論
理配線基板の１部配線が不良を発生したときの不良補修
布線を示す説明図である。 １・・・・・・・・・・・・・・・・曲・・四・ｔｃ電
極２・・・・・・・・・・・・・・・・・・・・・・・
・・・補修電極５１．６２．６５ ・・・・叩・配線
４１．１２，４５．Ａ４・・・スルーホール代理人 弁
理士 小 川 勝 男 第１巴 １、 ＩＣ’ｉ柘 ４１ 、Ａ２．４３，７Ｊし爪−
ル？補朝電賜 ５．詭裡回発 ３］、’ｎ、３３ 西己Ｉ表 ダ３ つ 図 ン、吊Ｄｕｎ月づ彎じをシ ５． ３１浬回に’
３＋、３２．あ配歳 窮５図 ＩＺｃ（１２ｃ、） 第Ｖ図
、第２図は第１図に示す１組の導体部の斜視図、第６図
は本発明による複数個出力結線された論理配線基板？示
す模式図、第４図は従来の論理配線基板の１組の導体部
を示す斜視図、第５図は従来の論理配線基板を示す模式
図、第６図は従来の論理配線基板の１部配線が不良を発
生したときの補修布線を示す説明図、第７図は従来の論
理配線基板の１部配線が不良を発生したときの不良補修
布線を示す説明図である。 １・・・・・・・・・・・・・・・・曲・・四・ｔｃ電
極２・・・・・・・・・・・・・・・・・・・・・・・
・・・補修電極５１．６２．６５ ・・・・叩・配線
４１．１２，４５．Ａ４・・・スルーホール代理人 弁
理士 小 川 勝 男 第１巴 １、 ＩＣ’ｉ柘 ４１ 、Ａ２．４３，７Ｊし爪−
ル？補朝電賜 ５．詭裡回発 ３］、’ｎ、３３ 西己Ｉ表 ダ３ つ 図 ン、吊Ｄｕｎ月づ彎じをシ ５． ３１浬回に’
３＋、３２．あ配歳 窮５図 ＩＺｃ（１２ｃ、） 第Ｖ図
Claims (1)
- １、複数個のＩＣを搭載する論理配線基板において前記
複数個のＩＣの電極と複数個の補修用電極とを接続する
配線および相隣れる２個の補修用電極間毎に接続する複
数個の配線にて、前記複数個のＩＣの電極と前記複数個
の補修用電極とを直列に接続し、かつ前記各配線を独立
して設けたことを特徴とする論理配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61154007A JPS6310591A (ja) | 1986-07-02 | 1986-07-02 | 論理配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61154007A JPS6310591A (ja) | 1986-07-02 | 1986-07-02 | 論理配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6310591A true JPS6310591A (ja) | 1988-01-18 |
| JPH0583000B2 JPH0583000B2 (ja) | 1993-11-24 |
Family
ID=15574871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61154007A Granted JPS6310591A (ja) | 1986-07-02 | 1986-07-02 | 論理配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6310591A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS593573U (ja) * | 1982-06-30 | 1984-01-11 | 富士通株式会社 | 多層プリント基板 |
| JPS61131497A (ja) * | 1984-11-29 | 1986-06-19 | 富士通株式会社 | 多層プリント基板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS593573B2 (ja) * | 1976-06-11 | 1984-01-25 | 帝人株式会社 | 延伸仮撚加工における異常処理方法 |
-
1986
- 1986-07-02 JP JP61154007A patent/JPS6310591A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS593573U (ja) * | 1982-06-30 | 1984-01-11 | 富士通株式会社 | 多層プリント基板 |
| JPS61131497A (ja) * | 1984-11-29 | 1986-06-19 | 富士通株式会社 | 多層プリント基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0583000B2 (ja) | 1993-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6052084A (ja) | 印刷配線基板 | |
| JPS6022396A (ja) | 回路基板 | |
| JPS6310591A (ja) | 論理配線基板 | |
| JPS60254762A (ja) | 半導体素子のパツケ−ジ | |
| JP3123338B2 (ja) | 集積回路装置 | |
| TW410443B (en) | Semiconductor memory device | |
| JP2765571B2 (ja) | マルチチップモジュール | |
| JP2591576B2 (ja) | 集積回路装置 | |
| JPS61120454A (ja) | デ−タ記憶用集積回路のパツケ−ジ | |
| JPS60160641A (ja) | リ−ドレスパツケ−ジｉｃの基板実装方法 | |
| JPS5854646A (ja) | 混成集積回路装置 | |
| JPH06124321A (ja) | 自動配線処理方法 | |
| JPH04218933A (ja) | 液晶表示装置 | |
| JPS61131497A (ja) | 多層プリント基板 | |
| JPH1186590A (ja) | メモリシステム | |
| US4959555A (en) | Interconnection medium | |
| JPS6225437A (ja) | 多層配線基板 | |
| JPH0673365B2 (ja) | 半導体装置 | |
| JPS5935461A (ja) | Ｌｓｉの実装方式 | |
| JPH02236675A (ja) | Ｌｓｉ設計支援システム | |
| JPH05315729A (ja) | Ｌｓｉ実装基板の修理方法 | |
| JPS58112380A (ja) | 回路パタ−ン改修方法 | |
| JPH07312412A (ja) | 半導体モジュールおよびその組立方法 | |
| JPS62195199A (ja) | 記憶装置 | |
| JPS60151981A (ja) | 同軸ケ−ブル接続方式 |