JPH118456A - Ｌｃ分布定数回路を形成した印刷配線基板 - Google Patents
Ｌｃ分布定数回路を形成した印刷配線基板Info
- Publication number
- JPH118456A JPH118456A JP15707097A JP15707097A JPH118456A JP H118456 A JPH118456 A JP H118456A JP 15707097 A JP15707097 A JP 15707097A JP 15707097 A JP15707097 A JP 15707097A JP H118456 A JPH118456 A JP H118456A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- distributed constant
- constant circuit
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Filters And Equalizers (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 特別な取り付け空間を要しないＬＣ分布定数
回路を形成した印刷配線基板を提供する。 【解決手段】 ＬＣ分布定数回路を形成した印刷配線基
板４の構成は、第１の端子５ａ，５ｂ間にビアホール３
ａ〜３ｅを介して第１の列のリードパターン８ａ，７
ｂ，８ｃ，７ｄをジグザグに配置し、第２の端子６ａ，
６ｂ間にビアホール２ａ〜２ｅを介して第２の列のリー
ドパターン７ａ，８ｂ，７ｃ，８ｄをジグザグに配置
し、第１，第２の列のリードパターンを絶縁層を介し
て、交差するように構成した。
回路を形成した印刷配線基板を提供する。 【解決手段】 ＬＣ分布定数回路を形成した印刷配線基
板４の構成は、第１の端子５ａ，５ｂ間にビアホール３
ａ〜３ｅを介して第１の列のリードパターン８ａ，７
ｂ，８ｃ，７ｄをジグザグに配置し、第２の端子６ａ，
６ｂ間にビアホール２ａ〜２ｅを介して第２の列のリー
ドパターン７ａ，８ｂ，７ｃ，８ｄをジグザグに配置
し、第１，第２の列のリードパターンを絶縁層を介し
て、交差するように構成した。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＣ分布定数回路
を形成した印刷配線基板に関するものである。
を形成した印刷配線基板に関するものである。
【０００２】
【従来の技術】フィルタ回路を構成するためには、従来
は複数の電子部品を印刷配線基板に実装して構成するの
が通常であった。電子部品もチップ化されかなり高密度
な実装ができるようにはなっているが、更に高密度で特
別な取り付け空間を要しない構造の印刷配線基板が必要
となってきた。
は複数の電子部品を印刷配線基板に実装して構成するの
が通常であった。電子部品もチップ化されかなり高密度
な実装ができるようにはなっているが、更に高密度で特
別な取り付け空間を要しない構造の印刷配線基板が必要
となってきた。
【０００３】
【発明が解決しようとする課題】従って、本発明が解決
しようとする課題は、従来よりも高密度で特別な取り付
け空間を要しないＬＣ分布定数回路を形成した印刷配線
基板を提供する事である。
しようとする課題は、従来よりも高密度で特別な取り付
け空間を要しないＬＣ分布定数回路を形成した印刷配線
基板を提供する事である。
【０００４】
【課題を解決するための手段】上記課題を解決するため
に請求項１に係るＬＣ分布定数回路を形成した印刷配線
基板の構成は、一対の第１の端子間にビアホールを介し
て第１の列のリードパターン列（実施の形態ではリード
パターン８ａ，７ｂ，８ｃ，７ｄの列）をジグザグに配
置し、一対の第２の端子間にビアホールを介して第２の
列のリードパターン列（実施の形態ではリードパターン
７ａ，８ｂ，７ｃ，８ｄの列）をジグザグに配置し、第
１，第２の列のリードパターンを絶縁層を介して、交差
するように構成し、高密度な実装を実現した。
に請求項１に係るＬＣ分布定数回路を形成した印刷配線
基板の構成は、一対の第１の端子間にビアホールを介し
て第１の列のリードパターン列（実施の形態ではリード
パターン８ａ，７ｂ，８ｃ，７ｄの列）をジグザグに配
置し、一対の第２の端子間にビアホールを介して第２の
列のリードパターン列（実施の形態ではリードパターン
７ａ，８ｂ，７ｃ，８ｄの列）をジグザグに配置し、第
１，第２の列のリードパターンを絶縁層を介して、交差
するように構成し、高密度な実装を実現した。
【０００５】請求項２に係るＬＣ分布定数回路を形成し
た印刷配線基板は多層基板で構成し、製造を容易とし
た。
た印刷配線基板は多層基板で構成し、製造を容易とし
た。
【０００６】請求項３に係るＬＣ分布定数回路を形成し
た印刷配線基板は第１、第２の列のリードパターンがイ
ンダクタンスを形成し、リードパターンの交差する部分
やその近傍にコンデンサを形成した。
た印刷配線基板は第１、第２の列のリードパターンがイ
ンダクタンスを形成し、リードパターンの交差する部分
やその近傍にコンデンサを形成した。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１から図３は本発明の第１の実
施の形態に係るＬＣ分布定数回路を形成した印刷配線基
板４を示し、図１は平面図、図２はＡ−Ａ断面図、図３
は等価回路図である。まず本発明の実施の形態のＬＣ分
布定数回路を形成した印刷配線基板４は第１の基体１ａ
を下層とし、第２の基体１ｂを上層とする多層基板構造
とし、信号端子５ａ、５ｂ間にビアホール３ａ、リード
パターン８ａ、ビアホール３ｂ、リードパターン７ｂ、
ビアホール３ｃ、リードパターン８ｃ、ビアホール３
ｄ、リードパターン７ｄ、ビアホール３ｅを順次接続
し、リードパターン８ａ、７ｂ、８ｃ、７ｄがジグザグ
になるように構成する。
を参照して説明する。図１から図３は本発明の第１の実
施の形態に係るＬＣ分布定数回路を形成した印刷配線基
板４を示し、図１は平面図、図２はＡ−Ａ断面図、図３
は等価回路図である。まず本発明の実施の形態のＬＣ分
布定数回路を形成した印刷配線基板４は第１の基体１ａ
を下層とし、第２の基体１ｂを上層とする多層基板構造
とし、信号端子５ａ、５ｂ間にビアホール３ａ、リード
パターン８ａ、ビアホール３ｂ、リードパターン７ｂ、
ビアホール３ｃ、リードパターン８ｃ、ビアホール３
ｄ、リードパターン７ｄ、ビアホール３ｅを順次接続
し、リードパターン８ａ、７ｂ、８ｃ、７ｄがジグザグ
になるように構成する。
【０００８】その際、リードパターン８ａ、８ｃは上層
の第２の基体１ｂ表面に形成し、リードパターン７ｂ、
７ｄは下層の第１の基体１ａの上に形成するものとす
る。そして、グランド端子６ａ、６ｂ間にビアホール２
ａ、リードパターン７ａ、ビアホール２ｂ、リードパタ
ーン８ｂ、ビアホール２ｃ、リードパターン７ｃ、ビア
ホール２ｄ、リードパターン８ｄを順次接続し、リード
パターン７ａ，８ｂ，７ｃ，８ｄがジグザグになるよう
に構成し、その際リードパターン７ａ、７ｃは第１の基
体１ａ上に形成し、リードパターン８ｂ、８ｄは第２の
基体１ｂ上に形成するものとする。
の第２の基体１ｂ表面に形成し、リードパターン７ｂ、
７ｄは下層の第１の基体１ａの上に形成するものとす
る。そして、グランド端子６ａ、６ｂ間にビアホール２
ａ、リードパターン７ａ、ビアホール２ｂ、リードパタ
ーン８ｂ、ビアホール２ｃ、リードパターン７ｃ、ビア
ホール２ｄ、リードパターン８ｄを順次接続し、リード
パターン７ａ，８ｂ，７ｃ，８ｄがジグザグになるよう
に構成し、その際リードパターン７ａ、７ｃは第１の基
体１ａ上に形成し、リードパターン８ｂ、８ｄは第２の
基体１ｂ上に形成するものとする。
【０００９】そして、リードパターン８ａとその下層の
リードパターン７ａが一部第２の基体１ｂを挟んで交差
するごとく形成する。同様にリードパターン８ｂも下層
のリードパターン７ｂと交差し、リードパターン８ｃも
下層のリードパターン７ｃと交差し、リードパターン８
ｄも下層のリードパターン７ｄと交差するごとく形成す
る。
リードパターン７ａが一部第２の基体１ｂを挟んで交差
するごとく形成する。同様にリードパターン８ｂも下層
のリードパターン７ｂと交差し、リードパターン８ｃも
下層のリードパターン７ｃと交差し、リードパターン８
ｄも下層のリードパターン７ｄと交差するごとく形成す
る。
【００１０】図２は図１のＡ−Ａ断面図であるが、ビア
ホール２ａ、２ｂは上層の第２の基体１ｂのリードパタ
ーンと下層の第１の基体１ａ上のリードパターンとを接
続する役割を果たし、中央に孔を備え第２の基体１ｂを
貫通して第１の基体１ａの上面に達するごとく導体で構
成した接続手段である。
ホール２ａ、２ｂは上層の第２の基体１ｂのリードパタ
ーンと下層の第１の基体１ａ上のリードパターンとを接
続する役割を果たし、中央に孔を備え第２の基体１ｂを
貫通して第１の基体１ａの上面に達するごとく導体で構
成した接続手段である。
【００１１】この結果、図３に示すようなＬＣの分布定
数回路が得られる。即ち、各リードパターンがインダク
タンスＬ１からＬ８を形成し、また各リードパターンが
交差する位置やその近傍にコンデンサ９ａ、９ｂ、９ｃ
を形成し、よく知られた分布定数回路が得られる。
数回路が得られる。即ち、各リードパターンがインダク
タンスＬ１からＬ８を形成し、また各リードパターンが
交差する位置やその近傍にコンデンサ９ａ、９ｂ、９ｃ
を形成し、よく知られた分布定数回路が得られる。
【００１２】
【発明の効果】本発明のＬＣ分布定数回路を形成した印
刷配線基板はプリントパターンでＬＣ分布定数回路を形
成するので特別な電子部品を要せず小型化とコストダウ
ンが図れる。
刷配線基板はプリントパターンでＬＣ分布定数回路を形
成するので特別な電子部品を要せず小型化とコストダウ
ンが図れる。
【図１】 本発明のＬＣ分布定数回路を形成した印刷配
線基板の平面図。
線基板の平面図。
【図２】 本発明のＬＣ分布定数回路を形成した印刷配
線基板の一部断面図。
線基板の一部断面図。
【図３】 本発明のＬＣ分布定数回路を形成した印刷配
線基板の等価回路。
線基板の等価回路。
【符号の説明】 １ａ…第１の基体、１ｂ…第２の基体、２ａ〜２ｅ，３
ａ〜３ｅ…ビアホール、４…印刷配線基板、５ａ、５ｂ
…信号端子、６ａ，６ｂ…グランド端子、７ａ〜７ｄ，
８ａ〜８ｄ…リードパターン、９ａ，９ｂ，９ｃ…コン
デンサ、Ｌ１〜Ｌ８…インダクタンス
ａ〜３ｅ…ビアホール、４…印刷配線基板、５ａ、５ｂ
…信号端子、６ａ，６ｂ…グランド端子、７ａ〜７ｄ，
８ａ〜８ｄ…リードパターン、９ａ，９ｂ，９ｃ…コン
デンサ、Ｌ１〜Ｌ８…インダクタンス
Claims (3)
- 【請求項１】 一対の第１の端子間にビアホールを介し
て第１の列のリードパターンをジグザグに配置し、 一対の第２の端子間にビアホールを介して第２の列のリ
ードパターンをジグザグに配置し、 前記第１，第２の列のリードパターンを絶縁層を介し
て、交差するように構成し、ＬＣ分布定数回路を形成し
た印刷配線基板。 - 【請求項２】 前記印刷配線基板が多層基板で構成され
たことを特徴とする請求項１に記載のＬＣ分布定数回路
を形成した印刷配線基板。 - 【請求項３】 前記第１、第２の列のリードパターンが
インダクタンスを形成し、 前記リードパターンの交差する部分やその近傍にコンデ
ンサを形成することを特徴とする請求項１に記載のＬＣ
分布定数回路を形成した印刷配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15707097A JPH118456A (ja) | 1997-06-13 | 1997-06-13 | Ｌｃ分布定数回路を形成した印刷配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15707097A JPH118456A (ja) | 1997-06-13 | 1997-06-13 | Ｌｃ分布定数回路を形成した印刷配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH118456A true JPH118456A (ja) | 1999-01-12 |
Family
ID=15641585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15707097A Pending JPH118456A (ja) | 1997-06-13 | 1997-06-13 | Ｌｃ分布定数回路を形成した印刷配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH118456A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015053649A (ja) * | 2013-09-09 | 2015-03-19 | オンキヨー株式会社 | ローパスフィルタ |
| CN107275083A (zh) * | 2016-04-06 | 2017-10-20 | 昆山睿翔讯通通信技术有限公司 | 用于多层无源射频电路器件的自补偿电容互感 |
-
1997
- 1997-06-13 JP JP15707097A patent/JPH118456A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015053649A (ja) * | 2013-09-09 | 2015-03-19 | オンキヨー株式会社 | ローパスフィルタ |
| CN107275083A (zh) * | 2016-04-06 | 2017-10-20 | 昆山睿翔讯通通信技术有限公司 | 用于多层无源射频电路器件的自补偿电容互感 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3111053B2 (ja) | 一次スルー・ホールおよび二次スルー・ホールを有する多層回路板 | |
| JPH10303562A (ja) | プリント配線板 | |
| US6344609B1 (en) | Electronic unit effectively utilizing circuit board surface | |
| JPH0946015A (ja) | プリント回路基板 | |
| JPH06181389A (ja) | 多層印刷配線板 | |
| JPH0462866A (ja) | 表面実装部品の実装方法 | |
| JPH118456A (ja) | Ｌｃ分布定数回路を形成した印刷配線基板 | |
| JPH0291987A (ja) | 印刷配線板 | |
| JPH0215699A (ja) | 多層印刷配線板 | |
| JP2980629B2 (ja) | 混成集積回路部品の構造 | |
| JPH01216591A (ja) | プリント基板 | |
| US6950315B2 (en) | High frequency module mounting structure in which solder is prevented from peeling | |
| JPH05102621A (ja) | 導電パターン | |
| JPH06152137A (ja) | 多層プリント板構造 | |
| JPH0639479Y2 (ja) | プリント配線板 | |
| JP3253821B2 (ja) | 多段式面実装ハイブリッドｉｃの製造方法 | |
| JP3322665B2 (ja) | 高周波モジュール | |
| JP2608915B2 (ja) | Ｉｃ実装装置 | |
| JPH05218228A (ja) | 電子部品搭載用基板 | |
| JPS63261895A (ja) | 多層印刷配線板のスル−ホ−ル | |
| JP2568044Y2 (ja) | 電子部品 | |
| JPH04261098A (ja) | 多層プリント基板およびその製造方法 | |
| JP2519616Y2 (ja) | プリント基板スルーホール構造 | |
| JP2664720B2 (ja) | Ｉｃ実装装置 | |
| JPH077270A (ja) | セラミック多層回路基板 |