JPH077270A - セラミック多層回路基板 - Google Patents

Abstract

(57)【要約】 【目的】 セラミック多層回路基板の入出力部におい
て、安価で、かつ小形に形成するとともに、広い周波数
領域で適用できるノイズ除去フィルタの機能を持ったセ
ラミック多層回路基板を提供すること。 【構成】 複数のセラミック基板が積層され、相互接続
された回路配線電極を有するセラミック多層回路基板の
入出力部において、セラミック基板、内部配線電極、外
部配線電極、及び入出力部電極を利用して、ノイズ除去
フィルタ機能を持たせたセラミック多層回路基板。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ノイズ除去フィルタ機
能を有するセラミック多層回路基板に関する。

【０００２】

【従来の技術】近年、電子機器は益々小形化、高密度実
装化の傾向にあり、また電子機器のデジタル化が急速に
進んでいる。こうした中で、電子機器に発生するノイズ
が大きな問題となり、その対策が強く求められている。
このノイズ除去対策のために、回路製品の入力、出力、
電源等のいわゆる入出力インターフェース部（以下、入
出力部という）にノイズ除去フィルタ回路を形成してい
る。ノイズ除去フィルタは主に静電容量（Ｃ）、インダ
クタンス（Ｌ）の組み合わせで構成されている。以下、
図５、図６及び図７を用いて、従来のプリント基板やア
ルミナなどのセラミック基板を使用した回路製品の入出
力部のノイズ除去対策について説明する。 なお、図は
回路基板の一部である入出力部を示しており、図におい
て同符号は同一のものを示す。

【０００３】図５（ａ）に示された従来の回路基板の入
出力部は、回路基板２１の上に配線電極２２を形成し、
その上にディスクリート部品のコンデンサ２３、コイル
２４を実装し、所定の配線電極２２に入出力端子２６を
取り付けて構成されている。この入出力部は、等価回路
が同図（ｂ）に示すようなノイズ除去フィルタ回路部を
形成している。また、図６（ａ）に示された従来の回路
基板の入出力部は、回路基板２１の上に配線電極２２を
形成し、その上にディスクリート部品のノイズ除去フィ
ルタ２５を実装し、所定の配線電極２２に入出力端子２
６を取り付けて構成されている。この入出力部は、等価
回路が同図（ｂ）に示すようなノイズ除去フィルタ回路
部を形成している。

【０００４】また、図７（ａ）に示された従来の回路基
板の入出力部は、同図（ｂ）の断面図に示すように、回
路基板２１の上の入出力部にアース電極２９を形成し、
その上に誘電体ペーストを用いて誘電体膜３０を形成
し、その上に配線電極２２をジグザグ状に形成して、所
定の配線電極２２に入出力端子２６を取り付けて構成さ
れている。この構成による入出力部は、配線電極２２の
パターンによりインダクタンス（Ｌ）を作り、誘電体膜
３０を挟んで配線電極２２とアース電極２９とで静電容
量（Ｃ）を形成し、同図（ｃ）に示すような等価回路の
ノイズ除去フィルタ回路部を形成している。

【０００５】図５、図６及び図７に示すような部品配
置、部品形状、等価回路等は一例を示したもので、同様
の方法で様々なノイズ除去フィルタ回路部が形成されて
いる。上記のように、従来のプリント基板やアルミナな
どのセラミック基板を使用した回路基板において、その
入出力部でノイズ除去フィルタの機能を持たせる場合
は、図５及び図６に示すように回路基板上にコンデン
サ、コイル、ノイズ除去フィルタ等のディスクリート部
品でノイズ除去フィルタ回路部を形成するか、あるい
は、図７に示すように回路基板上に誘電体膜を形成し、
その誘電体膜と配線電極でノイズ除去フィルタ回路部を
形成している。

【０００６】

【発明が解決しようとする課題】ところが、図５及び図
６のようにディスクリート部品を使用してノイズ除去フ
ィルタ回路部を形成した場合は、別途ディスクリート部
品が必要になるだけでなく、その部品を実装するための
工数、及び部品管理が必要となり、コストが高くなると
いう問題がある。さらに、基板上にそのディスクリート
部品の実装スペースを必要とするため、基板上における
部品の実装密度を高めることができないという問題があ
る。

【０００７】また、図７のように誘電体膜を形成して、
その誘電体膜と配線電極でノイズ除去フィルタ回路部を
形成した場合は、新たに誘電体ペースト材料が必要とな
り、誘電体膜を形成する工数を必要とするため、コスト
が高くなるという問題がある。さらに、誘電体膜は平面
的な構造なので、基板上に大きなスペースを必要とし、
基板上における部品の実装密度を高めることができない
という問題がある。また、このスペースを小さくする
と、取得できる静電容量、インダクタンスに制限がで
き、ノイズ除去フィルタとしての周波数領域が限定され
るという問題がある。

【０００８】そこで、本発明の目的は、以上のような従
来の回路基板が持つ問題点を解消させ、回路基板の入出
力部において、安価で、かつ小形に構成するとともに広
い周波数領域で適用できるノイズ除去フィルタの機能を
持ったセラミック多層回路基板を提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明は複数のセラミック基板が積層され、相互接
続された回路配線電極を有するセラミック多層回路基板
の入出力部において、セラミック基板、内部配線電極、
外部配線電極、及び入出力部電極を利用して、ノイズ除
去フィルタ機能を持たせたことを特徴とするセラミック
多層回路基板である。また、上記セラミック基板は、誘
電体セラミック、または磁性体セラミックであることを
特徴とするものである。

【００１０】

【作用】本発明によれば、セラミック多層回路基板の入
出力部において、誘電体セラミック、または磁性体セラ
ミックからなるセラミック多層基板と各電極（内部配線
電極、外部配線電極、入出力電極）等で形成される静電
容量、及びセラミック多層基板と各電極等で形成される
インダクタンスを利用して、ノイズ除去フィルタ機能を
構成することができる。

【００１１】

【実施例】以下、本発明の実施例を図を参照しながら説
明する。以下の図はセラミック多層回路基板の１部であ
る入出力部を示しており、図において同符号は同一のも
のを示す。図１は本発明の第一実施例を示す。図１
（ａ）に示すように、この実施例の回路基板の入出力部
は、誘電体セラミック多層基板１の上面には外部配線電
極３を形成し、誘電体セラミック多層基板１の内部には
内部配線電極４（アース電極）を形成し、回路基板の入
出力部には入出力端子電極５を取り付けた構成としてい
る。同図（ｂ）は断面を説明するための図であり、ノイ
ズ除去フィルタの機能とは別の本来の回路を構成する基
板内蔵のコンデンサ６も図示してある。この構成によれ
ば、外部配線電極３のジグザグ状のパターンによりイン
ダクタンスを得ることができ、誘電体セラミック多層基
板１を介して外部配線電極３と内部配線電極４により静
電容量を得ることができる。したがって、図１（ｃ）に
示すような等価回路のノイズ除去フィルタ機能を得るこ
とができる。また、図１（ｂ）に示すように、内部配線
電極４はノイズ除去フィルタの機能とは別の本来の回路
を構成するための電極パターンと共用している。

【００１２】図２は本発明の第二実施例を示す。図２
（ａ）は断面を説明するための図であり、この実施例の
回路基板をマザーボード９に半田８で半田付した実装状
態を示し、内部配線電極と外部配線電極及び入出力端子
電極とで得られる静電容量も模式的に図示している。図
２（ａ）に示すように、この実施例の回路基板の入出力
部は、誘電体セラミック多層基板１の上面には外部配線
電極３、内部にはビアホール７で接続された内部配線電
極４を形成し、回路基板の入出力部には入出力端子電極
５を取り付けた構成としている。この構成では、入出力
端子電極５自体が持つインダクタンスにより図２（ｂ）
に示すＬ１、誘電体セラミック多層基板１を介して入出
力端子電極５と内部配線電極４により図２（ｂ）に示す
Ｃ１、外部配線電極３のパターンにより図２（ｂ）に示
すＬ２、外部配線電極３と内部配線電極４により図２
（ｂ）に示すＣ２を得ることができる。したがって、図
２（ｂ）に示すような等価回路のノイズ除去フィルタ機
能を得ることができる。

【００１３】図３は本発明の第三実施例を示すもので、
誘電体セラミック多層基板と磁性体セラミック多層基板
を用いたものである。図３（ａ）に示すように、この実
施例の回路基板の入出力部は、誘電体セラミック多層基
板１の上に磁性体セラミック多層基板２を積層し、磁性
体セラミック多層基板２の上面には外部配線電極３を形
成し、誘電体セラミック多層基板１の下面には外部ア−
ス電極１０を形成し、各層の内部配線電極４及び外部配
線電極３、外部アース電極１０をビアホール７で接続し
ている。この構成では、誘電体セラミック多層基板１の
内部配線電極４の多層組み合わせにより大きな静電容量
を得ることができ、磁性体セラミック多層基板２の内部
配線電極４で、図３（ｂ）に示すようなコの字状パター
ンを形成し、各層のパターンをビアホール７で螺旋状に
接続して大きなインダクタンスを得ることができる。し
たがって、図３（ｃ）に示すような等価回路のノイズ除
去フィルタ機能を得ることができる。また、インダクタ
ンスは、磁性体セラミック多層基板２の内部を単純にビ
アホール接続するだけでも得ることができる。

【００１４】図４は本発明の第四実施例を示すもので、
隣接した入出力端子電極間で近接したインダクタンスを
形成し、コモンモードノイズ除去フィルタ機能を得よう
とするものである。図４（ａ）に示すように、この実施
例の回路基板の入出力部の磁性体セラミック多層基板２
の内部には、内部配線電極４で図４（ｂ）に示すような
コの字状のパターンを相対して形成し、各層のパターン
をビアホール７で螺旋状に接続してコモンモードの大き
なインダクタンスを形成する。この内部配線電極４のパ
ターンのそれぞれの先端は、ビアホール７で外部配線電
極３に接続され、外部配線電極３には２個の近接した入
出力端子電極５が取り付けられている。この構成により
図４（ｃ）に示すような等価回路のコモンモードノイズ
除去フィルタ機能を得ることができる。

【００１５】本発明では、誘電体セラミックおよび磁性
体セラミックの多層基板を用いることにより、ノイズ除
去フィルタとして有効な静電容量とインダクタンスを、
上記実施例のように様々な方法で容易に得ることがで
き、さらに、各々の実施例を組み合わせて構成し様々な
周波数特性のノイズ除去フィルタ機能を得ることができ
る。また、高誘電率あるいは高透磁率の材料が利用で
き、かつ立体構造とすることができるので、部品実装面
のスペースをあまり必要とせず、所用の静電容量、及び
インダクタンスを得ることができる。さらに、内部配線
電極が層構造となっているので、任意な層を選択して静
電容量、及びインダクタンスを形成することができ、設
計の自由度も広くなる。そして、セラミック多層基板、
及び各電極はノイズ除去フィルタ機能を構成するために
新たに用意するものではなく、本来の目的とする電子回
路を構成するためのものであり、材料コスト、回路基板
作成の工数が増加することもない。

【００１６】

【発明の効果】以上説明したように、本発明のセラミッ
ク多層回路基板によれば、その入出力部において、立体
的に、かつ基板内部に、ノイズ除去フィルタ機能を構成
することができるので、ディスクリート部品や誘電体ペ
ースト等を用いた平面的な方法より、基板上における実
装密度を高めることができ、回路製品の小形化が可能と
なる。また、ノイズ除去フィルタの機能を得るために、
新たな部品、材料、工数を必要とせず、部品コスト、部
品管理コスト、部品実装コストを大幅に削減できる。さ
らに、セラミック基板の誘電率や透磁率の選択、セラミ
ック多層基板の内部配線電極層の選択、実施例で説明し
た方法、及び組み合わせの選択により、広範囲の静電容
量、及びインダクタンスを得ることが可能であり、ノイ
ズ除去フィルタ機能の設計の自由度を広くとれる。

【図面の簡単な説明】

【図１】（ａ）は本発明のセラミック多層回路基板の第
一実施例の要部を示す斜視図、（ｂ）は断面を説明する
図、（ｃ）は等価回路図である。

【図２】（ａ）は本発明のセラミック多層回路基板の第
二実施例の要部を示す断面を説明する図、（ｂ）は等価
回路図である。

【図３】（ａ）は本発明のセラミック多層回路基板の第
三実施例の要部を示す断面を説明する図、（ｂ）は内部
配線電極のパターン及びビアホール接続を説明するため
の図、（ｃ）は等価回路図である。

【図４】（ａ）は、本発明のセラミック多層回路基板の
第四実施例の要部を示す斜視図、（ｂ）は内部配線電極
のパターン及びビアホール接続を説明するための図、
（ｃ）は等価回路図である。

【図５】（ａ）は従来の回路基板の斜視図、（ｂ）は等
価回路図である。

【図６】（ａ）は別の従来の回路基板の斜視図、（ｂ）
は等価回路図である。

【図７】（ａ）は従来の回路基板を用いて、誘電体膜を
形成した方法の斜視図、（ｂ）は同断面図、（ｃ）は等
価回路図である。

【符号の説明】

１ 誘電体セラミック多層回路基板 ２ 磁性体セラミック多層回路基板 ３ 外部配線電極 ４ 内部配線電極 ５ 入出力端子電極 ７ ビアホール

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数のセラミック基板が積層され、相互
   接続された回路配線電極を有するセラミック多層回路基
   板の入出力部において、セラミック基板、内部配線電
   極、外部配線電極、及び入出力部電極を利用して、ノイ
   ズ除去フィルタ機能を持たせたことを特徴とするセラミ
   ック多層回路基板。
2. 【請求項２】 上記セラミック基板は、誘電体セラミッ
   ク、または磁性体セラミックであることを特徴とする請
   求項１に記載のセラミック多層回路基板。