JP2007158207A - 積層型電子回路構造体とその製造方法 - Google Patents

Abstract

【課題】受動部品を別々のシート状基板に形成し、コネクタとそれぞれの回路基板との隙間領域にそれぞれシート状基板を配置し、コネクタ同士を嵌合することでフィルタ回路を構成し、低背化と高密度実装が可能な積層型電子回路構造体およびその製造方法を提供する。
【解決手段】雄型コネクタ２５の第１の端子と第１の回路基板１０とにより囲まれた領域部に第１のシート状基板１５が配置され、雌型コネクタ４５の第２の端子と第２の回路基板３０とにより囲まれた領域部に第２のシート状基板３５が配置され、雄型コネクタ２５と雌型コネクタ４５とを嵌合することにより、第１のシート状基板１５の第１の受動素子と第２のシート状基板３５の第２の受動素子とでフィルタ回路を構成している。
【選択図】図１

Description

本発明は、携帯電話等の携帯用電子機器に主として使用される回路基板間をコネクタにより接続した積層型電子回路構造体、特にフィルタ回路を一体化した積層型電子回路構造体およびその製造方法に関する。

多くの電子機器において、プリント基板等の種々の回路基板上に電子部品を表面実装することが行われており、電子部品の電源ライン等から生じる高周波ノイズを低減するため、電子部品の所定の端子ピンにコンデンサ素子やインダクタ、抵抗等の受動素子で構成するフィルタ回路が設置されている。

従来、電子部品が実装された回路基板と同一平面上に、チップコンデンサ素子の一方の電極端子を端子ピンに接続し、他方の電極端子を接地する回路構成が行われている。しかし、このような構成では、電子部品の周囲にさらにチップコンデンサ素子を実装するための領域が必要であるため、回路基板の実装密度を向上させることができない。したがって、電子部品のノイズ防止用のフィルタ回路を回路基板にできるだけ小さな実装面積で実装することが検討されている。

例えば、図１０は、従来のノイズフィルタをコネクタに収納し、一体化した例を示す図である。この従来の例では、コネクタ７０のハウジング７１にプラグが挿入されるプラグ挿入室７２と、その後方部に収納室７３を設け、コンデンサ素子アレイ等で構成するフィルタ８０を収納室７３内に収納し、一体化した構成が示されている。ハウジング７１には、端子ピン７４の延在部が収納室７３に突出した端子７４ａと、プリント配線に接続する端子７５の一端７５ａとが収納室７３内で対向して配置され、さらに短辺方向の両側にグランド電極７６が設けられている。

フィルタ８０は、入力側外部電極８２、出力側外部電極８４およびグランド電極８６が設けられ、内部にはコンデンサ素子（図示せず）が端子ピン７４に対応する個数形成されている。このフィルタ８０が、上下面を端子ピン７４の端子７４ａと端子７５の一端７５ａで挟まれ、かつ、両側面をグランド電極７６で挟まれた状態で収納室７３に収納されている。

このような構成により、ノイズ防止のためのフィルタ回路をコネクタに一体化して、回路基板上での実装面積を低減している（例えば、特許文献１参照）。

また、複数の端子ピンとこの端子ピンを取り囲むように位置し、かつ接地電位に接続される金属製シェルとを備えた雄型コネクタと、上記シェルの凹部内に上記端子ピンを貫通させて装着可能なシート型ノイズフィルタとからなる構成が開示されている。シート型ノイズフィルタは、弾性変形可能な薄い絶縁シート上にノイズ除去用回路が設けられているものであって、端子ピンが貫通する複数の孔が設けてあるとともに、上記シェルの凹部に装着された状態でシェルの内面に弾性的に当接する複数の突片が外周縁部より突出した形状からなる（例えば、特許文献２参照）。

また、複数の端子ピンを有するコネクタにおいて、その端子ピンに取り囲まれた領域にシート型のノイズ吸収素子を配置して回路基板に接続する構造が開示されている。シート型ノイズフィルタは弾性変形可能な薄い絶縁シート上にノイズ除去用回路が設けられているものであり、これを回路基板にコネクタとともに接続することで、ノイズ除去機能を持たせるものである（例えば、特許文献３参照）。この構成により、ノイズフィルタ回路を形成した絶縁シートがコネクタと回路基板との間に配置されるので、回路基板の実装面積を低減できる。
特開平６−２０７４６号公報 特開平１１−３２９６０９号公報 特開２００４−３３５９４６号公報

しかしながら、上記第１の例では、コンデンサ素子アレイからなるフィルタは、回路基板面に対して垂直方向に配置される構成であるため、低背化が非常に困難であり、薄型化が特に要求される携帯電話等の携帯型電子機器には使用し難い。

また、第２の例においては、シート型ノイズフィルタを端子ピンに挿入し、雌型のコネクタを端子ピンに挿入して使用すればよいので実装構成が簡単である。しかし、端子ピンに挿入するときにコンデンサ素子等の素子が損傷される可能性がある。これを防止するためには、挿入時に加わる荷重によっても変形し難いように充分な厚みのシートを用いる必要がある。また、この構成のコネクタは表面実装型ではなく、第１の例の場合と同様に低背化は困難である。

さらに、第３の例においては、シート型ノイズフィルタをコネクタの直下に配置してコネクタに対する薄型のノイズフィルタを構成するものである。しかし、コンデンサ素子単体をコネクタと回路基板との間に電気的に挿入して構成するのみであり、回路構成で要求される周波数フィルタを形成することは困難である。

さらに、シート型のノイズフィルタを構成するために、あらかじめコンデンサ素子と抵抗等の素子を同一面上に形成して回路を形成すると、シート状のノイズフィルタの作製プロセスが複雑となり、歩留まりの低下によるコストアップを生じやすい。

本発明は上記課題を解決するものであり、それぞれの機能を有する受動部品を別々のシート状基板に形成し、かつ雄型コネクタおよび雌型コネクタとそれぞれの回路基板との隙間領域にそれぞれシート状基板を配置して電極端子間を接続し、コネクタ同士を嵌合することで所定のフィルタ回路を構成し、低背化と高密度実装が可能な積層型電子回路構造体およびその製造方法を提供することを目的とする。

上記目的を達成するために、本発明の積層型電子回路構造体は、第１の回路基板の接続端子に第１の端子が接続された雄型コネクタと、第２の回路基板の接続端子に第２の端子が接続された雌型コネクタとが嵌合されてなる積層構成である。そして、雄型コネクタの両側に配置された第１の端子と第１の回路基板とにより囲まれた領域部に、複数の第１の受動素子が形成された第１のシート状基板が配置され、第１の受動素子の電極端子と第１の回路基板の接続端子とが接続され、さらに第１の受動素子の電極端子の一方と第１の端子とが接続端子の間を接続する配線により電気的に接続されている。また、雌型コネクタの両側に配置された第２の端子と第２の回路基板とにより囲まれた領域部に、複数の第２の受動素子が形成された第２のシート状基板が配置され、第２の受動素子の電極端子と第２の回路基板の接続端子とが接続され、さらに第２の受動素子の電極端子の一方と第２の端子とが接続端子の間を接続する配線により電気的に接続されている。そして、雄型コネクタと雌型コネクタとを嵌合することにより、第１のシート状基板の第１の受動素子と第２のシート状基板の第２の受動素子とでフィルタ回路を構成している。

このような構成とすることにより、第１の受動素子および第２の受動素子が、それぞれ雄型コネクタおよび雌型コネクタに対して立体的に配置されるにもかかわらず、積層した電子回路構造体の厚みは第１の受動素子および第２の受動素子を設けない場合と同一とすることができる。この結果、第１の回路基板あるいは第２の回路基板における実装面積を低減することができ、小型で、薄型でありながらさらに高機能の積層型電子回路構造体を実現できる。なお、第１の受動素子および第２の受動素子は、それぞれ薄膜形成技術を用いて作製することが望ましい。

また、上記構成において、第１のシート状基板は雄型コネクタの第１の回路基板に対向する面上に固定され、第２のシート状基板は雌型コネクタの第２の回路基板に対向する面上に固定されていてもよい。このような構成とすることにより、第１の回路基板および第２の回路基板に対して、一括して位置合せし、接続を行うことができる。また、回路基板上へ他の電子部品の実装と同時に一括して実装することもでき、実装プロセスを簡略化することもできる。

また、上記構成において、雄型コネクタの第１の回路基板に対向する面および雌型コネクタの第２の回路基板に対向する面には、第１のシート状基板および第２のシート状基板をそれぞれ収納するための凹部が設けられていてもよい。このような構成とすることにより、第１のシート状基板および第２のシート状基板をそれぞれ雄型コネクタおよび雌型コネクタに配置しても、低背化が可能である。

また、上記構成において、第１の受動素子が抵抗素子またはコンデンサ素子からなり、第２の受動素子がコンデンサ素子または抵抗素子からなり、フィルタ回路がＣＲフィルタであってもよい。あるいは、第１の受動素子がインダクタンス素子であり、第２の受動素子がコンデンサ素子からなり、フィルタ回路がＬＣフィルタであってもよい。さらには、第１の受動素子が抵抗素子とインダクタンス素子とからなり、第２の受動素子がコンデンサ素子からなり、フィルタ回路がＣＲフィルタとＬＣフィルタとからなる構成でもよい。

また、上記構成において、あらかじめ設定した第１の端子と第２の端子については、第１の受動素子の電極端子と接続する接続端子間を配線により接続し、第２の受動素子の電極端子の一方と第２の端子とを電気的に接続する接続端子間の配線を開放状態としてもよい。あるいは、あらかじめ設定した第１の端子と第２の端子については、第１の受動素子の電極端子と接続する接続端子間を配線により接続してもよい。

このような構成とすることにより、第１の回路基板および第２の回路基板の配線のパターン構成により、コネクタの端子にフィルタ回路を接続しない構成や第２の受動素子のみからなるフィルタ回路とする構成を容易に実現できる。

また、本発明の積層型電子回路構造体の製造方法は、雄型コネクタの両側に配置された第１の端子で囲まれた領域より少なくとも小さな形状で、第１の端子に対応する位置に第１の受動素子を設けた第１のシート状基板を形成する工程と、雄型コネクタの第１の端子および第１のシート状基板の第１の受動素子の電極端子にそれぞれ対応する位置に接続端子を有する第１の回路基板を形成する工程と、雌型コネクタの両側に配置された第２の端子で囲まれた領域より少なくとも小さな形状で、第２の端子に対応する位置に第２の受動素子を設けた第２のシート状基板を形成する工程と、雌型コネクタの第２の端子および第２のシート状基板の第２の受動素子の電極端子にそれぞれ対応する位置に接続端子を有する第２の回路基板を形成する工程と、第１の回路基板の接続端子と、第１の受動素子の電極端子および雄型コネクタの第１の端子とを、それぞれ位置合せして接続する工程と、第２の回路基板の接続端子と、第２の受動素子の電極端子および雌型コネクタの第２の端子とを、それぞれ位置合せして接続する工程と、雄型コネクタと雌型コネクタとを嵌合することにより、第１の受動素子と第２の受動素子とでフィルタ回路を構成する工程とを備えた方法からなる。

このような方法とすることにより、第１のシート状基板および第２のシート状基板を積層して構成する積層型電子回路構造体を簡単な製造工程により作製することができる。

また、上記方法において、第１の回路基板の接続端子と、第１の受動素子の電極端子および第１の端子とを接続する工程の前に、雄型コネクタの第１の端子で囲まれた領域部に、第１の端子と第１の受動素子の電極端子とを対応させて第１のシート状基板を固定する工程をさらに設け、第２の回路基板の接続端子と、第２の受動素子の電極端子および第２の端子とを接続する工程の前に、雌型コネクタの第２の端子で囲まれた領域部に、第２の端子と第２の受動素子の電極端子とを対応させて第２のシート状基板を固定する工程をさらに設けてもよい。

このような方法とすることにより、第１のシート状基板と雄型コネクタおよび第２のシート状基板と雌型コネクタとをあらかじめ固定し、一体化した状態で、第１の回路基板および第２の回路基板へ接続することができるので、接続工程を簡略化できる。

また、上記方法の第１の回路基板および第２の回路基板を形成する工程において、あらかじめ設定した第１の端子と第２の端子については、第１の受動素子の電極端子と接続する接続端子間を配線により接続し、第２の受動素子の電極端子の一方と第２の端子とを電気的に接続する接続端子間の配線を開放状態とする方法としてもよい。あるいは、第１の回路基板および第２の回路基板を形成する工程において、あらかじめ設定した第１の端子と第２の端子については、第１の受動素子の電極端子と接続する接続端子間を配線により接続する方法としてもよい。

この方法とすることにより、第１の回路基板および第２の回路基板の配線のパターンを変更するのみで、コネクタの端子にフィルタ回路を接続しない構成や第２の受動素子のみからなるフィルタ回路とする構成を容易に実現できる。

本発明の積層型電子回路構造体によれば、フィルタ回路がコネクタと立体的に配置されるにもかかわらず、全体の高さはほとんど変わらないようにすることができるので、小型、薄型化と同時により高機能の積層型電子回路構造体を得ることができるという大きな効果を奏する。またフィルタ回路として機能する受動素子をそれぞれのシート状基板上に個別に形成することにより、様々な組合せに対応したフィルタ回路を構成することができる。このため、シート状基板の製造工程を簡略化できると同時に歩留まりを大幅に改善することもでき、積層型電子回路構造体を安価に作製することができるという大きな効果を奏する。

以下、本発明の積層型電子回路構造体について、図面を参照しながら説明する。なお、同一要素については同一符号を付しており、説明を省略する場合がある。

（第１の実施の形態）
図１は、本発明の第１の実施の形態にかかる積層型電子回路構造体の構造を説明する図で、（ａ）は断面図、（ｂ）はコネクタ接続部分のフィルタ回路構成を示す図である。また、図２は、第１の回路基板１０、第１のシート状基板１５および雄型コネクタ２５のそれぞれの構成と、これらを接続した構成を示す断面図である。そして、図３は、第１のシート状基板１５を雄型コネクタ２５の第１の回路基板１０に対向する面上に固定した状態を示す平面図である。図４は、第２の回路基板３０、第２のシート状基板３５および雌型コネクタ４５のそれぞれの構成と、これらを接続した構成を示す断面図である。そして、図５は、第２のシート状基板３５を雌型コネクタ４５の第２の回路基板３０に対向する面上に固定した状態を示す平面図である。

以下、図１から図５を用いて、本実施の形態の積層型電子回路構造体について説明する。なお、本実施の形態では、第１の受動素子が抵抗素子からなり、第２の受動素子がコンデンサ素子からなり、フィルタ回路がＣＲフィルタである場合を例として説明する。以下では、第１の受動素子を抵抗素子、第２の受動素子をコンデンサ素子とよぶ場合もある。

図１に示すように、本実施の形態の積層型電子回路構造体は、第１の回路基板１０の接続端子に第１の端子が接続された雄型コネクタ２５と、第２の回路基板３０の接続端子に第２の端子が接続された雌型コネクタ４５とが嵌合されてなる積層構成である。そして、雄型コネクタ２５の両側に配置された第１の端子と第１の回路基板１０とにより囲まれた領域部に、複数の第１の受動素子が形成された第１のシート状基板１５が配置され、第１の受動素子の電極端子と第１の回路基板１０の接続端子とが接続され、さらに第１の受動素子の電極端子の一方と第１の端子とが接続端子の間を接続する配線により電気的に接続されている。また、雌型コネクタ４５の両側に配置された第２の端子と第２の回路基板３０とにより囲まれた領域部に、複数の第２の受動素子が形成された第２のシート状基板３５が配置され、第２の受動素子の電極端子と第２の回路基板３０の接続端子とが接続され、さらに第２の受動素子の電極端子の一方と第２の端子とが接続端子の間を接続する配線により電気的に接続されている。そして、雄型コネクタ２５と雌型コネクタ４５とを嵌合することにより、第１のシート状基板１５の第１の受動素子と第２のシート状基板３５の第２の受動素子とでＣＲフィルタ回路を構成している。

最初に、第１の回路基板１０、第１のシート状基板１５および雄型コネクタ２５を一体化した構成について、図２および図３を用いて説明する。

図２（ａ）に示すように、第１の回路基板１０は、少なくとも両面配線基板からなる。基材１１の一方の面に入力用配線１２が形成されている。この入力用配線１２は、基材１１の両側から中央部に向けて延在され、貫通導体１４を介して他方の面に形成された接続端子１３ｃ、１３ｄに接続されている。なお、入力用配線１２、貫通導体１４および接続端子１３ｃ、１３ｄは、雄型コネクタ２５の第１の端子２７の個数分、第１の端子２７のピッチに対応して形成されている。また、基材１１の他方の面上には、第１の端子２７に接続する接続端子１３ａ、１３ｆおよび第１のシート状基板１５の電極端子１７、２２に接続する接続端子１３ｂ、１３ｅが形成されている。これらの接続端子１３ａ、１３ｂ、１３ｅ、１３ｆも、雄型コネクタ２５の第１の端子２７の個数分形成されている。

さらに、本実施の形態の場合には、接続端子１３ａと接続端子１３ｂとは、配線１３ｇにより電気的に接続されている。同様に、接続端子１３ｅと接続端子１３ｆとは、配線１３ｈにより電気的に接続されている。以上により、第１の回路基板１０が形成されているが、図示しない延在領域には半導体素子や受動部品等の種々の電子部品が実装されている。また、基材１１中に電子部品を内蔵する場合や多層配線構成とする場合もある。なお、このような構成からなる第１の回路基板１０は従来のプロセスにより容易に作製できるので、製造工程については説明を省略する。

図２（ｂ）に示すように、第１のシート状基板１５は、本実施の形態では第１の受動素子である抵抗素子１８、２１が第１の端子２７に対応した個数だけアレイ状に配置されている。すなわち、抵抗素子１８は両端部に電極端子１７、１９が設けられ、抵抗素子２１は同様に両端部に電極端子２０、２２が設けられている。このような構造の第１のシート状基板１５は、例えばポリイミド樹脂等の樹脂シートを基材１６として、この面上にアルミニウム（Ａｌ）あるいは銅（Ｃｕ）を蒸着やめっきにより形成し、ニクロム、窒化タンタルあるいはサーメット材料等の公知の抵抗膜を蒸着やスパッタリングにより形成し、図３に示すようにパターン形成を行うことで作製することができる。

なお、抵抗素子１８、２１を外部環境から保護するために、電極端子１７、１９、２０、２２を除いて絶縁保護層（図示せず）を形成してもよい。絶縁保護層を形成することで、耐環境性に優れた第１のシート状基板１５とすることができる。絶縁保護層としては、紫外線硬化型樹脂が印刷プロセスで形成しやすく、かつ耐湿性に優れているので好適であるが、特にこのような材料に限定されるものではなく、例えば、スパッタリング等で無機材料からなる絶縁膜を形成してもよい。さらに、電極端子１７、１９、２０、２２は、例えば銅（Ｃｕ）膜を５μｍ〜２０μｍ形成した上に金（Ａｕ）膜を約０．２μｍ程度形成すれば、第１の回路基板１０上に設けられた接続端子１３ｂ、１３ｃ、１３ｄ、１３ｅとのはんだ付け性を良好にできるので望ましい。

また、図２（ｃ）に示すように、雄型コネクタ２５はハウジング２６に第１の端子２７を一体成型して構成されており、第１の端子２７は第１の回路基板１０の接続端子１３ａ、１３ｆと接続する接続部が両側に突出して設けられている。このような雄型コネクタ２５については一般的に市販されているものを用いることができるので、説明を省略する。

図３に示すように、第１のシート状基板１５は雄型コネクタ２５の第１の端子２７で囲まれたハウジング２６の面上に固定されている。第１の端子２７と第１のシート状基板１５の第１の受動素子である抵抗素子１８、２１は同じ個数が対応する位置にそれぞれ配置されている。なお、固定方法は、例えば接着剤を用いることが簡単で望ましい。

このような構成の第１の回路基板１０、第１のシート状基板１５および雄型コネクタ２５を用いて、図３に示すように第１のシート状基板１５を雄型コネクタ２５に固定した後、図２（ｄ）に示すように第１の回路基板１０のそれぞれの接続端子１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅ、１３ｆと第１のシート状基板１５の電極端子１７、１９、２０、２２および雄型コネクタ２５の第１の端子２７とを、例えばはんだ接続することで、一体化した構成を作製する。なお、導電性接着剤等により接続してもよい。

つぎに、第２の回路基板３０、第２のシート状基板３５および雌型コネクタ４５を一体化した構成について説明する。

図４（ａ）に示すように、第２の回路基板３０は、少なくとも両面配線基板からなる。基材３１の一方の面に、第２のシート状基板３５の電極端子３７、３９、４１および雌型コネクタ４５の第２の端子４７と接続するための接続端子３２ａ、３２ｂ、３２ｃ、３２ｄ、３２ｅと、接続端子３２ａと接続端子３２ｂとを接続する配線３２ｆ、接続端子３２ｄと接続端子３２ｅとを接続する配線３２ｇおよび接続端子３２ａ、３２ｅから延在された配線が形成されている。さらに、接続端子３２ｃについては、貫通導体３４を介して他方の面に形成されている接地端子３３に接続されている。なお、接続端子３２ａ、３２ｂ、３２ｃ、３２ｄ、３２ｅは、雌型コネクタ４５の第２の端子４７の個数分、第２の端子４７のピッチに対応して形成されている。なお、接続端子３２ｃについては、接地端子３３と貫通導体３４により接続することから、共通の接続端子としてもよい。また、この接続端子３２ｃは、貫通導体３４を介して裏面の接地端子３３に接続するだけでなく、表面側の雌型コネクタ４５の接地端子に接続してもよい。

以上により、第２の回路基板３０が形成されているが、図示しない延在領域には半導体素子や受動部品等の種々の電子部品が実装されている。また、基材３１中に電子部品を内蔵する場合や多層配線構成とする場合もある。なお、このような構成からなる第２の回路基板３０は従来のプロセスにより容易に作製できるので、製造工程については説明を省略する。

図４（ｂ）に示すように、第２のシート状基板３５は、本実施の形態では第２の受動素子であるコンデンサ素子３８、４０が第２の端子４７に対応した個数だけアレイ状に配置されている。すなわち、コンデンサ素子３８は両端部に電極端子３７、３９が設けられ、コンデンサ素子４０は同様に両端部に電極端子３９、４１が設けられている。なお、中央部の電極端子３９は両側のコンデンサ素子３８、４０に対して共通に接続されている。

第２のシート状基板３５の作製方法の一例について説明する。第１のシート状基板１５と同様に、例えばポリイミド樹脂等の樹脂シートを基材３６として用い、この基材３６上に薄膜プロセスによりコンデンサ素子３８、４０をアレイ状に形成し、さらに第２の回路基板３０の接続端子３２ｂ、３２ｃ、３２ｄと接続するための電極端子３７、３９、４１とを、同様に薄膜プロセスとめっきプロセスにより形成することで作製できる。

コンデンサ素子３８、４０は、例えば以下のようにして作製する。基材３６上に下層電極膜（図示せず）を、例えばマスク蒸着により所定の位置に形成する。その後、この下層電極膜の一部を残して、その表面に誘電体膜（図示せず）を、例えば同様にマスクを用いたスパッタリングにより形成する。この誘電体膜上にさらに上層電極膜（図示せず）を形成する。つぎに、電極端子３７、３９、４１を形成することにより、第２のシート状基板３５を得ることができる。

なお、コンデンサ素子３８、４０を外部環境から保護するために、電極端子３７、３９、４１を除いて絶縁保護層（図示せず）を形成することで、耐環境性に優れた第２のシート状基板３５とすることができる。

さらに、具体的な作製方法の一例を説明する。下層電極膜としては、低抵抗で密着性がよく、かつ誘電体膜との反応性が低い材料であれば、特に限定はないが、成膜の容易さからアルミニウム（Ａｌ）膜は好適な材料の１つであり、成膜法としては、真空蒸着、スパッタリングまたはめっき法等を組合せることができる。また、誘電体膜としては、比誘電率が大きく、その温度係数の小さい材料が好ましく、例えば二酸化シリコン（ＳｉＯ_２）やチタン酸バリウム（ＢａＴｉＯ_３）、チタン酸ストロンチウム（ＳｒＴｉＯ_３）または酸化チタン（ＴｉＯ_２）等、一般的に誘電体材料として用いられている材料を用いることもできる。これらの材料を用いた成膜方法としては、スパッタリング、真空蒸着、ゾルゲル法やプラズマ化学気相成膜法（ＰＣＶＤ法）等を用いることが可能である。さらに、上層電極膜としては、下層電極膜と同様な材料を適宜用いることができる。

また、絶縁保護層としては、紫外線硬化型樹脂が印刷プロセスで形成しやすく、かつ耐湿性に優れているので好適であるが、特にこのような材料に限定されるものではなく、例えば、スパッタリング等で無機材料からなる絶縁膜を形成してもよい。さらに、電極端子３７、３９、４１は、例えば銅（Ｃｕ）膜を５μｍ〜２０μｍ形成した上に金（Ａｕ）膜を約０．２μｍ程度形成すれば、第２の回路基板３０上に設けられた接続端子３２ｂ、３２ｃ、３２ｄとのはんだ付け性を良好にできるので望ましい。

つぎに、図４（ｃ）に示すように、雌型コネクタ４５はハウジング４６に第２の端子４７を一体成型して構成されており、第２の端子４７は第２の回路基板３０の接続端子３２ａ、３２ｅと接続する接続部が両側に突出して設けられている。このような雌型コネクタ４５については一般的に市販されているものを用いることができるので、説明を省略する。

図５に示すように、第２のシート状基板３５は雌型コネクタ４５の第２の端子４７で囲まれたハウジング４６の面上に固定されている。第２の端子４７と第２のシート状基板３５の第２の受動素子であるコンデンサ素子３８、４０は同じ個数が対応する位置にそれぞれ配置されている。この固定は、例えば接着剤を用いることが簡単で好ましい。

このような構成の第２の回路基板３０、第２のシート状基板３５および雌型コネクタ４５を用いて、図５に示すように第２のシート状基板３５を雌型コネクタ４５に固定した後、図４（ｄ）に示すように第２の回路基板３０のそれぞれの接続端子３２ａ、３２ｂ、３２ｃ、３２ｄ、３２ｅと第２のシート状基板３５の電極端子３７、３９、４１および雌型コネクタ４５の第２の端子４７とを、例えばはんだ接続することで、一体化した構成を作製する。なお、導電性接着剤等により接続してもよい。

図２（ｄ）および図４（ｄ）に示すような一体化した構成とした後、雄型コネクタ２５と雌型コネクタ４５とを嵌合すると、図１（ａ）に示す積層形電子回路構造体が得られる。

雄型コネクタ２５と雌型コネクタ４５とによる第１の回路基板１０と第２の回路基板３０との電気的接続は、以下のようである。第１の回路基板１０の入力用配線１２は、貫通導体１４を介して他方の面に形成された接続端子１３ｃ、１３ｄに接続されている。そして、この接続端子１３ｃ、１３ｄと第１のシート状基板１５の電極端子１９、２０とが、はんだ等により接続されている。さらに、電極端子１７、２２と接続端子１３ｂ、１３ｅとがそれぞれはんだ等により接続されている。そして、この接続端子１３ａと接続端子１３ｂとは、配線１３ｇにより接続されており、また接続端子１３ｅと接続端子１３ｆとが配線１３ｈにより接続されている。したがって、入力信号（ＩＮ）は、抵抗素子１８、２１を介して雄型コネクタ２５の第１の端子２７にそれぞれ流れる。

一方、雌型コネクタ４５の第２の端子４７は、第２の回路基板３０の接続端子３２ａ、３２ｅに接続されている。したがって、入力信号（ＩＮ）は、抵抗素子１８、２１、第１の端子２７、第２の端子４７および接続端子３２ａ、３２ｅを介して接続端子３２ａ、３２ｅの延在部であるそれぞれの配線に出力される。

一方、第２の回路基板３０の接続端子３２ａと接続端子３２ｂ、および接続端子３２ｄと接続端子３２ｅとは、それぞれ配線３２ｆ、３２ｇにより接続されている。そして、接続端子３２ｂ、３２ｄは第２のシート状基板３５のコンデンサ素子３８、４０の一方の電極端子３７、４１に接続されている。また、コンデンサ素子３８、４０の他方の電極端子３９は第２の回路基板３０の接続端子３２ｃに接続され、かつ貫通導体３４を介して接地端子３３と接続されている。

以上の構成からわかるように、本実施の形態では、図１（ｂ）に示すように入力信号（ＩＮ）と出力信号（ＯＵＴ）とに対して抵抗素子１８、２１が直列に挿入され、かつコンデンサ素子３８、４０がこれに対して並列に接続されるとともにその電極端子の一方が接地されており、ＣＲフィルタ回路を構成している。

本実施の形態の積層型電子回路構造体は、ＣＲフィルタを構成する抵抗素子１８、２１とコンデンサ素子３８、４０を、それぞれ薄膜プロセスにより形成しており、第１のシート状基板１５および第２のシート状基板３５ともに非常に薄型にできる。この第１のシート状基板１５および第２のシート状基板３５を、雄型コネクタ２５と第１の回路基板１０との隙間、雌型コネクタ４５と第２の回路基板３０との隙間に、それぞれ配置しているのでＣＲフィルタ回路を付加しても、第１の回路基板１０および第２の回路基板３０の実装領域が大きくなることはない。この結果、より高機能で、小型、かつ薄型の積層型電子回路構造体を実現できる。

なお、一般にコネクタの端子のすべてにＣＲフィルタ回路を接続する必要がない場合が多い。このような場合の構成を、図６に示す。図６は、端子に対してコンデンサ素子のみを接続してノイズ除去を行う場合と、抵抗素子とコンデンサ素子とをまったく接続しない場合の構成を示す図である。以下では、説明の都合上、図６（ａ）に示す左側の第１の端子２７と第２の端子４７を第１の端子２７ａと第２の端子４７ａとよび、右側の第１の端子２７と第２の端子４７を第１の端子２７ｂと第２の端子４７ｂとよぶ。

図６（ａ）に示すように、第１の端子２７ａが接続されている第１の回路基板１０の接続端子１３ａ、１３ｂ、１３ｃの間が配線により電気的に接続されている。これにより、入力用配線１２ａから入力された入力信号（ＩＮ）は、抵抗素子１８を介さずに第１の端子２７ａに流れる。

また、第２の端子４７ａが接続されている第２の回路基板３０の接続端子３２ａと、コンデンサ素子３８の一方の電極端子３７が接続されている接続端子３２ｂとの間には配線が設けられておらず、開放状態である。

このような配線構成とすることで、図６（ｂ）に示すように抵抗素子１８とコンデンサ素子３８がまったく接続されない回路構成とすることができる。

一方、第１の端子２７ｂが接続されている第１の回路基板１０の接続端子１３ｄ、１３ｅ、１３ｆの間も、同様に配線により電気的に接続されている。これにより、入力用配線１２ｂから入力された入力信号（ＩＮ）は、抵抗素子２１を介さずに第１の端子２７ｂに流れる。

また、第２の端子４７ｂが接続されている第２の回路基板３０の接続端子３２ｅと、コンデンサ素子４０の一方の電極端子４１が接続されている接続端子３２ｄとの間は配線により接続されている。

このような配線構成とすることで、図６（ｃ）に示すように入力信号（ＩＮ）と出力信号（ＯＵＴ）との間にコンデンサ素子４０が接続され、他方の電極端子が接地端子（Ｇ）に接続されたノイズ防止回路構成とすることができる。

本実施の形態の積層型電子回路構造体では、第１のシート状基板１５、第２のシート状基板３５、雄型コネクタ２５および雌型コネクタ４５の構成を一定としながら、第１の回路基板１０と第２の回路基板の配線のパターンを変更するだけで、端子に応じてＣＲフィルタ回路、コンデンサ素子のみのノイズ防止回路あるいはフィルタ回路を接続しない構成を自由に設定できる。したがって、積層型電子回路構造体の設計の自由度を広げることができる。

さらに、第１のシート状基板１５の第１の受動素子１８、２１をコンデンサ素子とし、第２のシート状基板３５の第２の受動素子３８、４０を抵抗素子としてもよい。このような構成とすれば、入力信号（ＩＮ）と出力信号（ＯＵＴ）との間にコンデンサ素子が接続され、抵抗素子の一方の電極端子が接地端子に接続されたハイパスフィルタ回路とすることもできる。

（第２の実施の形態）
図７は、本発明の第２の実施の形態にかかる積層型電子回路構造体の構造を説明する図で、（ａ）は断面図、（ｂ）および（ｃ）はコネクタ接続部分のフィルタ回路構成を示す図である。また、図８は、本実施の形態で用いる第１のシート状基板５０を雄型コネクタ２５の第１の回路基板１０に対向する面上に固定した状態を示す平面図である。さらに、図９は、本実施の形態の第１のシート状基板５０の平面図で、（ａ）は第１の受動素子である抵抗素子を形成した表面側から見た平面図、（ｂ）は同様に第１の受動素子であるインダクタンス素子を形成した裏面側から見た平面図である。

以下、図７から図９を用いて、本実施の形態の積層型電子回路構造体について説明する。なお、本実施の形態では、第１の受動素子が抵抗素子とインダクタンス素子からなり、第２の受動素子がコンデンサ素子からなり、フィルタ回路がＣＲフィルタおよびＬＣフィルタである場合を例として説明する。以下では、第１の受動素子を抵抗素子５３とインダクタンス素子６２とよび、第２の受動素子をコンデンサ素子３８、４０とよぶ場合もある。

図７に示すように、本実施の形態の積層型電子回路構造体は、第１の回路基板１０の接続端子に第１の端子２７が接続された雄型コネクタ２５と、第２の回路基板３０の接続端子に第２の端子４７が接続された雌型コネクタ４５とが嵌合されてなる積層構成である。この積層構成については、第１の実施の形態の積層型電子回路構造体と同じであるので説明を省略する。

本実施の形態では、第１の回路基板１０、雄型コネクタ２５、第２の回路基板３０、第２のシート状基板３５および雌型コネクタ４５については、第１の実施の形態の積層型電子回路構造体と同じであり、図９に示すように第１のシート状基板５０の構成が異なることが特徴である。すなわち、本実施の形態では、第１のシート状基板５０には、その表面側に抵抗素子５３、５６が第１の実施の形態の第１のシート状基板１５と同様に形成されているが、一部の領域については抵抗素子を形成せず、裏面に設けたインダクタンス素子６２と接続するために貫通導体６０、６１および電極端子５８、５９を形成する領域を設けている。そして、裏面には、図９（ｂ）に示すように導体パターンで形成されたインダクタンス素子６２が設けられている。このインダクタンス素子６２は、それぞれ貫通導体６０、６１を介して表面側に形成されている電極端子５８、５９に接続されている。また、これらの電極端子５８、５９は、抵抗素子５３、５６の電極端子５２、５４、５５、５７と同一位置で同一のピッチで配置されている。なお、基材５１は第１の実施の形態と同様に、例えばポリイミド樹脂シートを用いる。また、図９（ｂ）に示す裏面のパターンでは、インダクタンス素子６２に接続する表面側の電極端子のみを点線で示しており、抵抗素子やその電極端子等については省略している。

以上のような構成からなる第１のシート状基板５０を、図７に示すように接続する。第１のシート状基板５０の電極端子５２、５４、５５、５７、５８、５９のピッチは、雄型コネクタ２５の第１の端子２７のピッチと同じであるので、第１の実施の形態の積層型電子回路構造体と同じ実装方法により接続することができる。なお、図７に示す断面は、図８のＡ−Ａ線に沿った断面部分である。以下、フィルタ回路構成を説明するが、説明の都合上、端子については図７（ａ）の左側を第１の端子２７ｃおよび第２の端子４７ｃとし、右側を第１の端子２７ｄおよび第２の端子４７ｄとする。

左側の第１の端子２７ｃおよび第２の端子４７ｃについては、入力信号（ＩＮ）は抵抗素子５３を介して第１の端子２７ｃに流れ、第１の端子２７ｃおよび第２の端子４７ｃを介して出力信号（ＯＵＴ）として出力される。そして、第２の端子４７ｃが接続されている第２の回路基板３０の接続端子３２ａと第２のシート状基板３５の電極端子３７が接続されている接続端子３２ｂとは配線３２ｆにより電気的に接続されている。したがって、コンデンサ素子３８を介して接地端子３３に接続されている。これにより、図７（ｂ）に示すように、これらの端子に対しては、ＣＲフィルタ回路が接続される。

一方、右側の第１の端子２７ｄおよび第２の端子４７ｄについては、入力信号（ＩＮ）はインダクタンス素子６２を介して第１の端子２７ｄに流れ、第１の端子２７ｄおよび第２の端子４７ｄを介して出力信号（ＯＵＴ）として出力される。そして、第２の端子４７ｄが接続されている第２の回路基板３０の接続端子３２ｅと第２のシート状基板３５の電極端子４１が接続されている接続端子３２ｄとは配線３２ｇにより電気的に接続されている。したがって、コンデンサ素子４０を介して接地端子３３に接続されている。これにより、図７（ｃ）に示すように、これらの端子に対しては、ＬＣフィルタ回路が接続される。

以上のように、本実施の形態の積層型電子回路構造体では、第１のシート状基板５０の表面側に抵抗素子５３、５６を配置し、裏面側にインダクタンス素子６２を配置するとともに、第１の回路基板１０と接続するための電極端子５２、５４、５５、５７、５８、５９を雄型コネクタ２５の第１の端子２７に対応する位置に配置している。これにより、それぞれあらかじめ設定した端子に対して、ＣＲフィルタ回路およびＬＣフィルタ回路を接続することができる。

さらに、本実施の形態においても、第１の実施の形態と同様に第１の回路基板と第２の回路基板の所定の接続端子間を配線により短絡状態および開放状態とすることで、まったくフィルタ回路を接続しない構成やコンデンサ素子のみを接続する構成とすることもできる。これにより、コネクタの端子に対して要求されるフィルタ回路をそれぞれ接続することができる。すなわち、本実施の形態の積層型電子回路構造体では、ＣＲフィルタ、ＬＣフィルタ、Ｃのみによるノイズ防止回路およびフィルタ回路をまったく接続しない構成とすることができる。

なお、第１の実施の形態および第２の実施の形態において、抵抗素子およびコンデンサ素子をコネクタの端子の個数分形成したが、本発明はこれに限定されない。フィルタ回路を接続する端子があらかじめ設定されている場合には、その端子に対応する位置にのみ抵抗素子とコンデンサ素子とを形成した第１のシート状基板および第２のシート状基板を用いてもよい。

さらに、抵抗素子、コンデンサ素子およびインダクタンス素子は、すべて同じ抵抗値や容量等にする必要はなく、それぞれ異なった値であってもよい。このような異なる値とするためには、パターン形状や巻き数を変えれば容易に可能である。

また、本実施の形態では、あらかじめ第１のシート状基板および第２のシート状基板を雄型コネクタおよび雌型コネクタに接着してから第１の回路基板および第２の回路基板上へ実装したが、本発明はこれに限定されない。第１のシート状基板および第２のシート状基板を先に第１の回路基板および第２の回路基板に実装した後、雄型コネクタおよび雌型コネクタをそれぞれ実装してもよい。

本発明の積層型電子回路構造体は、雄型コネクタと第１の回路基板との隙間および雌型コネクタと第２の回路基板との隙間を利用して第１のシート状基板と第２のシート状基板とを設け、コネクタ同士を嵌合したときにフィルタ回路を構成することで、小型で、かつ薄型の構成を実現できるので、携帯電話等の携帯型電子機器分野に有用である。

（ａ）は本発明の第１の実施の形態にかかる積層型電子回路構造体の構造を説明する断面図、（ｂ）はコネクタ接続部分のフィルタ回路構成を示す図 同実施の形態の積層型電子回路構造体において、第１の回路基板、第１のシート状基板および雄型コネクタのそれぞれの構成と、これらを接続した構成を示す断面図 同実施の形態の積層型電子回路構造体において、第１のシート状基板を雄型コネクタの第１の回路基板に対向する面上に固定した状態を示す平面図 同実施の形態の積層型電子回路構造体において、第２の回路基板、第２のシート状基板および雌型コネクタのそれぞれの構成と、これらを接続した構成を示す断面図 同実施の形態の積層型電子回路構造体において、第２のシート状基板を雌型コネクタの第２の回路基板に対向する面上に固定した状態を示す平面図 同実施の形態の積層型電子回路構造体において、端子に対してコンデンサ素子のみを接続してノイズ除去を行う場合と、抵抗素子とコンデンサ素子とをまったく接続しない場合の構成を示す図 （ａ）は本発明の第２の実施の形態にかかる積層型電子回路構造体の構造を説明する断面図、（ｂ）および（ｃ）はコネクタ接続部分のフィルタ回路構成を示す図 同実施の形態で用いる第１のシート状基板を雄型コネクタの第１の回路基板に対向する面上に固定した状態を示す平面図 （ａ）は同実施の形態の第１のシート状基板の第１の受動素子である抵抗素子を形成した表面側から見た平面図、（ｂ）は第１の受動素子であるインダクタンス素子を形成した裏面側から見た平面図 従来のノイズフィルタをコネクタに収納し、一体化した例を示す図

符号の説明

１０ 第１の回路基板
１１，１６，３１，３６，５１ 基材
１２，１２ａ，１２ｂ 入力用配線
１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ，１３ｆ，３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅ 接続端子
１３ｇ，１３ｈ，３２ｆ，３２ｇ 配線
１４，３４，６０，６１ 貫通導体
１５，５０ 第１のシート状基板
１７，１９，２０，２２，３７，３９，４１，５２，５４，５５，５７，５８，５９ 電極端子
１８，２１，５３，５６ 抵抗素子（第１の受動素子）
２５ 雄型コネクタ
２６，４６，７１ ハウジング
２７，２７ａ，２７ｂ，２７ｃ，２７ｄ 第１の端子
３０ 第２の回路基板
３３ 接地端子
３５ 第２のシート状基板
３８，４０ コンデンサ素子（第２の受動素子）
４５ 雌型コネクタ
４７，４７ａ，４７ｂ，４７ｃ，４７ｄ 第２の端子
６２ インダクタンス素子（第１の受動素子）
７０ コネクタ
７２ プラグ挿入室
７３ 収納室
７４ 端子ピン
７４ａ，７５ 端子
７５ａ 一端
７６，８６ グランド電極
８０ フィルタ
８２ 入力側外部電極
８４ 出力側外部電極

Claims (12)

1. 第１の回路基板の接続端子に第１の端子が接続された雄型コネクタと、第２の回路基板の接続端子に第２の端子が接続された雌型コネクタとが嵌合されてなる積層構成の電子回路構造体であって、
   前記雄型コネクタの両側に配置された前記第１の端子と前記第１の回路基板とにより囲まれた領域部に、複数の第１の受動素子が形成された第１のシート状基板が配置され、前記第１の受動素子の電極端子と前記第１の回路基板の接続端子とが接続され、さらに前記第１の受動素子の前記電極端子の一方と前記第１の端子とが前記接続端子の間を接続する配線により電気的に接続され、
   前記雌型コネクタの両側に配置された前記第２の端子と前記第２の回路基板とにより囲まれた領域部に、複数の第２の受動素子が形成された第２のシート状基板が配置され、前記第２の受動素子の電極端子と前記第２の回路基板の接続端子とが接続され、さらに前記第２の受動素子の前記電極端子の一方と前記第２の端子とが前記接続端子の間を接続する配線により電気的に接続され、
   前記雄型コネクタと前記雌型コネクタとを嵌合することにより、前記第１のシート状基板の前記第１の受動素子と前記第２のシート状基板の前記第２の受動素子とでフィルタ回路を構成することを特徴とする積層型電子回路構造体。
2. 前記第１のシート状基板は前記雄型コネクタの前記第１の回路基板に対向する面上に固定され、前記第２のシート状基板は前記雌型コネクタの前記第２の回路基板に対向する面上に固定されていることを特徴とする積層型電子回路構造体。
3. 前記雄型コネクタの前記第１の回路基板に対向する面および前記雌型コネクタの前記第２の回路基板に対向する面には、前記第１のシート状基板および前記第２のシート状基板をそれぞれ収納するための凹部が設けられていることを特徴とする請求項１または請求項２に記載の積層型電子回路構造体。
4. 前記第１の受動素子が抵抗素子またはコンデンサ素子からなり、前記第２の受動素子がコンデンサ素子または抵抗素子からなり、前記フィルタ回路がＣＲフィルタであることを特徴とする請求項１から請求項３までのいずれか１項に記載の積層型電子回路構造体。
5. 前記第１の受動素子がインダクタンス素子であり、前記第２の受動素子がコンデンサ素子からなり、前記フィルタ回路がＬＣフィルタであることを特徴とする請求項１から請求項３までのいずれか１項に記載の積層型電子回路構造体。
6. 前記第１の受動素子が抵抗素子とインダクタンス素子とからなり、前記第２の受動素子がコンデンサ素子からなり、前記フィルタ回路がＣＲフィルタとＬＣフィルタとからなることを特徴とする請求項１から請求項３までのいずれか１項に記載の積層型電子回路構造体。
7. あらかじめ設定した前記第１の端子と前記第２の端子については、前記第１の受動素子の前記電極端子と接続する前記接続端子間を配線により接続し、前記第２の受動素子の前記電極端子の一方と前記第２の端子とを電気的に接続する前記接続端子間の前記配線を開放状態としたことを特徴とする請求項１から請求項６までのいずれか１項に記載の積層型電子回路構造体。
8. あらかじめ設定した前記第１の端子と前記第２の端子については、前記第１の受動素子の前記電極端子と接続する前記接続端子間を配線により接続したことを特徴とする請求項１から請求項６までのいずれか１項に記載の積層型電子回路構造体。
9. 雄型コネクタの両側に配置された第１の端子で囲まれた領域より少なくとも小さな形状で、前記第１の端子に対応する位置に第１の受動素子を設けた第１のシート状基板を形成する工程と、
   前記雄型コネクタの前記第１の端子および前記第１のシート状基板の前記第１の受動素子の電極端子にそれぞれ対応する位置に接続端子を有する第１の回路基板を形成する工程と、
   雌型コネクタの両側に配置された第２の端子で囲まれた領域より少なくとも小さな形状で、前記第２の端子に対応する位置に第２の受動素子を設けた第２のシート状基板を形成する工程と、
   前記雌型コネクタの前記第２の端子および前記第２のシート状基板の前記第２の受動素子の電極端子にそれぞれ対応する位置に接続端子を有する第２の回路基板を形成する工程と、
   前記第１の回路基板の前記接続端子と、前記第１の受動素子の前記電極端子および前記雄型コネクタの前記第１の端子とを、それぞれ位置合せして接続する工程と、
   前記第２の回路基板の前記接続端子と、前記第２の受動素子の前記電極端子および前記雌型コネクタの前記第２の端子とを、それぞれ位置合せして接続する工程と、
   前記雄型コネクタと前記雌型コネクタとを嵌合することにより、前記第１の受動素子と前記第２の受動素子とでフィルタ回路を構成する工程とを備えたことを特徴とする積層型電子回路構造体の製造方法。
10. 前記第１の回路基板の前記接続端子と、前記第１の受動素子の前記電極端子および前記第１の端子とを接続する工程の前に、
    前記雄型コネクタの前記第１の端子で囲まれた領域部に、前記第１の端子と前記第１の受動素子の前記電極端子とを対応させて前記第１のシート状基板を固定する工程をさらに設け、
    前記第２の回路基板の前記接続端子と、前記第２の受動素子の前記電極端子および前記第２の端子とを接続する工程の前に、
    前記雌型コネクタの前記第２の端子で囲まれた領域部に、前記第２の端子と前記第２の受動素子の前記電極端子とを対応させて前記第２のシート状基板を固定する工程をさらに設けたことを特徴とする請求項９に記載の積層型電子回路構造体の製造方法。
11. 前記第１の回路基板および前記第２の回路基板を形成する工程において、
    あらかじめ設定した前記第１の端子と前記第２の端子については、前記第１の受動素子の前記電極端子と接続する前記接続端子間を配線により接続し、前記第２の受動素子の前記電極端子の一方と前記第２の端子とを電気的に接続する前記接続端子間の前記配線を開放状態とすることを特徴とする請求項９または請求項１０に記載の積層型電子回路構造体の製造方法。
12. 前記第１の回路基板および前記第２の回路基板を形成する工程において、
    あらかじめ設定した前記第１の端子と前記第２の端子については、前記第１の受動素子の前記電極端子と接続する前記接続端子間を配線により接続することを特徴とする請求項９または請求項１０に記載の積層型電子回路構造体の製造方法。

Images