WO2007037275A1

WO2007037275A1 - 電子回路接続構造体およびその製造方法

Info

Publication number: WO2007037275A1
Application number: PCT/JP2006/319178
Authority: WO
Inventors: Kenichi Yamamoto; Daisuke Suetsugu; Daido Komyoji; Takashi Imanaka; Hirotaka Hisamura
Original assignee: Matsushita Electric Industrial Co., Ltd.
Priority date: 2005-09-28
Filing date: 2006-09-27
Publication date: 2007-04-05
Also published as: US20100149777A1; US7835160B2

Abstract

雄型コネクタ（２５）の第１の端子と第１の回路基板（１０）とにより囲まれた領域部に第１のシート状基板（１５）が配置され、雌型コネクタ（４５）の第２の端子と第２の回路基板（３０）とにより囲まれた領域部に第２のシート状基板（３５）が配置され、雄型コネクタ（２５）と雌型コネクタ（４５）とを嵌合することにより、第１のシート状基板（１５）の第１の受動素子と第２のシート状基板（３５）の第２の受動素子とでフィルタ回路を構成している。

Description

明細書

電子回路接続構造体およびその製造方法

技術分野

[0001] 本発明は、回路基板間を接続するための電子回路接続構造体、特にシート状に形成したフィルタ回路を一体ィヒした積層型の電子回路接続構造体およびその製造方法に関する。

背景技術

[0002] 多くの電子機器において、プリント基板等の種々の回路基板上に電子部品を表面実装することが行われており、電子部品の電源ライン等から生じる高周波ノイズを低減するため、電子部品の所定の端子ピンにコンデンサ素子やインダクタ、抵抗等の受動素子で構成するフィルタ回路が設置されて、る。

[0003] 従来、電子部品が実装された回路基板と同一平面上に、チップコンデンサ素子の一方の電極端子を端子ピンに接続し、他方の電極端子を接地する回路構成が行われている。しかし、このような構成では、電子部品の周囲にさらにチップコンデンサ素子を実装するための領域が必要であるため、回路基板の実装密度を向上させることができない。したがって、電子部品のノイズ防止用のフィルタ回路を回路基板にできるだけ小さな実装面積で実装することが検討されている。

[0004] 例えば、図 21は、従来のノイズフィルタをコネクタに収納し、一体化した例を示す図である。この従来例では、コネクタ 270のハウジング 271にプラグが挿入されるプラグ挿入室 272と、その後方部に収納室 273を設け、コンデンサ素子アレイ等で構成するフィルタ 280を収納室 273内に収納し、一体化した構成が示されている。ハウジング 271には、端子ピン 274の延在部が収納室 273に突出した端子 274Aと、プリント配線に接続する端子 275の一端 275Aとが収納室 273内で対向して配置され、さらに短辺方向の両側にグランド電極 276が設けられている。

[0005] フィルタ 280には、入力側外部電極 282、出力側外部電極 284およびグランド電極 286が設けられ、内部にはコンデンサ素子（図示せず)が端子ピン 274に対応する個数形成されている。このフィルタ 280が、上下面を端子ピン 274の端子 274Aと端子 2 75の一端 275Aで挟まれ、かつ、両側面をグランド電極 276で挟まれた状態で収納室 273【こ収糸内されて!ヽる。

[0006] このような構成により、ノイズ防止のためのフィルタ回路をコネクタに一体化して、回路基板上での実装面積を低減した例が、日本特開平 6— 20746号公報 (以下、「特許文献 1」と記す）に開示されている。

[0007] また、複数の端子ピンとこの端子ピンを取り囲むように位置し、かつ接地電位に接続される金属製シェルとを備えた雄型コネクタと、上記シェルの凹部内に上記端子ピンを貫通させて装着可能なシート型ノイズフィルタとからなる構成が、日本特開平 11 — 329609号公報（以下、「特許文献 2」と記す）に開示されている。シート型ノイズフィルタは、弾性変形可能な薄ヽ絶縁シート上にノイズ除去用回路が設けられて、るものであって、端子ピンが貫通する複数の孔を設けてあるとともに、上記シェルの凹部に装着された状態でシェルの内面に弾性的に当接する複数の突片が外周縁部より突出した形状力なる。

[0008] また、複数の端子ピンを有するコネクタにおいて、その端子ピンに取り囲まれた領域にシート型のノイズ吸収素子を配置して回路基板に接続する構造が、日本特開 200 4— 335946号公報（以下、「特許文献 3」と記す）に開示されている。シート型ノイズフィルタは弾性変形可能な薄ヽ絶縁シート上にノイズ除去用回路が設けられて、るものであり、これを回路基板にコネクタとともに接続することで、ノイズ除去機能を持たせるものである。この構成により、ノイズフィルタ回路を形成した絶縁シートがコネクタと回路基板との間に配置されるので、回路基板の実装面積を低減できる。

[0009] し力しながら、特許文献 1では、コンデンサ素子アレイ力もなるフィルタは、回路基板面に対して垂直方向に配置される構成であるため、低背化が非常に困難であり、薄型化が特に要求される携帯電話機等の携帯型電子機器には使用し難い。

[0010] また、特許文献 2におヽては、シート型ノイズフィルタを端子ピンに挿入し、雌型のコネクタを端子ピンに挿入して使用すればよいので実装構成が簡単である。しかし、端子ピンに挿入するときにコンデンサ素子等の素子が損傷される可能性がある。これを防止するためには、挿入時に加わる荷重によっても変形し難、ように充分な厚みのシートを用いる必要がある。また、この構成のコネクタは表面実装型ではないので、特許文献 1の場合と同様に低背化は困難である。

[0011] さらに、特許文献 3においては、シート型ノイズフィルタをコネクタの直下に配置してコネクタに対する薄型のノイズフィルタを構成するものである。しかし、コンデンサ素子単体をコネクタと回路基板との間に電気的に挿入して構成するのみであり、回路構成で要求される周波数フィルタを形成することは困難である。

[0012] さらに、シート型のノイズフィルタを構成するために、あら力じめコンデンサ素子と抵抗等の素子を同一面上に形成して回路を形成すると、シート状のノイズフィルタの作製プロセスが複雑となり、歩留まりの低下によるコストアップを生じやすい。

発明の開示

[0013] 本発明の電子回路接続構造体は、第 1の回路基板の接続端子に第 1の端子が接続された雄型コネクタと、第 2の回路基板の接続端子に第 2の端子が接続された雌型コネクタとが嵌合されてなる積層構成である。そして、雄型コネクタの両側に配置された第 1の端子と第 1の回路基板とにより囲まれた領域部に、複数の第 1の受動素子が形成された第 1のシート状基板が配置され、第 1の受動素子の電極端子と第 1の回路基板の接続端子とが接続され、さらに第 1の受動素子の電極端子の一方と第 1の端子とが接続端子の間を接続する配線により電気的に接続されている。また、雌型コネクタの両側に配置された第 2の端子と第 2の回路基板とにより囲まれた領域部に、複数の第 2の受動素子が形成された第 2のシート状基板が配置され、第 2の受動素子の電極端子と第 2の回路基板の接続端子とが接続され、さらに第 2の受動素子の電極端子の一方と第 2の端子とが接続端子の間を接続する配線により電気的に接続されている。そして、雄型コネクタと雌型コネクタとを嵌合することにより、第 1のシート状基板の第 1の受動素子と第 2のシート状基板の第 2の受動素子とでフィルタ回路を構成している。

[0014] このような構成とすることにより、第 1の受動素子および第 2の受動素子が、それぞれ雄型コネクタおよび雌型コネクタに対して立体的に配置されるにもかかわらず、積層した電子回路接続構造体の厚みは第 1の受動素子および第 2の受動素子を設けない場合と同一とすることができる。この結果、第 1の回路基板あるいは第 2の回路基板における実装面積を低減することができ、小型で、薄型でありながらさらに高機能の電子回路接続構造体を実現できる。なお、第 1の受動素子および第 2の受動素子は、それぞれ薄膜形成技術を用いて作製することが望ましヽ。

[0015] また、本発明の電子回路接続構造体は、第 1の基材上に一定のピッチで形成された第 1接続端子領域を有する第 1配線基板と、第 2の基材上に第 1接続端子領域と同じピッチで形成された第 2接続端子領域を有する第 2配線基板と、第 1配線基板の第 1接続端子領域と第 2配線基板の第 2接続端子領域とを電気的に接続するシート状基板とを備えている。そして、このシート状基板が少なくとも表面が絶縁性のシート状基材と、シート状基材上に形成された、 2つの配線基板の接続端子間を接続する複数の配線導体と、シート状基材上に形成された、下層電極層、誘電体層および上層電極層から構成されるコンデンサ素子とを備え、配線導体のうちのあらかじめ設定した配線導体がコンデンサ素子の下層電極層または上層電極層に電気的に接続され、コンデンサ素子の上層電極層または下層電極層が配線導体のうちのグランド導体に接続されてヽる構成カゝらなる。

[0016] このような構成とすることにより、コンデンサ素子を形成しても薄型で可撓性を有するシート状基板を用いて、第 1配線基板と第 2配線基板とを電気的に接続すると同時に、ノイズ除去用のコンデンサ素子とも接続することができる。この結果、従来構成に比べて、回路規模をより高密度にすることが可能な電子回路接続構造体を実現できる。

[0017] また、本発明の電子回路接続構造体の製造方法は、雄型コネクタの両側に配置された第 1の端子で囲まれた領域より少なくとも小さな形状で、第 1の端子に対応する位置に第 1の受動素子を設けた第 1のシート状基板を形成するステップと、雄型コネクタの第 1の端子および第 1のシート状基板の第 1の受動素子の電極端子にそれぞれ対応する位置に接続端子を有する第 1の回路基板を形成するステップと、雌型コネクタの両側に配置された第 2の端子で囲まれた領域より少なくとも小さな形状で、第 2の端子に対応する位置に第 2の受動素子を設けた第 2のシート状基板を形成するステップと、雌型コネクタの第 2の端子および第 2のシート状基板の第 2の受動素子の電極端子にそれぞれ対応する位置に接続端子を有する第 2の回路基板を形成するステップと、第 1の回路基板の接続端子と、第 1の受動素子の電極端子および雄型コネクタの第 1の端子とを、それぞ; 立置合わせして接続するステップと、第 2の回路基板の接続端子と、第 2の受動素子の電極端子および雌型コネクタの第 2の端子とを、それぞ; tl^立置合わせして接続するステップと、雄型コネクタと雌型コネクタとを嵌合することにより、第 1の受動素子と第 2の受動素子とでフィルタ回路を構成するステップとを備えた方法力なる。

[0018] このような方法とすることにより、第 1のシート状基板および第 2のシート状基板を積層して構成する電子回路接続構造体を簡単な製造ステップにより作製することができる。

図面の簡単な説明

[0019] [図 1A]図 1Aは、本発明の第 1の実施の形態に力かる電子回路接続構造体の断面図である。

[図 1B]図 1Bは、本発明の第 1の実施の形態に力かる電子回路接続構造体のコネクタ接続部分のフィルタ回路の回路構成を示す図である。

[図 2A]図 2Aは、本発明の第 1の実施の形態の電子回路接続構造体における、第 1 の回路基板の断面図である。

[図 2B]図 2Bは、本発明の第 1の実施の形態の電子回路接続構造体における、第 1 のシート状基板の断面図である。

[図 2C]図 2Cは、本発明の第 1の実施の形態の電子回路接続構造体における、雄型コネクタの断面図である。

[図 2D]図 2Dは、図 2Aから図 2Cの構成要素を接続した本発明の第 1の実施の形態の電子回路接続構造体の断面図である。

[図 3]図 3は、本発明の第 1の実施の形態の電子回路接続構造体において、第 1のシート状基板を雄型コネクタの第 1の回路基板に対向する面上に固定した状態を示す平面図である。

[図 4A]図 4Aは、本発明の第 1の実施の形態の電子回路接続構造体における、第 2 の回路基板の断面図である。

[図 4B]図 4Bは、本発明の第 1の実施の形態の電子回路接続構造体における、第 2 のシート状基板の断面図である。圆 4C]図 4Cは、本発明の第 1の実施の形態の電子回路接続構造体における、雌型コネクタの断面図である。

[図 4D]図 4Dは、図 4Aから図 4Cの構成要素を接続した本発明の第 1の実施の形態の電子回路接続構造体の断面図である。

[図 5]図 5は、本発明の第 1の実施の形態の電子回路接続構造体において、第 2のシート状基板を雌型コネクタの第 2の回路基板に対向する面上に固定した状態を示す平面図である。

[図 6A]図 6Aは、本発明の第 1の実施の形態の電子回路接続構造体において、端子に対してコンデンサ素子のみを接続してノイズ除去を行う場合と、抵抗素子とコンデンサ素子とをまったく接続しなヽ場合の構成を示す図である。

[図 6B]図 6Bは、図 6Aにおいて、抵抗素子とコンデンサ素子とをまったく接続しない場合の構成を示す図である。

[図 6C]図 6Cは、図 6Aにおいて、端子に対してコンデンサ素子のみを接続してノイズ除去を行う場合の構成を示す図である。

[図 7]図 7は、本発明の第 1の実施の形態に力かる電子回路接続構造体の別の例の断面図である。

圆 8A]図 8Aは、本発明の第 2の実施の形態に力かる電子回路接続構造体の図 9の 8A— 8A線断面図である。

[図 8B]図 8Bは、図 8Aのコネクタ接続部分のフィルタ回路の回路構成を示す図である。

[図 8C]図 8Cは、図 8Aのコネクタ接続部分のフィルタ回路の回路構成を示す図である。

[図 9]図 9は、本発明の第 2の実施の形態の電子回路接続構造体において、第 1のシート状基板を雄型コネクタの第 1の回路基板に対向する面上に固定した状態を示す平面図である。

圆 10A]図 10Aは、本発明の第 2の実施の形態の電子回路接続構造体において、第 1のシート状基板の第 1の受動素子である抵抗素子を形成した表面側から見た平面図である。圆 10B]図 10Bは、本発明の第 2の実施の形態の電子回路接続構造体において、第 1のシート状基板の第 1の受動素子であるインダクタンス素子を形成した裏面側から見た平面図である。

圆 11A]図 11Aは、本発明の第 3の実施の形態の電子回路接続構造体に力かるシート状基板の構成を説明する平面図である。

[図 11B]図 11Bは、図 11Aの 11B—11B線断面図である。

圆 12A]図 12Aは、本発明の第 3の実施の形態の電子回路接続構造体に力かるシート状基板を用いて、 2つの配線基板間を接続する構成を説明する第 1配線基板と第 2 配線基板とを固定用下ベースに配置したときの図 12Bの 12A—12A線断面図である。

[図 12B]図 12Bは、図 12Aの平面図である。

圆 12C]図 12Cは、本発明の第 3の実施の形態の電子回路接続構造体に力かるシート状基板を用いて、 2つの配線基板間を接続する構成を説明するシート状基板を位置合わせして固定用上ベースにより固定し、電気的および機械的な接続をした状態を示す断面図である。

圆 12D]図 12Dは、本発明の第 3の実施の形態の電子回路接続構造体に力かるシート状基板の等価回路図である。

圆 13A]図 13Aは、本発明の第 3の実施の形態の電子回路接続構造体に力かるシート状基板の第 1の変形例の平面図である。

圆 13B]図 13Bは、本発明の第 3の実施の形態の電子回路接続構造体に力かるシート状基板の第 2の変形例の平面図である。

圆 14A]図 14Aは、本発明の第 3の実施の形態の電子回路接続構造体に力かるシート状基板の第 3の変形例の平面図である。

[図 14B]図 14Bは、図 14Aの 14B—14B線断面図である。

[図 14C]図 14Cは、図 14Aの 14C 14C線断面図である。

[図 14D]図 14Dは、図 14Aの 14D— 14D線断面図である。

圆 15A]図 15Aは、本発明の第 3の実施の形態に力かるシート状基板の第 4の変形例の平面図である。 [図 15B]図 15Bは、図 15Aの 15B—15B線断面図である。

圆 16A]図 16Aは、本発明の第 3の実施の形態の電子回路接続構造体に力かるシート状基板の第 5の変形例の平面図である。

[図 16B]図 16Bは、図 16Aの 16B—16B線断面図である。

圆 17A]図 17Aは、本発明の第 4の実施の形態の電子回路接続構造体に力かるシート状基板の平面図である。

[図 17B]図 17Bは、図 17Aの 17B— 17B線断面図である。

[図 17C]図 17Cは、図 17Aの 17C— 17C線断面図である。

[図 17D]図 17Dは、図 17Aの 17D— 17D線断面図である。

圆 18A]図 18Aは、本発明の第 4の実施の形態の電子回路接続構造体に力かるシート状基板を用いて、 2つの配線基板間を接続する構成を説明する第 1配線基板と第 2 配線基板とを固定用下ベースに配置したときの図 18Bの 18A— 18 A線断面図である。

[図 18B]図 18Bは、図 18Aの平面図である。

圆 18C]図 18Cは、本発明の第 4の実施の形態の電子回路接続構造体に力かるシート状基板を用いて、 2つの配線基板間を接続する構成を説明するシート状基板を位置合わせして固定用上ベースにより固定し、電気的および機械的な接続をした状態を示す断面図である。

圆 19A]図 19Aは、本発明の第 5の実施の形態の電子回路接続構造体に力かるシート状基板の平面図である。

[図 19B]図 19Bは、図 19Aの 19B—19B線断面図である。

圆 20A]図 20Aは、本発明の第 5の実施の形態の電子回路接続構造体に力かるシート状基板を用いて、 2つの配線基板間を接続する構成を説明する第 1配線基板と第 2 配線基板とを固定用下ベースに配置したときの図 20Bの 20A—20A線断面図である。

[図 20B]図 20Bは、図 20Aの平面図である。

圆 20C]図 20Cは、本発明の第 5の実施の形態の電子回路接続構造体に力かるシート状基板を用いて、 2つの配線基板間を接続する構成を説明するシート状基板を位置合わせして固定用上ベースにより固定し、電気的および機械的な接続をした状態を示す断面図である。

[図 21]図 21は、従来のノイズフィルタをコネクタに収納し、一体ィ匕した例を示す図である。

符号の説明

10 第 1の回路基板

11, 16, 31, 36, 51 基材

12, 12A, 12B 入力用配線

13A, 13B, 13C, 13D, 13E, 13F, 32A, 32B, 32C, 32D, 32E 接続端子 13G, 13H, 32F, 32G 配線

14, 34, 60, 61, 159 貫通導体

15, 50 第 1のシート状基板

17, 19, 20, 22, 37, 39, 41, 52, 54, 55, 57, 58, 59 電極端子

18, 21, 53, 56 抵抗素子 (第 1の受動素子）

25 雄型コネクタ

26, 46 ハウジング

27, 27A, 27B, 27C, 27D 第 1の端子

28, 48 はんだ

30 第 2の回路基板

33 接地端子

35 第 2のシート状基板

38, 40 コンデンサ素子 (第 2の受動素子）

45 雌型コネクタ

47, 47A, 47B, 47C, 47D 第 2の端子

49A 第 1の凹部

49B 第 2の凹部

62 インダクタンス素子 (第 1の受動素子）

101, 125, 126, 135, 145, 155, 160, 180 シート状基板 102, 136, 146, 156, 181 シート状基材

103, 137, 162A, 165, 182 配線導体

103A, 103B, 105B, 137A, 137B, 139B, 147B, 182A, 186A 接続領域 103C, 137C, 147, 158, 162 下層電極層

104, 138, 148, 163, 185 誘電体層

105, 139, 149, 157, 164, 186 上層電極層

105A, 139A, 147A, 158A グランド導体

106, 140, 150, 161， 183, 184 コンデンサ素子

107, 144, 166, 187 保護膜

110, 167 第 1配線基板

111, 168 第 1の基材

112, 169 第 1接続端子領域

114, 170 第 2配線基板

115, 171 第 2の基材

116, 172 第 2接続端子領域

116A 基板間接続端子領域

116B グランド接続端子領域

118, 173, 190 固定用下ベース

119, 174, 191 弾性部材

120, 175, 192 固定用上ベース

142 抵抗体層

143 抵抗体

164A グランド導体 (配線導体）

169A, 172A 素子接続端子領域

169B, 172B グランド接続端子領域

169C, 172C 接続端子領域

182B, 182C 一部（下層電極層）

発明を実施するための最良の形態 [0021] 以下、本発明の積層型の電子回路接続構造体について、図面を参照しながら説明する。なお、同一要素については同一符号を付しており、説明を省略する場合がある

[0022] (第 1の実施の形態）

図 1Aは、本発明の第 1の実施の形態にカゝかる積層型の電子回路接続構造体の断面図で、図 1Bはコネクタ接続部分のフィルタ回路の回路構成を示す図である。また、図 2Aから図 2Cは、第 1の回路基板 10、第 1のシート状基板 15および雄型コネクタ 2 5のそれぞれの構成を示す図で、図 2Dはこれらを接続した構成を示す断面図である。そして、図 3は、第 1のシート状基板 15を雄型コネクタ 25の第 1の回路基板 10に対向する面上に固定した状態を示す平面図である。図 4Aから図 4Cは、第 2の回路基板 30、第 2のシート状基板 35および雌型コネクタ 45のそれぞれの構成を示す図で、図 4Dはこれらを接続した構成を示す断面図である。そして、図 5は、第 2のシート状基板 35を雌型コネクタ 45の第 2の回路基板 30に対向する面上に固定した状態を示す平面図である。

[0023] 以下、図 1Aから図 5を用いて、本実施の形態の電子回路接続構造体について説明する。なお、本実施の形態では、第 1の受動素子が抵抗素子力なり、第 2の受動素子がコンデンサ素子力なり、フィルタ回路が CRフィルタである場合を例として説明する。以下では、第 1の受動素子を抵抗素子、第 2の受動素子をコンデンサ素子とよぶ場合もある。

[0024] 図 1Aに示すように、本実施の形態の電子回路接続構造体は、第 1の回路基板 10 の接続端子に第 1の端子が接続された雄型コネクタ 25と、第 2の回路基板 30の接続端子に第 2の端子が接続された雌型コネクタ 45とが嵌合されてなる積層構成である。そして、雄型コネクタ 25の両側に配置された第 1の端子と第 1の回路基板 10とにより囲まれた領域部に、複数の第 1の受動素子が形成された第 1のシート状基板 15が配置され、第 1の受動素子の電極端子と第 1の回路基板 10の接続端子とが接続され、さらに第 1の受動素子の電極端子の一方と第 1の端子とが接続端子の間を接続する配線により電気的に接続されている。また、雌型コネクタ 45の両側に配置された第 2 の端子と第 2の回路基板 30とにより囲まれた領域部に、複数の第 2の受動素子が形成された第 2のシート状基板 35が配置され、第 2の受動素子の電極端子と第 2の回路基板 30の接続端子とが接続され、さらに第 2の受動素子の電極端子の一方と第 2 の端子とが接続端子の間を接続する配線により電気的に接続されている。そして、雄型コネクタ 25と雌型コネクタ 45とを嵌合することにより、第 1のシート状基板 15の第 1 の受動素子と第 2のシート状基板 35の第 2の受動素子とで CRフィルタ回路を構成している。

[0025] 最初に、第 1の回路基板 10、第 1のシート状基板 15および雄型コネクタ 25を一体化した構成について、図 2Aから図 2Dと図 3を用いて説明する。

[0026] 図 2Aに示すように、第 1の回路基板 10は、少なくとも両面配線基板力もなる。基材 11の一方の面に入力用配線 12が形成されている。この入力用配線 12は、基材 11 の両側から中央部に向けて延在され、貫通導体 14を介して他方の面に形成された接続端子 13C、 13Dに接続されている。なお、入力用配線 12、貫通導体 14および接続端子 13C、 13Dは、雄型コネクタ 25の第 1の端子 27の個数分、第 1の端子 27 のピッチに対応して形成されている。また、基材 11の他方の面上には、第 1の端子 2 7に接続する接続端子 13 A、 13Fおよび第 1のシート状基板 15の電極端子 17、 22 に接続する接続端子 13B、 13Eが形成されている。これらの接続端子 13A、 13B、 1 3E、 13Fも、雄型コネクタ 25の第 1の端子 27の個数分形成されている。

[0027] さらに、本実施の形態の場合には、接続端子 13Aと接続端子 13Bとは、配線 13G により電気的に接続されている。同様に、接続端子 13Eと接続端子 13Fとは、配線 1 3Hにより電気的に接続されている。以上により、第 1の回路基板 10が形成されているが、図示しない延在領域には半導体素子や受動部品等の種々の電子部品が実装されている。また、基材 11中に電子部品を内蔵する場合や多層配線構成とする場合もある。なお、このような構成力もなる第 1の回路基板 10は従来のプロセスにより容易に作製できるので、製造ステップにつヽては説明を省略する。

[0028] 図 2Bに示すように、第 1のシート状基板 15は、本実施の形態では第 1の受動素子である抵抗素子 18、 21が第 1の端子 27に対応した個数だけアレイ状に配置されている。すなわち、抵抗素子 18は両端部に電極端子 17、 19が設けられ、抵抗素子 21 は同様に両端部に電極端子 20、 22が設けられている。このような構造の第 1のシート状基板 15は、例えばポリイミド榭脂等の榭脂シートを基材 16として、この面上にアルミニゥム (A1)あるいは銅 (Cu)を蒸着やめつきにより形成し、ニクロム、窒化タンタルあるいはサーメット材料等の公知の抵抗膜を蒸着やスパッタリングにより形成し、図 3に示すようにパターン形成を行うことで作製することができる。

[0029] なお、抵抗素子 18、 21を外部環境力も保護するために、電極端子 17、 19、 20、 2 2を除、て絶縁保護層（図示せず)を形成してもよ!ヽ。絶縁保護層を形成することで、耐環境性に優れた第 1のシート状基板 15とすることができる。絶縁保護層としては、紫外線硬化型榭脂が印刷プロセスで形成しやすぐかつ耐湿性に優れて！/、るので好適である力特にこのような材料に限定されるものではなぐ例えば、スパッタリング等で無機材料力もなる絶縁膜を形成してもよい。さらに、電極端子 17、 19、 20、 22は、例えば銅 (Cu)膜を 5 μ m〜20 μ m形成した上に金 (Au)膜を約 0. 2 μ m程度形成すれば、第 1の回路基板 10上に設けられた接続端子 13B、 13C、 13D、 13Eとのはんだ付け性を良好にできるので望ま、。

[0030] また、図 2Cに示すように、雄型コネクタ 25はハウジング 26に第 1の端子 27を一体成型して構成されており、第 1の端子 27は第 1の回路基板 10の接続端子 13A、 13F と接続する接続部が両側に突出して設けられている。このような雄型コネクタ 25につ V、ては一般的に市販されて！、るものを用いることができるので、説明を省略する。

[0031] 図 3に示すように、第 1のシート状基板 15は雄型コネクタ 25の第 1の端子 27で囲まれたノヽウジング 26の面上に固定されている。第 1の端子 27と第 1のシート状基板 15 の第 1の受動素子である抵抗素子 18、 21は同じ個数が対応する位置にそれぞれ配置されている。なお、固定方法は、例えば接着剤を用いることが簡単で望ましい。

[0032] このような構成の第 1の回路基板 10、第 1のシート状基板 15および雄型コネクタ 25 を用いて、図 3に示すように第 1のシート状基板 15を雄型コネクタ 25に固定した後、図 2Dに示すように第 1の回路基板 10のそれぞれの接続端子 13A、 13B、 13C、 13 D、 13E、 13Fと第 1のシート状基板 15の電極端子 17、 19、 20、 22および雄型コネクタ 25の第 1の端子 27とを、例えばはんだ 28により接続することで、一体化した構成を作製する。なお、導電性接着剤等により接続してもよい。

[0033] つぎに、第 2の回路基板 30、第 2のシート状基板 35および雌型コネクタ 45を一体化した構成について説明する。

[0034] 図 4Aに示すように、第 2の回路基板 30は、少なくとも両面配線基板力もなる。基材 31の一方の面に、第 2のシート状基板 35の電極端子 37、 39、 41および雌型コネクタ 45の第 2の端子 47と接続するための接続端子 32A、 32B、 32C、 32D、 32Eと、接続端子 32Aと接続端子 32Bとを接続する配線 32F、接続端子 32Dと接続端子 32 Eとを接続する配線 32Gおよび接続端子 32A、 32Eから延在された配線が形成されている。さらに、接続端子 32Cについては、貫通導体 34を介して他方の面に形成されている接地端子 33に接続されている。なお、接続端子 32A、 32B、 32C、 32D、 3 2Eは、雌型コネクタ 45の第 2の端子 47の個数分、第 2の端子 47のピッチに対応して形成されている。なお、接続端子 32Cについては、接地端子 33と貫通導体 34により接続することから、共通の接続端子としてもよい。また、この接続端子 32Cは、貫通導体 34を介して裏面の接地端子 33に接続するだけでなぐ表面側の雌型コネクタ 45 の接地端子に接続してもよい。

[0035] 以上により、第 2の回路基板 30が形成されているが、図示しない延在領域には半導体素子や受動部品等の種々の電子部品が実装されている。また、基材 31中に電子部品を内蔵する場合や多層配線構成とする場合もある。なお、このような構成からなる第 2の回路基板 30は従来のプロセスにより容易に作製できるので、製造ステップについては説明を省略する。

[0036] 図 4Bに示すように、第 2のシート状基板 35は、本実施の形態では第 2の受動素子であるコンデンサ素子 38、 40が第 2の端子 47に対応した個数だけアレイ状に配置されている。すなわち、コンデンサ素子 38は両端部に電極端子 37、 39が設けられ、コンデンサ素子 40は同様に両端部に電極端子 39、 41が設けられている。なお、中央部の電極端子 39は両側のコンデンサ素子 38、 40に対して共通に接続されている。

[0037] 第 2のシート状基板 35の作製方法の一例について説明する。第 1のシート状基板 1 5と同様に、例えばポリイミド榭脂等の榭脂シートを基材 36として用い、この基材 36上に薄膜プロセスによりコンデンサ素子 38、 40をアレイ状に形成し、さらに第 2の回路基板 30の接続端子 32B、 32C、 32Dと接続するための電極端子 37、 39、 41とを、同様に薄膜プロセスとめっきプロセスにより形成することで作製できる。 [0038] コンデンサ素子 38、 40は、例えば以下のようにして作製する。基材 36上に下層電極膜 (図示せず)を、例えばマスク蒸着により所定の位置に形成する。その後、この下層電極膜の一部を残して、その表面に誘電体膜（図示せず)を、例えば同様にマスクを用いたスパッタリングにより形成する。この誘電体膜上にさらに上層電極膜 (図示せず)を形成する。つぎに、電極端子 37、 39、 41を形成することにより、第 2のシート状基板 35を得ることができる。

[0039] なお、コンデンサ素子 38、 40を外部環境力保護するために、電極端子 37、 39、 41を除いて絶縁保護層（図示せず)を形成することで、耐環境性に優れた第 2のシート状基板 35とすることができる。

[0040] さらに、具体的な作製方法の一例を説明する。下層電極膜としては、低抵抗で密着性がよぐかつ誘電体膜との反応性が低い材料であれば、特に限定はないが、成膜の容易さからアルミニウム (A1)膜は好適な材料の 1つであり、成膜法としては、真空蒸着、スパッタリングまたはめつき法等を組合せることができる。また、誘電体膜としては、比誘電率が大きぐその温度係数の小さい材料が好ましぐ例えば二酸ィ匕シリコン（SiO )やチタン酸バリウム（BaTiO )、チタン酸ストロンチウム（SrTiO )または酸

2 3 3 化チタン (TiO )等、一般的に誘電体材料として用いられている材料を用いることもで

2

きる。これらの材料を用いた成膜方法としては、スパッタリング、真空蒸着、ゾルゲル法やプラズマ化学気相成膜法 (PCVD法)等を用いることが可能である。さらに、上層電極膜としては、下層電極膜と同様な材料を適宜用いることができる。

[0041] また、絶縁保護層としては、紫外線硬化型榭脂が印刷プロセスで形成しやすぐかつ耐湿性に優れてヽるので好適である力特にこのような材料に限定されるものではなぐ例えば、スパッタリング等で無機材料カゝらなる絶縁膜を形成してもよい。さらに、電極端子 37、 39、 41は、例えば銅（Cu)膜を 5 πι〜20 /ζ πι形成した上に金 (Au) 膜を約 0. 2 /z m程度形成すれば、第 2の回路基板 30上に設けられた接続端子 32B 、 32C、 32Dとのはんだ付け性を良好にできるので望ましい。

[0042] つぎに、図 4Cに示すように、雌型コネクタ 45はハウジング 46に第 2の端子 47を一体成型して構成されており、第 2の端子 47は第 2の回路基板 30の接続端子 32A、 3 2Eと接続する接続部が両側に突出して設けられている。このような雌型コネクタ 45にっ、ては一般的に市販されて、るものを用いることができるので、説明を省略する。

[0043] 図 5に示すように、第 2のシート状基板 35は雌型コネクタ 45の第 2の端子 47で囲まれたノヽウジング 46の面上に固定されている。第 2の端子 47と第 2のシート状基板 35 の第 2の受動素子であるコンデンサ素子 38、 40は同じ個数が対応する位置にそれぞれ配置されている。この固定は、例えば接着剤を用いることが簡単で好ましい。

[0044] このような構成の第 2の回路基板 30、第 2のシート状基板 35および雌型コネクタ 45 を用いて、図 5に示すように第 2のシート状基板 35を雌型コネクタ 45に固定した後、図 4Dに示すように第 2の回路基板 30のそれぞれの接続端子 32A、 32B、 32C、 32 D、 32Eと第 2のシート状基板 35の電極端子 37、 39、 41および雌型コネクタ 45の第 2の端子 47とを、例えばはんだ 48により接続することで、一体化した構成を作製する。なお、導電性接着剤等により接続してもよい。

[0045] 図 2Dおよび図 4Dに示すような一体ィ匕した構成とした後、雄型コネクタ 25と雌型コネクタ 45とを嵌合すると、図 1 Aに示す電子回路接続構造体が得られる。

[0046] 雄型コネクタ 25と雌型コネクタ 45とによる第 1の回路基板 10と第 2の回路基板 30との電気的接続は、以下のようである。第 1の回路基板 10の入力用配線 12は、貫通導体 14を介して他方の面に形成された接続端子 13C、 13Dに接続されている。そして、この接続端子 13C、 13Dと第 1のシート状基板 15の電極端子 19、 20と力はんだ等により接続されている。さらに、電極端子 17、 22と接続端子 13B、 13Eとがそれぞれはんだ等により接続されている。そして、この接続端子 13Aと接続端子 13Bとは、配線 13Gにより接続されており、また接続端子 13Eと接続端子 13Fとが配線 13Hにより接続されている。したがって、入力信号 (IN)は、抵抗素子 18、 21を介して雄型コネクタ 25の第 1の端子 27にそれぞれ流れる。

[0047] 一方、雌型コネクタ 45の第 2の端子 47は、第 2の回路基板 30の接続端子 32A、 32 Eに接続されている。したがって、入力信号 (IN)は、抵抗素子 18、 21、第 1の端子 2 7、第 2の端子 47および接続端子 32A、 32Eを介して接続端子 32A、 32Eの延在部であるそれぞれの配線に出力される。

[0048] 一方、第 2の回路基板 30の接続端子 32Aと接続端子 32B、および接続端子 32D と接続端子 32Eとは、それぞれ配線 32F、 32Gにより接続されている。そして、接続端子 32B、 32Dは第 2のシート状基板 35のコンデンサ素子 38、 40の一方の電極端子 37、 41に接続されている。また、コンデンサ素子 38、 40の他方の電極端子 39は第 2の回路基板 30の接続端子 32Cに接続され、かつ貫通導体 34を介して接地端子 33と接続されている。

[0049] 以上の構成からわかるように、本実施の形態では、図 1Bに示すように入力信号 (IN )と出力信号 (OUT)とに対して抵抗素子 18、 21が直列に挿入され、かつコンデンサ素子 38、 40がこれに対して並列に接続されるとともにその電極端子の一方が接地されており、 CRフィルタ回路を構成している。

[0050] 本実施の形態の電子回路接続構造体は、 CRフィルタを構成する抵抗素子 18、 21 とコンデンサ素子 38、 40を、それぞれ薄膜プロセスにより形成しており、第 1のシート状基板 15および第 2のシート状基板 35ともに非常に薄型にできる。この第 1のシート状基板 15および第 2のシート状基板 35を、雄型コネクタ 25と第 1の回路基板 10との隙間、雌型コネクタ 45と第 2の回路基板 30との隙間に、それぞれ配置しているので C Rフィルタ回路を付加しても、第 1の回路基板 10および第 2の回路基板 30の実装領域が大きくなることはない。この結果、より高機能で、小型、かつ薄型の電子回路接続構造体を実現できる。

[0051] なお、一般にコネクタの端子のすべてに CRフィルタ回路を接続する必要がない場合が多い。このような場合の構成を、図 6Aから図 6Cに示す。図 6Aから図 6Cは、抵抗素子とコンデンサ素子とをまったく接続しない場合と、端子に対してコンデンサ素子のみを接続してノイズ除去を行う場合の構成を示す図である。以下では、説明の都合上、図 6Aに示す左側の第 1の端子 27と第 2の端子 47を第 1の端子 27Aと第 2の端子 47Aとよび、右側の第 1の端子 27と第 2の端子 47を第 1の端子 27Bと第 2の端子 47Bとよぶ。

[0052] 図 6Aに示すように、第 1の端子 27Aが接続されている第 1の回路基板 10の接続端子 13A、 13B、 13Cの間が配線により電気的に接続されている。これにより、入力用配線 12Aから入力された入力信号 (IN)は、抵抗素子 18を介さずに第 1の端子 27A に流れる。

[0053] また、第 2の端子 47Aが接続されている第 2の回路基板 30の接続端子 32Aと、コンデンサ素子 38の一方の電極端子 37が接続されている接続端子 32Bとの間には配線が設けられておらず、開放状態である。

[0054] このような配線構成とすることで、図 6Bに示すように抵抗素子 18とコンデンサ素子 3

8がまったく接続されな、回路構成とすることができる。

[0055] 一方、第 1の端子 27Bが接続されている第 1の回路基板 10の接続端子 13D、 13E

、 13Fの間も、同様に配線により電気的に接続されている。これにより、入力用配線 1

2Bから入力された入力信号 (IN)は、抵抗素子 21を介さずに第 1の端子 27Bに流れる。

[0056] また、第 2の端子 47Bが接続されている第 2の回路基板 30の接続端子 32Eと、コンデンサ素子 40の一方の電極端子 41が接続されて!、る接続端子 32Dとの間は配線により接続されている。

[0057] このような配線構成とすることで、図 6Cに示すように入力信号 (IN)と出力信号 (O UT)との間にコンデンサ素子 40が接続され、他方の電極端子が接地端子 (G)に接続されたノイズ防止の回路構成とすることができる。

[0058] 本実施の形態の電子回路接続構造体では、第 1のシート状基板 15、第 2のシート状基板 35、雄型コネクタ 25および雌型コネクタ 45の構成を一定としながら、第 1の回路基板 10と第 2の回路基板の配線のパターンを変更するだけで、端子に応じて CR フィルタ回路、コンデンサ素子のみのノイズ防止回路あるいはフィルタ回路を接続しな、構成を自由に設定できる。したがって、電子回路接続構造体の設計の自由度を広げることができる。

[0059] さらに、第 1のシート状基板 15の第 1の受動素子 18、 21をコンデンサ素子とし、第 2 のシート状基板 35の第 2の受動素子 38、 40を抵抗素子としてもよい。このような構成とすれば、入力信号 (IN)と出力信号 (OUT)との間にコンデンサ素子が接続され、抵抗素子の一方の電極端子が接地端子に接続されたノ、ィパスフィルタ回路とすることちでさる。

[0060] なお、本実施の形態では、第 1の回路基板および第 2の回路基板の表面上に第 1 のシート状基板および第 2のシート状基板を形成する例で説明したが、これに限られない。例えば、図 7に示すように、少なくとも第 1の回路基板 10に第 1のシート状基板 15を収納する第 1の凹部 49Aまたは第 2の回路基板 30に第 2のシート状基板 35を収納する第 2の凹部 49Bの、ずれかを設けてもょ、ことは、うまでもな、。これにより、電子部品接続構造体の厚みをさらに薄くできる。

[0061] この場合、第 1の凹部 49Aまたは第 2の凹部 49Bに設けられた第 1の受動素子または第 2の受動素子と接続される電極端子は、貫通導体を介して、所定の電極と接続される。そのため、第 1の回路基板 10および第 2の回路基板 30は多層配線基板を用、ることが好まし!/、。

[0062] (第 2の実施の形態）

図 8Aは、本発明の第 2の実施の形態に力かる電子回路接続構造体の断面図で、図 8Bおよび図 8Cはコネクタ接続部分のフィルタ回路構成を示す図である。また、図 9は、本実施の形態で用いる第 1のシート状基板 50を雄型コネクタ 25の第 1の回路基板 10に対向する面上に固定した状態を示す平面図である。さらに、図 10Aは、本実施の形態の第 1のシート状基板 50の第 1の受動素子である抵抗素子を形成した表面側から見た平面図で、図 10Bは同様に第 1の受動素子であるインダクタンス素子を形成した裏面側力見た平面図である。

[0063] 以下、図 8Aから図 10Bを用いて、本実施の形態の電子回路接続構造体について説明する。なお、本実施の形態では、第 1の受動素子が抵抗素子とインダクタンス素子からなり、第 2の受動素子がコンデンサ素子力なり、フィルタ回路が CRフィルタおよび LCフィルタである場合を例として説明する力これに限られない。例えば、第 1の受動素子力ンダクタ素子のみ力もなり、第 2の受動素子がコンデンサ素子力もなる LCフィルタ回路構成であってもよい。以下では、第 1の受動素子を抵抗素子 53とィンダクタンス素子 62とよび、第 2の受動素子をコンデンサ素子 38、 40とよぶ場合もある。

[0064] 図 8Aに示すように、本実施の形態の電子回路接続構造体は、第 1の回路基板 10 の接続端子に第 1の端子 27が接続された雄型コネクタ 25と、第 2の回路基板 30の接続端子に第 2の端子 47が接続された雌型コネクタ 45とが嵌合されてなる積層構成である。この積層構成については、第 1の実施の形態の電子回路接続構造体と同じであるので説明を省略する。 [0065] 本実施の形態では、第 1の回路基板 10、雄型コネクタ 25、第 2の回路基板 30、第 2 のシート状基板 35および雌型コネクタ 45については、第 1の実施の形態の電子回路接続構造体と同じであり、図 10Aと図 10Bに示すように第 1のシート状基板 50の構成が異なることが特徴である。すなわち、本実施の形態では、第 1のシート状基板 50には、その表面側に抵抗素子 53、 56が第 1の実施の形態の第 1のシート状基板 15と同様に形成されているが、一部の領域については抵抗素子を形成せず、裏面に設けたインダクタンス素子 62と接続するために貫通導体 60、 61および電極端子 58、 5 9を形成する領域を設けている。そして、裏面には、図 10Bに示すように導体パターンで形成されたインダクタンス素子 62が設けられて!/、る。このインダクタンス素子 62 は、それぞれ貫通導体 60、 61を介して表面側に形成されている電極端子 58、 59〖こ接続されている。また、これらの電極端子 58、 59は、抵抗素子 53、 56の電極端子 5 2、 54、 55、 57と同一位置で同一のピッチで配置されている。なお、基材 51は第 1の実施の形態と同様に、例えばポリイミド榭脂シートを用いる。また、図 10Bに示す裏面のパターンでは、インダクタンス素子 62に接続する表面側の電極端子のみを点線で示しており、抵抗素子やその電極端子等にっ、ては省略して！/、る。

[0066] 以上のような構成力もなる第 1のシート状基板 50を、図 8Aに示すように接続する。

第 1のシート状基板 50の電極端子 52、 54、 55、 57、 58、 59のピッチは、雄型コネクタ 25の第 1の端子 27のピッチと同じであるので、第 1の実施の形態の電子回路接続構造体と同じ実装方法により接続することができる。なお、図 8Aに示す断面は、図 9 の 8A— 8A線に沿った断面部分である。以下、フィルタ回路構成を説明するが、説明の都合上、端子については図 8Aの左側を第 1の端子 27Cおよび第 2の端子 47C とし、右側を第 1の端子 27Dおよび第 2の端子 47Dとする。

[0067] 左側の第 1の端子 27Cおよび第 2の端子 47Cについては、入力信号 (IN)は抵抗素子 53を介して第 1の端子 27Cに流れ、第 1の端子 27Cおよび第 2の端子 47Cを介して出力信号 (OUT)として出力される。そして、第 2の端子 47Cが接続されている第 2の回路基板 30の接続端子 32Aと第 2のシート状基板 35の電極端子 37が接続されている接続端子 32Bとは配線 32Fにより電気的に接続されている。したがって、コンデンサ素子 38を介して接地端子 33に接続されている。これにより、図 8Bに示すように、これらの端子に対しては、 CRフィルタ回路が接続される。

[0068] 一方、右側の第 1の端子 27Dおよび第 2の端子 47Dについては、入力信号 (IN)はインダクタンス素子 62を介して第 1の端子 27Dに流れ、第 1の端子 27Dおよび第 2の端子 47Dを介して出力信号 (OUT)として出力される。そして、第 2の端子 47Dが接続されている第 2の回路基板 30の接続端子 32Eと第 2のシート状基板 35の電極端子 41が接続されている接続端子 32Dとは配線 32Gにより電気的に接続されている。したがって、コンデンサ素子 40を介して接地端子 33に接続されている。これにより、図 8Cに示すように、これらの端子に対しては、 LCフィルタ回路が接続される。

[0069] 以上のように、本実施の形態の電子回路接続構造体では、第 1のシート状基板 50 の表面側に抵抗素子 53、 56を配置し、裏面側にインダクタンス素子 62を配置するとともに、第 1の回路基板 10と接続するための電極端子 52、 54、 55、 57、 58、 59を雄型コネクタ 25の第 1の端子 27に対応する位置に配置している。これにより、それぞれあらかじめ設定した端子に対して、 CRフィルタ回路または LCフィルタ回路を接続することがでさる。

[0070] さらに、本実施の形態においても、第 1の実施の形態と同様に第 1の回路基板と第 2の回路基板の所定の接続端子間を配線により短絡状態および開放状態とすることで、まったくフィルタ回路を接続しなヽ構成やコンデンサ素子のみを接続する構成とすることもできる。これにより、コネクタの端子に対して要求されるフィルタ回路をそれぞれ接続することができる。すなわち、本実施の形態の電子回路接続構造体では、 CRフィルタ、 LCフィルタ、 Cのみによるノイズ防止回路またはフィルタ回路をまったく接続しな、構成とすることができる。

[0071] なお、第 1の実施の形態および第 2の実施の形態において、抵抗素子およびコンデンサ素子をコネクタの端子の個数分形成したが、本発明はこれに限定されない。フィルタ回路を接続する端子があらかじめ設定されている場合には、その端子に対応する位置にのみ抵抗素子とコンデンサ素子とを形成した第 1のシート状基板および第 2のシート状基板を用いてもょ、。

[0072] さらに、抵抗素子、コンデンサ素子およびインダクタンス素子は、すべて同じ抵抗値や容量等にする必要はなぐそれぞれ異なった値であってもよい。このような異なる値とするためには、パターン形状や巻き数を変えれば容易に可能である。

[0073] また、本実施の形態では、あらかじめ第 1のシート状基板および第 2のシート状基板を雄型コネクタおよび雌型コネクタに接着して力ゝら第 1の回路基板および第 2の回路基板上へ実装したが、本発明はこれに限定されない。第 1のシート状基板および第 2 のシート状基板を先に第 1の回路基板および第 2の回路基板に実装した後、雄型コネクタおよび雌型コネクタをそれぞれ実装してもよ、。

[0074] (第 3の実施の形態）

図 11Aから図 12Dまでは、本発明の第 3の実施の形態に力かる電子回路接続構造体の構成を説明するための図である。図 11Aは、この電子回路接続構造体に用 V、るシート状基板 100の平面図で、図 11Bは図 11Aの 1 IB— 11B線断面図である。また、図 12Aは、第 1配線基板 110と第 2配線基板 114とを固定用下ベース 118に配置したときの断面図で、図 12Bはその平面図、図 12Cはシート状基板 100を位置合わせして固定用上ベース 120により固定し、電気的および機械的な接続をして電子回路接続構造体を作製した状態を示す断面図で、図 12Dはその等価回路図である。なお、図 12Aは、図 12Bに示す 12A—12A線断面図で示している。

[0075] 図 12Cに示すように、本実施の形態の電子回路接続構造体は、第 1の基材上に一定のピッチで形成された第 1接続端子領域を有する第 1配線基板 110と、第 2の基材上に、第 1接続端子領域と同じピッチで形成された第 2接続端子領域を有する第 2配線基板 114と、第 1配線基板 110の第 1接続端子領域と第 2配線基板 114の第 2接続端子領域とを電気的に接続するシート状基板 100とを備えている。そして、シート状基板 100を第 1配線基板 110と第 2配線基板 114とに積層するように配置して圧接した構成とする。シート状基板 100は非常に薄く作製されているので、電子回路接続構造体としての全体の厚みの増加は無視できる程度である。この結果、ノイズ除去用のチップコンデンサを、第 1配線基板 110あるいは第 2配線基板 114の面上に実装することが不要となるので、第 1配線基板 110あるいは第 2配線基板 114をより小型にすることが可能となる。

[0076] 以下、本実施の形態の電子回路接続構造体の構成をさらに詳細に説明する。最初に、シート状基板 100について説明する。シート状基板 100は、少なくとも表面が絶縁性のシート状基材 102と、このシート状基材 102上に形成され、 2つの第 1配線基板 110および第 2配線基板 114の接続端子間を接続する複数の配線導体 103と、シート状基材 102上に形成され、下層電極層 103C、誘電体層 104および上層電極層 105から構成されるコンデンサ素子 106とを備えている。

[0077] そして、本実施の形態の場合には上記配線導体 103のうちのすべてがコンデンサ素子 106の下層電極層 103Cとしても機能している。また、コンデンサ素子 106の上層電極層 105は共通に接続されており、その延在部が配線導体のうちのグランド導体 105Aに接続されている。

[0078] さらに、このシート状基板 100の場合には、コンデンサ素子 106がシート状基材 10 2の中央部に複数個設けられている。また、配線導体 103はコンデンサ素子 106の列を横断するように形成され、 2つの配線基板（図示せず)と接続する接続領域 103 A、 103Bがコンデンサ素子 106を中心として両側にそれぞれ配置されている。さらに、配線導体 103の一部がコンデンサ素子 106のそれぞれの下層電極層 103Cを構成している。

[0079] つぎに、シート状基板 100の製造方法について簡単に説明する。シート状基材 10 2としては、柔軟性を有する比較的薄い榭脂シートを用いることが望ましい。また、コンデンサ素子を形成するための誘電体層 104の耐圧を確保することやパターン加工の面から、その表面はできるだけ平滑であることが望ましい。これらの点から、ポリイミド榭脂は好まし、材料の 1つである。

[0080] シート状基材 102の表面に、例えばアルミニウム (A1)等の導電性が良好で、かつ比較的榭脂に対して密着性のよい金属材料をスパッタリング等の成膜方法により形成する。そして、露光プロセスとエッチングカ卩ェプロセスを行うことにより、図 11Aと図 11Bに示すようなストライプ状に複数の配線導体 103を形成する。

[0081] つぎに、例えばチタン酸バリウム（BaTiO )、酸ィ匕タンタル (Ta O )、窒化ケィ素（S

3 2 5

i N )あるいは酸ィ匕ケィ素（SiO )等、一般に誘電体材料として用いられている材料

3 4 2

を同様にスパッタリングにより膜形成した後、露光プロセスとエッチングプロセスとを行い、誘電体層 104を形成する。この場合に、配線導体 103のうち、下層電極層 103C となる領域を確実に覆うように形成する。この後、さらに例えば銅 (Cu)をスパッタリング等の成膜方法により形成し、露光プロセスとエッチング加工プロセスを行い、上層電極層 105を形成する。

[0082] さらに、グランド導体 105Aの接続領域 105Bを含み、配線導体 103の接続領域 10 3A、 103Bに、例えば銅 (Cu)と金 (Au)力もなる 2層構成のめっき皮膜を形成する。また、この接続領域 103A、 103Bおよびグランド導体 105Aの接続領域 105Bを除く領域には、保護膜 107を形成することが望ましい。この保護膜 107としては、例えばめっきレジスト等の榭脂材料を印刷等により形成することができる。なお、めっき皮膜の厚みは、この保護膜 107の厚みよりも厚く形成することが好ましい。

[0083] 以上により、シート状基板 100が得られる。なお、このようなシート状基板 100は大面積の榭脂シートを用いて、複数個を一括して形成することも可能である。

[0084] つぎに、図 12Aから図 12Dを用いて電子回路接続構造体について説明する。図 1 2Aと図 12Bに示すように、第 1配線基板 110には、第 1の基材 111上に、シート状基板 100の配線導体 103と同じピッチで第 1接続端子領域 112が形成されている。なお、この第 1接続端子領域 112の延在部に種々の配線パターンが形成され、電子部品が実装されているが、図示していない。

[0085] 一方、第 2配線基板 114には、第 2の基材 115上に、シート状基板 100の配線導体 103および第 1配線基板 110の第 1接続端子領域 112と同じピッチで基板間接続端子領域 116Aが形成されている。さらに、第 2配線基板 114には、シート状基板 100 のグランド導体 105Aと接続するためのグランド接続端子領域 116Bも形成されている。このグランド接続端子領域 116Bの延在部は接地端子（図示せず）に接続されている。このグランド接続端子領域 116Bと基板間接続端子領域 116Aとを含めて第 2 接続端子領域 116と称する。なお、第 1配線基板 110には、この第 2接続端子領域 1 16の延在部に種々の配線パターンが形成され、電子部品が実装されている力図示していない。

[0086] 図 12Aと図 12Bに示すように、固定用下ベース 118上に第 1接続端子領域 112と第 2接続端子領域 116とを対応するように位置合わせして、例えば両面テープ等により固定する。その後、シート状基板 100の配線導体 103の 1つであるグランド導体 10 5Aの接続領域 105Bおよび接続領域 103A、 103Bを、第 1接続端子領域 112と第 2接続端子領域 116に密着させる。そして、例えばゴム等の弾性部材 119を間に挟んで固定用上ベース 120を押し付け、図示しないパネまたはネジ等により押圧した状態で固定する。

[0087] これにより、図 12Dに示す等価回路図の構成が実現される。したがって、第 1配線基板 110の第 1接続端子領域 112と第 2配線基板 114の第 2接続端子領域 116とを電気的に接続するとともに、これらに対してコンデンサ素子 106が接続された構成が得られる。これにより、ノイズ除去を行うことができる。コンデンサ素子 106は薄膜プロセスにより形成されているので、シート状基板 100を非常に薄く形成することができる。したがって、図 12Cに示すように、第 1配線基板 110と第 2配線基板 114とに積層するように配置して接続構造体を作製しても、全体としての厚みの増加は無視できる程度である。この結果、ノイズ除去用のチップコンデンサを、第 1配線基板 110あるいは第 2配線基板 114の面上に実装することが不要となるので、第 1配線基板 110または第 2配線基板 114をより小型にすることが可能となる。

[0088] さらに、本実施の形態では、シート状基板 100を圧着により接続しているので、第 1 配線基板 110または第 2配線基板 114に不良が生じても、容易に取り替えることができる。

[0089] なお、弾性部材 119は必ずしも必要ではなぐ固定用上ベース 120をパネにより押圧する場合には設けなくてもよい。

[0090] また、本実施の形態では、固定用下ベース 118と固定用上ベース 120とを用いて、パネまたはネジ等により押圧する構成とした力本発明はこれに限定されない。例えば、クリップで押圧しながら固定する構成でもよい。また、圧接による接続ではなぐはんだゃ導電性接着榭脂による接続も可能である。

[0091] さらに、第 1配線基板 110と第 2配線基板 114との厚みが異なっていても、シート状基板 100がフレキシブル性を有して!/、るので、ある程度の厚みの差を吸収することができる。しかし、吸収できない程度の厚みの差がある場合には、固定用下ベース 118 に段差を設けて、第 1配線基板 110と第 2配線基板 114との表面が同一になるようにすればよい。

[0092] 図 13Aは、本実施の形態の電子回路接続構造体に用いる第 1の変形例のシート状基板 125の平面図で、図 13Bは第 2の変形例のシート状基板 126の平面図である。

[0093] 図 13Aに示すように、配線導体 103ごとに誘電体層 104を分割してもよい。このようにすれば、シート状基板 125を押圧して変形させたときに誘電体層 104に加わる応力を小さくできるので、変形に対する信頼性をさらに改善することができる。

[0094] また、図 13Bに示すように、第 2の変形例のシート状基板 126は、配線導体 103の 1 本に上層電極層 105のグランド導体 105Aを接続した構成である。第 1配線基板 110 の第 1接続端子領域 112と第 2配線基板 114の第 2接続端子領域 116のうちのダランドラインに、グランド導体 105Aが接続される。このような構成とすれば、第 2配線基板 114にグランド接続端子領域 116Bおよびこれの延在部であるグランドラインを別途設ける必要がなくなるので、通常使用している配線基板をそのまま用いることができる。

[0095] なお、本実施の形態では、上層電極層は複数のコンデンサ素子を含めて連続的な形状としたが、コンデンサ素子ごとにパターン形成してもよい。この場合に、各パターンに分割された上層電極層間を接続する配線パターンを形成してグランド導体に接続すればよい。

[0096] また、本実施の形態の電子回路接続構造体の場合には、さらに種々の変形例のシート状基板を用いることができる。例えば、図 14Aに示すようなシート状基板 135を用いて電子回路接続構造体を作成することもできる。図 14Aは、このような第 3の変形例のシート状基板 135の平面図で、図 14Bは図 14Aの 14B— 14B線断面図、図 14 Cは図 14Aの 14C 14C線断面図、図 14Dは図 14Aの 14D— 14D線断面図である。

[0097] この第 3の変形例のシート状基板 135は、本実施の形態の第 1の変形例のシート状基板 125と類似の構成を有している力図 14Aの 1番目、 4番目および 7番目の配線導体 137の一部に抵抗体 143を設けたことが特徴である。

[0098] 以下、この第 3の変形例のシート状基板 135の構成について、さらに詳細に説明する。このシート状基板 135は、配線導体 137の接続領域 137A、 137Bの間に、直列に接続する抵抗体 143をさらに設けている。そして、コンデンサ素子 140の下層電極層 137Cの一端部が抵抗体 143の一方の端子を兼ねている。さらに、コンデンサ素子 140の上層電極層 139がグランド導体 139Aに接続されている。

[0099] シート状基材 136上には、下層電極層 137C、誘電体層 138および上層電極層 13 9からなるコンデンサ素子 140が、配線導体 137と同じ個数分作製されている。本実施の形態では、配線導体 137の一部は、コンデンサ素子 140の下層電極層 137Cも兼ねている。さら〖こ、下層電極層 137Cの両側には接続領域 137A、 137Bが設けられている。この接続領域 137A、 137Bには、第 3の実施の形態で説明したようにめつき皮膜が形成されている。

[0100] コンデンサ素子 140の上層電極層 139はすべてのコンデンサ素子 140を共通に接続してグランド導体 139Aに接続されている。このグランド導体 139Aの端部には、接続領域 139Bが設けられており、この接続領域 139Bにも同様にめつき皮膜が形成されている。また、この接続領域 137A、 137Bおよびグランド導体 139Aの接続領域 1 39Bを除く領域には、保護膜 144を形成することが望ましい。この保護膜 144としては、例えばめつきレジスト等の榭脂材料を印刷等により形成することができる。なお、めっき皮膜の厚みは、この保護膜 144の厚みよりも厚く形成することが好ましい。

[0101] そして、図 14Aに示すように、あら力じめ設定した 1番目、 4番目および 7番目の配線導体 137には、接続領域 137A、 137B間に直列に抵抗体 143が設けられている。なお、抵抗体 143は、接続領域 137B、抵抗体層 142および下層電極層 137Cにより構成されている。このように接続領域 137A、 137B間に直列に抵抗体 143が配置され、かつ抵抗体 143の一方の端子は下層電極層 137Cであるので、コンデンサ素子 140は抵抗体 143の一方の端子と接続し、かつ上層電極層 139がグランド導体 139Aを介して接地された構成が得られる。これにより、 CRフィルタが構成される。

[0102] なお、抵抗体 143が配置されていない配線導体 137については、コンデンサ素子 1 40のみが接続されている。

[0103] このような構成のシート状基板 135を用いて、配線基板間を接続する積層型の電子回路接続構造体の構成については、本実施の形態と同様であるので説明を省略する。

[0104] 以上のような構成のシート基板 135により、必要な配線導体については CRフィルタを接続し、その他の配線導体にっ、てはコンデンサ素子のみを接続することができるので、より優れたノイズ除去効果を得ることができる。

[0105] なお、この第 3の変形例の場合には、すべての配線導体にコンデンサ素子を接続した力本発明はこれに限定されない。あら力じめ設定した配線導体のみにコンデンサ素子を接続してもよい。

[0106] また、この第 3の変形例では、配線導体の一部に抵抗体を形成したが、本発明はこれに限定されない。例えば、下層電極層と誘電体層との間に、抵抗体層と抵抗体用電極層を挿入することでも、同様の CRフィルタ構成を得ることができる。ただし、この場合には、抵抗体層の厚み方向で抵抗値が主として決まるため、比抵抗の大きな材料を選択する必要がある。

[0107] 図 15Aは、本実施の形態の電子回路接続構造体に用いる第 4の変形例のシート状基板 145の平面図で、図 15Bは図 15Aの 15B— 15B線断面図である。この第 4の変形例のシート状基板 145は、コンデンサ素子 150がシート状基材 146の中央部に複数個設けられ、コンデンサ素子 150の下層電極層 147は少なくとも複数個が共通接続されてグランド導体 147Aに接続され、コンデンサ素子 150の上層電極層 149が配線導体としても機能する構成カゝらなる。すなわち、シート状基材 146の下層電極層 147が誘電体層 148の面積より小さい面積で形成されている。そして、下層電極層 1 47を覆うように誘電体層 148を形成する。つぎに、誘電体層 148の上面に、配線導体を兼ねた上層電極層 149が形成された構成カゝらなる。

[0108] この場合に、グランド導体 147Aの接続領域 147Bには、少なくとも配線導体を兼ねた上層電極層 149と同じ高さとなるように、例えばめつき皮膜を形成する。なお、配線導体を兼ねた上層電極層 149にもめつき皮膜を形成してもよい。この場合に、配線導体を兼ねた上層電極層 149の両側の接続領域とグランド導体 147Aの接続領域以外の領域に保護膜を形成し、保護膜より高くなるように、例えばめつき皮膜を形成するようにしてもよい。このような構成とすれば、より信頼性を改善することができる。

[0109] この第 4の変形例のシート状基板 145を用いて、 2つの配線基板間を接続する積層型の電子回路接続構造体の構成については、本実施の形態で説明した構成と基本的には同じであるので説明を省略する。

[0110] この第 4の変形例のシート状基板 145は、より簡単な構成で 2つの配線基板間を接続する電子回路接続構造体を実現できるので、安価に作製することができる。

[0111] なお、配線導体を兼ねた上層電極層の接続領域間に抵抗体を作製してもよい。抵抗体を作製することにより、 CRフィルタを構成することができる。このためには、上層電極層 149を形成する際に、抵抗体層を先に形成しておき、抵抗体を形成する領域のみ上層電極層 149をエッチング除去すれば、抵抗体を必要な箇所に容易に作製することができる。

[0112] 図 16Aは、本実施の形態の電子回路接続構造体に用いる第 5の変形例のシート状基板 155の平面図で、図 16Bは図 16Aの 16B— 16B線断面図である。この第 5の変形例のシート状基板 155は、シート状基材 156が、例えばポリイミドゃポリエステル等の榭脂材料とチタン酸バリウム等の高誘電率材料とを混合した誘電体榭脂により構成されて!/ヽることが特徴である。

[0113] このようなシート状基材 156の一方の面に、配線導体を兼ねた上層電極層 157を形成し、他方の面に、シート状基材 156の面積よりやや小さな面積で下層電極層 15 8を形成している。そして、他方の面の下層電極層 158は、貫通導体 159を介して上層電極層 157側のグランド導体 158Aに接続されて、る。

[0114] この第 5の変形例のシート状基板 155を用いて、 2つの配線基板間を接続する積層型の電子回路接続構造体の構成については、本実施の形態で説明した構成と基本的には同じであるので説明を省略する。

[0115] この第 5の変形例のシート状基板 155は、より簡単な構成で 2つの配線基板間を接続する電子回路接続構造体を実現できるので、安価に作製することができる。

[0116] なお、配線導体を兼ねた上層電極層の接続領域間に抵抗体を作製してもよい。抵抗体を作製することにより、 CRフィルタを構成することができる。このためには、上層電極層 157を形成する際に、抵抗体層を先に形成しておき、抵抗体を形成する領域のみ上層電極層 157をエッチング除去すれば、抵抗体を必要な箇所に容易に作製することができる。

[0117] (第 4の実施の形態）

図 17Aから図 18Cまでは、本発明の第 4の実施の形態に力かる積層型の電子回路接続構造体の構成を説明するための図である。図 17Aは、この電子回路接続構造体に用いるシート状基板 160の平面図で、図 17Bは図 17Aの 17B— 17B線断面図、図 17Cは図 17Aの 17C—17C線断面図、図 17Dは図 17Aの 17D— 17D線断面図を、それぞれ示している。また、図 18Aは、第 1配線基板 167と第 2配線基板 170とを固定用下ベース 173に配置したときの断面図で、図 18Bはその平面図、図 18Cはシート状基板 160を第 1配線基板 167と第 2配線基板 170とに対して位置合わせして固定用上ベース 175により固定し、電気的および機械的接続をして接続構造体とした状態を示す断面図を示す。なお、図 18Aは、図 18Bに示す 18 A— 18 A線断面図である。

[0118] 本実施の形態の電子回路接続構造体は、第 1の配線基板 167と第 2の配線基板 1 70とを固定用下ベース 173に固定した後、シート状基板 160の接続領域を、第 1の配線基板 167の第 1接続端子領域 169と第 2配線基板 170の第 2接続端子領域 172 とに圧接して電気的な接続を行う構成カゝらなる。本実施の形態においても、図 12Dに示す等価回路図と同様な構成となる。そして、ノイズ除去用のチップコンデンサを、第 1配線基板 167または第 2配線基板 170の面上に実装することが不要となるので、第 1配線基板 167または第 2配線基板 170をより小型にすることが可能な電子回路接続構造体が得られる。

[0119] 以下、本実施の形態の電子回路接続構造体の構成をさらに詳細に説明する。最初に、シート状基板 160について説明する。シート状基板 160は、 2つの配線基板と接続するための配線導体 162A、 164A、 165がシート状基材 102の一方側に配置されており、コンデンサ素子 161はシート状基材 102の他方側に複数個配置されている構成からなる。なお、本実施の形態の場合には、配線導体 162Aは、その延在部力 Sコンデンサ素子: L61の下層電極層 162に接続している。また、グランド導体となる配線導体 164A (以下、グランド導体 164Aとよぶ）は、その延在部がコンデンサ素子 161の上層電極層 164に接続している。一方、配線導体 165は、コンデンサ素子 16 1にはまったく接続されていない。図 14からわ力るように、配線導体 162A、 165およびグランド導体 164Aは、ほとんどが接続領域を構成している。この接続領域には、第 3の実施の形態と同様に、例えば銅 (Cu)—金 (Au)のめつき層が積層されている [0120] なお、コンデンサ素子 161の下層電極層 162、誘電体層 163および上層電極層 16 4、さらに配線導体 162A、 165とグランド導体 164Aの材料および作製方法については、第 3の実施の形態と同様な材料および作製方法により形成できるので説明を省略する。また、コンデンサ素子 161を含む領域に形成する保護膜 166についても、第 3の実施の形態と同様な材料および作製方法を用いればよいので説明を省略する。

[0121] このシート状基板 160は、ノイズ除去が要求される配線導体 162Aのみにコンデンサ素子 161を接続することができ、かつコンデンサ素子の容量値を大きくする、すなわちコンデンサ素子の面積を大きくすることが容易にできることに特徴を有する。

[0122] つぎに、このシート状基板 160を用いて構成する電子回路接続構造体について説明する。図 18Aと図 18Bに示すように、第 1配線基板 167には、第 1の基材 168上に、シート状基板 160の配線導体 162A、 165および配線導体の 1つであるグランド導体 164Aと同じピッチで第 1接続端子領域 169が形成されている。なお、この第 1接続端子領域 169の延在部には、種々の配線パターンが形成され、電子部品が実装されているが、図示していない。

[0123] 一方、第 2配線基板 170には、第 2の基材 171上に、シート状基板 160の配線導体 162A、 165およびグランド導体 164Aと同じピッチで第 2接続端子領域 172が形成されている。

[0124] 図 18Aと図 18Bからわ力るように、本実施の形態では、第 1配線基板 167の第 1接続端子領域 169と第 2配線基板 170の第 2接続端子領域 172とは、同じピッチで、かつ同じ本数力もなる。ただし、必ずしも同じ本数である必要はない。すなわち、一方の配線基板または両方の配線基板には、使用しな、配線導体が設けられて、てもよヽ

[0125] さらに、シート状基板 160の配線導体 162Aと接続する第 1接続端子領域 169のうちの素子接続端子領域 169Aおよび第 2接続端子領域 172のうちの素子接続端子領域 172Aは、シート状基板 160のコンデンサ素子 161の下層電極層 162に接続される。

[0126] しかし、第 1接続端子領域 169のうちの接続端子領域 169Cおよび第 2接続端子領域 172のうちの接続端子領域 172Cについては、配線導体 165によりこれらの電気的接続が行われるのみである。

[0127] また、第 1接続端子領域 169のうちのグランド接続端子領域 169Bおよび第 2接続端子領域 172のうちのグランド接続端子領域 172Bは、シート状基板 160の配線導体の 1つであるグランド導体 164Aと接続されるが、これらはグランドラインであり、第 1 配線基板 167と第 2配線基板 170のいずれか、または両方で図示しない接地端子に接続されている。

[0128] 本実施の形態でも図 18Cに示すように、第 1配線基板 167と第 2配線基板 170とを固定用下ベース 173に、例えば両面テープにより固定する。この後、シート状基板 1 60の接続領域を、第 1配線基板 167の第 1接続端子領域 169と第 2配線基板 170の第 2接続端子領域 172とに圧接して電気的な接続を行う。このために、固定用上べース 175とゴム状の材質力もなる弾性部材 174とにより押圧する。そして、図示しないパネまたはネジ等により押圧した状態で固定する。これにより、本実施の形態の電子回路接続構造体を実現できる。

[0129] 本実施の形態においても、図 12Dに示す等価回路図と同様な構成となる。すなわち、第 1配線基板 167の第 1接続端子領域 169と第 2配線基板 170の第 2接続端子領域 172とを電気的に接続するとともに、これらのあらかじめ設定された端子に対して、あらかじめ設定された配線導体がそれぞれ圧接により接続される。さらに、あらかじめ設定された端子に対しては、コンデンサ素子 161が接続され、ノイズ除去を行うことができる。コンデンサ素子 161は薄膜プロセスにより形成されているので、図 18Cに示すように、第 1配線基板 167と第 2配線基板 170とに対して積層するようにシート状基板 160を配置しても、全体としての厚みの増加は無視できる程度である。この結果、ノイズ除去用のチップコンデンサを、第 1配線基板 167または第 2配線基板 170の面上に実装することが不要となるので、第 1配線基板 167または第 2配線基板 170をより小型にすることが可能となる。

[0130] さらに、本実施の形態の電子回路接続構造体では、シート状基板 160を圧着により接続しているので、第 1配線基板 167または第 2配線基板 170に不良が生じても、容易に取り替えることができる。 [0131] なお、弾性部材 174は必ずしも必要ではなぐ固定用上ベース 175をパネにより押圧する場合には設けなくてもよい。

[0132] また、本実施の形態では、固定用下ベース 173と固定用上ベース 175とを用いて、パネまたはネジ等により押圧する構成とした力本発明はこれに限定されない。例えば、クリップで押圧しながら固定する構成でもよい。また、圧接による接続ではなぐはんだゃ導電性接着榭脂による接続も可能である。

[0133] さらに、第 1配線基板 167と第 2配線基板 170との厚みが異なっていても、シート状基板 160がフレキシブル性を有して!/、るので、ある程度の厚みの差を吸収することができる。しかし、吸収できない程度の厚みの差がある場合には、固定用下ベース 173 に段差を設けて、第 1配線基板 167と第 2配線基板 170との表面が同一になるようにすればよい。

[0134] また、本実施の形態では、あら力じめ設定した配線導体のみにコンデンサ素子を接続する構成としたが、本発明はこれに限定されない。第 3の実施の形態と同様にすベての配線導体にコンデンサ素子を接続してもよい。さらに、本実施の形態では、ダランド導体を 1本のみとした力 2本以上としてもよい。また、上層電極層、誘電体層をそれぞれのコンデンサ素子に対応して分割してもよい。この場合に、上層電極層間を接続する配線パターンを形成してグランド導体に接続すればよい。

[0135] (第 5の実施の形態）

図 19Aから図 10Cまでは、本発明の第 5の実施の形態に力かる積層型の電子回路接続構造体の構成を説明するための図である。図 19Aは、本実施の形態の電子回路接続構造体に用いるシート状基板 180の平面図で、図 19Bは図 19Aの 19B— 19 B線断面図である。図 20Aは、第 1配線基板 110と第 2配線基板 114とを固定用下べース 190に配置したときの断面図で、図 20Bはその平面図、図 20Cはシート状基板 1 80を第 1配線基板 110と第 2配線基板 114とに対して位置合わせして固定用上べ一ス 192により固定し、電気的および機械的接続をして電子回路接続構造体とした状態を示す断面図である。なお、図 20Aは、図 20Bの 20A— 20A線断面図である。

[0136] 本実施の形態の電子回路接続構造体は、第 1配線基板 110の第 1接続端子領域 1 12と第 2配線基板 114の第 2接続端子領域 116とを近接して配置して固定した後、シート状基板 180をこれらに積層するように配置してゴム等の弾性部材 191を間に挟んで固定した構成力もなる。図 12Dに示す等価回路図の構成と基本的には同じ構成が実現できる。この結果、より小型、薄型構成の電子回路接続構造体が得られる。

[0137] 以下、本実施の形態の電子回路接続構造体の構成をさらに詳細に説明する。最初に、シート状基板 180について説明する。図 19Aに示すように、このシート状基板 18 0には、シート状基材 181の表面に一定のピッチで配線導体 182が形成されている。そして、配線導体 182の一部 182B、 182Cが、コンデンサ素子 183、 184のそれぞれの下層電極層となっている。すなわち、コンデンサ素子 183は、下層電極層 182B 、誘電体層 185および上層電極層 186が積層された構成からなる。また、コンデンサ素子 184は、同様に下層電極層 182C、誘電体層 185および上層電極層 186が積層された構成カゝらなる。配線導体 182の接続領域 182Aは、シート状基材 181の中央部に配置されており、この接続領域 182Aにより第 1配線基板と第 2配線基板とを電気的に接続する。また、上層電極層 186と接続している接続領域 186Aも配線導体の 1つであり、かつグランド導体でもある。このグランド導体でもある接続領域 186A も、他の配線導体 182と同じピッチで配置されている。

[0138] なお、配線導体 182、誘電体層 185、上層電極層 186および接続領域 182A、 18 6Aについては、第 3の実施の形態で説明した材料および製造方法により作製できるので説明を省略する。さらに、第 3の実施の形態と同様に、接続領域 182A、 186A 上には、例えば銅 (Cu)—金 (Au)の積層構成のめっき膜を形成する。また、左右のコンデンサ素子 183、 184については、成膜プロセス、露光プロセスおよびエツチングカロェプロセス等を同時に行って作製することができる。

[0139] さらに、図 19Bに示すように、接続領域 182A、 186Aを除く領域には、保護膜 187 を形成するが、図 19Aには理解をしやすくするために保護膜 187は図示していない

[0140] つぎに、このシート状基板 180を用いた電子回路接続構造体の構成について説明する。図 20Aと図 20Bに示す第 1配線基板 110と第 2配線基板 114は、第 3の実施の形態の電子回路接続構造体を作製する場合に用いた図 12Aと図 12Bに示すものと同じであるので説明を省略する。 [0141] 図 20Aと図 20Bに示すように、固定用下ベース 190上に第 1接続端子領域 112と第 2接続端子領域 116とを対応するように位置合わせして、例えば両面テープ等により固定する。この場合、第 3の実施の形態と異なり、第 1配線基板 110の第 1接続端子領域 112と第 2配線基板 114の第 2接続端子領域 116とを近接して配置する必要がある。これは、図 19Aと図 19Bからわかるように、シート状基板 180の接続領域 182A 、 186Aの長さが短ぐこれらの領域で第 1接続端子領域 112と第 2接続端子領域 11 6とに圧接させる必要があること〖こよる。

[0142] このような配置として固定した後、シート状基板 180の配線導体の 1つである接続領域 (グランド導体でもある） 186Aと他の配線導体 182の接続領域 182Aとを、第 1接続端子領域 112と第 2接続端子領域 116に密着させる。そして、例えばゴム等の弾性部材 191を間に挟んで固定用上ベース 192を押し付け、図示しないパネまたはネジ等により押圧した状態で固定する。これにより、本実施の形態の接続構造体を実現できる。

[0143] これにより、図 12Dに示す等価回路図の構成と基本的には同じ構成が実現できる。

したがって、第 1配線基板 110の第 1接続端子領域 112と第 2配線基板 114の第 2接続端子領域 116とを電気的に接続するとともに、これらに対してコンデンサ素子 183 、 184が並列に接続された構成とすることができる。これにより、ノイズ除去のためのコンデンサの容量値を大きくすることができる。

[0144] さらに、コンデンサ素子 183、 184は薄膜プロセスにより形成されているので、シート状基板 180を非常に薄く形成することができる。したがって、図 20Cに示すように、第 1配線基板 110と第 2配線基板 114とに対して積層するように配置しても、全体としての厚みの増加は無視できる程度である。この結果、ノイズ除去用のチップコンデンサを、第 1配線基板 110または第 2配線基板 114の面上に実装することが不要となるので、第 1配線基板 110または第 2配線基板 114をより小型にすることが可能となる。

[0145] さらに、本実施の形態の場合には、コンデンサ素子 183、 184が並列に接続されるので、容量値を大きくすることができる。

[0146] また、本実施の形態では、シート状基板 180を圧着により接続しているので、第 1配線基板 110または第 2配線基板 114に不良が生じても、容易に取り替えることができる。

[0147] なお、弾性部材 191は必ずしも必要ではなぐ固定用上ベース 192をパネにより押圧する場合には設けなくてもよい。

[0148] また、本実施の形態では、固定用下ベース 190と固定用上ベース 192とを用いて、パネまたはネジ等により押圧する構成とした力本発明はこれに限定されない。例えば、クリップで押圧しながら固定する構成でもよい。また、圧接による接続ではなぐはんだゃ導電性接着榭脂による接続も可能である。

[0149] さらに、第 1配線基板 110と第 2配線基板 114との厚みが異なっていても、シート状基板 180がフレキシブル性を有して!/、るので、ある程度の厚みの差を吸収することができる。しかし、吸収できない程度の厚みの差がある場合には、固定用下ベース 190 に段差を設けて、第 1配線基板 110と第 2配線基板 114との表面が同一になるようにすればよい。

[0150] なお、本実施の形態においては、配線導体 182のすべてがコンデンサ素子 183、 1 84に接続する構成としたが、本発明はこれに限定されない。例えば、あらかじめ設定した配線導体のみがコンデンサ素子に接続する構成としてもよい。さらに、両側に設けたコンデンサ素子に配線導体を接続しているが、片側のコンデンサ素子のみと接続する構成としてもよい。また、誘電体層、上層電極層をコンデンサ素子ごとに分離して形成するようにしてもよい。この場合に、上層電極層は配線パターンにより共通して接続した後、グランド導体でもある接続領域 186Aに接続すればょ、。

産業上の利用可能性

[0151] 本発明の電子回路接続構造体は、雄型コネクタと第 1の回路基板との隙間および雌型コネクタと第 2の回路基板との隙間を利用して第 1のシート状基板と第 2のシート状基板とを設け、コネクタ同士を嵌合したときにフィルタ回路を構成することで、小型で、かつ薄型の構成を実現できるので、携帯電話機等の携帯型電子機器分野に有用である。

Claims

請求の範囲

[1] 第 1の回路基板の接続端子に第 1の端子が接続された雄型コネクタと、第 2の回路基板の接続端子に第 2の端子が接続された雌型コネクタとが嵌合されてなる積層型の電子回路接続構造体であって、

前記雄型コネクタの両側に配置された前記第 1の端子と前記第 1の回路基板とにより囲まれた領域部に、複数の第 1の受動素子が形成された第 1のシート状基板が配置され、前記第 1の受動素子の電極端子と前記第 1の回路基板の接続端子とが接続され、さらに前記第 1の受動素子の前記電極端子の一方と前記第 1の端子とが前記接続端子の間を接続する配線により電気的に接続され、

前記雌型コネクタの両側に配置された前記第 2の端子と前記第 2の回路基板とにより囲まれた領域部に、複数の第 2の受動素子が形成された第 2のシート状基板が配置され、前記第 2の受動素子の電極端子と前記第 2の回路基板の接続端子とが接続され、さらに前記第 2の受動素子の前記電極端子の一方と前記第 2の端子とが前記接続端子の間を接続する配線により電気的に接続され、

前記雄型コネクタと前記雌型コネクタとを嵌合することにより、前記第 1のシート状基板の前記第 1の受動素子と前記第 2のシート状基板の前記第 2の受動素子とでフィルタ回路を構成したことを特徴とする電子回路接続構造体。

[2] 前記第 1のシート状基板は前記雄型コネクタの前記第 1の回路基板に対向する面上に固定され、前記第 2のシート状基板は前記雌型コネクタの前記第 2の回路基板に対向する面上に固定されていることを特徴とする請求項 1に記載の電子回路接続構造体。

[3] 前記雄型コネクタの前記第 1の回路基板に対向する面および前記雌型コネクタの前記第 2の回路基板に対向する面には、前記第 1のシート状基板および前記第 2のシート状基板をそれぞれ収納する凹部が設けられていることを特徴とする請求項 1に記載の電子回路接続構造体。

[4] 前記第 1の受動素子は抵抗素子またはコンデンサ素子力なり、前記第 2の受動素子はコンデンサ素子または抵抗素子カゝらなり、前記フィルタ回路を CRフィルタで構成したことを特徴とする請求項 1に記載の電子回路接続構造体。

[5] 前記第 1の受動素子はインダクタンス素子力なり、前記第 2の受動素子はコンデンサ素子力なり、前記フィルタ回路を LCフィルタで構成したことを特徴とする請求項 1 に記載の電子回路接続構造体。

[6] 前記第 1の受動素子は抵抗素子とインダクタンス素子とからなり、前記第 2の受動素子はコンデンサ素子からなり、前記フィルタ回路を CRフィルタと LCフィルタとで構成したことを特徴とする請求項 1に記載の電子回路接続構造体。

[7] あらかじめ設定した前記第 1の端子と前記第 2の端子については、前記第 1の受動素子の前記電極端子と接続する前記接続端子間を配線により接続し、前記第 2の受動素子の前記電極端子の一方と前記第 2の端子とを電気的に接続する前記接続端子間の前記配線を開放状態としたことを特徴とする請求項 1に記載の電子回路接続構造体。

[8] あらかじめ設定した前記第 1の端子と前記第 2の端子については、前記第 1の受動素子の前記電極端子と接続する前記接続端子間を配線により接続したことを特徴とする請求項 1に記載の電子回路接続構造体。

[9] 第 1の基材上に一定のピッチで形成された第 1接続端子領域を有する第 1配線基板と、

第 2の基材上に、前記第 1接続端子領域と同じピッチで形成された第 2接続端子領域を有する第 2配線基板と、

前記第 1配線基板の前記第 1接続端子領域と前記第 2配線基板の前記第 2接続端子領域とを電気的に接続するシート状基板とを備え、

前記シート状基板が、

少なくとも表面が絶縁性のシート状基材と、

前記シート状基材上に形成された、 2つの配線基板の接続端子間を接続する複数の配線導体と、

前記シート状基材上に形成された、下層電極層、誘電体層および上層電極層から構成されるコンデンサ素子とを備え、

前記配線導体のうちのあら力じめ設定した配線導体が、前記コンデンサ素子の前記下層電極層または前記上層電極層に電気的に接続され、前記コンデンサ素子の前記上層電極層または前記下層電極層が前記配線導体のうちのグランド導体に接続されてヽることを特徴とする電子回路接続構造体。

[10] あら力じめ設定した前記配線導体の一部を、前記コンデンサ素子の前記下層電極層または前記上層電極層としたことを特徴とする請求項 9に記載の電子回路接続構造体。

[11] 前記コンデンサ素子が前記シート状基材の中央部に複数個設けられ、

前記配線導体は、前記コンデンサ素子を横断するように形成され、 2つの前記配線基板と接続する接続領域が前記コンデンサ素子を中心として両側にそれぞれ配置されており、前記配線導体の一部が前記コンデンサ素子のそれぞれの前記下層電極層を構成していることを特徴とする請求項 10に記載の電子回路接続構造体。

[12] 前記コンデンサ素子が前記シート状基材の中央部に複数個設けられ、

前記コンデンサ素子の前記下層電極層は少なくとも複数個が共通接続されて前記グランド導体に接続され、

前記コンデンサ素子の前記上層電極層が前記配線導体としても機能することを特徴とする請求項 9に記載の電子回路接続構造体。

[13] 2つの前記配線基板と接続する前記配線導体の接続領域が、前記シート状基材の一方側に配置されており、

前記コンデンサ素子は前記シート状基材の他方側に複数個配置されていることを特徴とする請求項 9に記載の電子回路接続構造体。

[14] 前記配線導体の前記接続領域が前記シート状基材の中央領域に設けられ、

前記コンデンサ素子は前記接続領域を挟んで両側に設けられていることを特徴とする請求項 13に記載の電子回路接続構造体。

[15] 前記配線導体の前記接続領域の間に、 2つの前記配線基板を接続するそれぞれの接続端子に対して直列接続する抵抗体をさらに設け、

前記抵抗体の一方の端子と前記コンデンサ素子の前記下層電極層または前記上層電極層とが接続され、前記上層電極層または前記下層電極層が前記グランド導体に接続されていることを特徴とする請求項 13に記載の電子回路接続構造体。

[16] 第 1の基材上に一定のピッチで形成された第 1接続端子領域を有する第 1配線基板と、

前記シート状基板が、

絶縁性榭脂に無機誘電体材料を混合して形成された材料からなるシート状基材と、前記シート状基材の一方の面に形成され、前記第 1配線基板の前記第 1接続端子領域と前記第 2配線基板の前記第 2接続端子領域との間を接続する複数の配線導体と前記シート状基材の他方の面の前記配線導体に対向する位置に形成されたグランド用配線導体とを備え、

前記配線導体、前記シート状基材および前記グランド用配線導体によりコンデンサ素子を構成し、前記グランド用配線導体は前記シート状基材に設けた貫通導体により前記配線導体が形成されてヽる面上に形成されたグランド導体に接続されてヽることを特徴とする電子回路接続構造体。

[17] 前記第 1配線基板の前記第 1接続端子領域と前記第 2配線基板の前記第 2接続端子領域との電気的接続が、前記シート状基板の同一面上に形成された接続領域により行われていることを特徴とする請求項 9または請求項 16に記載の電子回路接続構造体。

[18] 前記第 1配線基板の前記第 1接続端子領域と前記第 2配線基板の前記第 2接続端子領域との電気的接続が、前記シート状基板の前記接続領域を弾性的に押圧して行われていることを特徴とする請求項 17に記載の電子回路接続構造体。

[19] 前記第 1配線基板の前記第 1接続端子領域と前記第 2配線基板の前記第 2接続端子領域との電気的接続が、前記シート状基板の前記接続領域と前記第 1接続端子領域および前記接続領域と前記第 2接続端子領域とを、それぞれはんだまたは導電性接着榭脂による接続、異方導電性榭脂による接続、および直接接触による接続と絶縁性榭脂による機械的接着とによる接続のいずれかにより行われていることを特徴とする請求項 17に記載の電子回路接続構造体。

[20] 前記第 1配線基板の前記第 1接続端子領域と前記第 2配線基板の前記第 2接続端子領域とのうちの設定された前記第 1接続端子領域と前記第 2接続端子領域にのみ、前記シート状基板の前記コンデンサ素子が接続されてヽることを特徴とする請求項 9に記載の電子回路接続構造体。

[21] 前記シート状基板には、前記第 1接続端子領域と前記第 2接続端子領域とを接続する前記接続領域にさらに抵抗体が設けられており、前記コンデンサ素子とを含めてフィルタ回路を構成していることを特徴とする請求項 20に記載の電子回路接続構造体

[22] 雄型コネクタの両側に配置された第 1の端子で囲まれた領域より少なくとも小さな形状で、前記第 1の端子に対応する位置に第 1の受動素子を設けた第 1のシート状基板を形成するステップと、

前記雄型コネクタの前記第 1の端子および前記第 1のシート状基板の前記第 1の受動素子の電極端子にそれぞれ対応する位置に接続端子を有する第 1の回路基板を形成するステップと、

雌型コネクタの両側に配置された第 2の端子で囲まれた領域より少なくとも小さな形状で、前記第 2の端子に対応する位置に第 2の受動素子を設けた第 2のシート状基板を形成するステップと、

前記雌型コネクタの前記第 2の端子および前記第 2のシート状基板の前記第 2の受動素子の電極端子にそれぞれ対応する位置に接続端子を有する第 2の回路基板を形成するステップと、

前記第 1の回路基板の前記接続端子と、前記第 1の受動素子の前記電極端子および前記雄型コネクタの前記第 1の端子とを、それぞれ位置合わせして接続するステツプと、

前記第 2の回路基板の前記接続端子と、前記第 2の受動素子の前記電極端子および前記雌型コネクタの前記第 2の端子とを、それぞれ位置合わせして接続するステツプと、

前記雄型コネクタと前記雌型コネクタとを嵌合することにより、前記第 1の受動素子と前記第 2の受動素子とでフィルタ回路を構成するステップと、

を備えたことを特徴とする電子回路接続構造体の製造方法。

[23] 前記第 1の回路基板の前記接続端子と、前記第 1の受動素子の前記電極端子および前記第 1の端子とを接続するステップの前に、

前記雄型コネクタの前記第 1の端子で囲まれた領域部に、前記第 1の端子と前記第 1 の受動素子の前記電極端子とを対応させて前記第 1のシート状基板を固定するステップをさらに設け、

前記第 2の回路基板の前記接続端子と、前記第 2の受動素子の前記電極端子および前記第 2の端子とを接続するステップの前に、

前記雌型コネクタの前記第 2の端子で囲まれた領域部に、前記第 2の端子と前記第 2 の受動素子の前記電極端子とを対応させて前記第 2のシート状基板を固定するステップをさらに設けたことを特徴とする請求項 22に記載の電子回路接続構造体の製造方法。

[24] 前記第 1の回路基板および前記第 2の回路基板を形成するステップにおいて、

あらかじめ設定した前記第 1の端子と前記第 2の端子については、前記第 1の受動素子の前記電極端子と接続する前記接続端子間を配線により接続し、前記第 2の受動素子の前記電極端子の一方と前記第 2の端子とを電気的に接続する前記接続端子間の前記配線を開放状態とすることを特徴とする請求項 22に記載の電子回路接続構造体の製造方法。

[25] 前記第 1の回路基板および前記第 2の回路基板を形成するステップにおいて、

あらかじめ設定した前記第 1の端子と前記第 2の端子については、前記第 1の受動素子の前記電極端子と接続する前記接続端子間を配線により接続することを特徴とする請求項 22に記載の電子回路接続構造体の製造方法。