JP2712806B2 - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JP2712806B2
JP2712806B2 JP2268926A JP26892690A JP2712806B2 JP 2712806 B2 JP2712806 B2 JP 2712806B2 JP 2268926 A JP2268926 A JP 2268926A JP 26892690 A JP26892690 A JP 26892690A JP 2712806 B2 JP2712806 B2 JP 2712806B2
Authority
JP
Japan
Prior art keywords
wiring
hole
region
semiconductor integrated
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2268926A
Other languages
English (en)
Other versions
JPH04144233A (ja
Inventor
政彦 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2268926A priority Critical patent/JP2712806B2/ja
Publication of JPH04144233A publication Critical patent/JPH04144233A/ja
Application granted granted Critical
Publication of JP2712806B2 publication Critical patent/JP2712806B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特に最上層の配線層
に電源配線及びグランド配線を有する半導体集積回路に
関する。
〔従来の技術〕
従来の半導体集積回路は、最上層の配線層に設けた電
源配線及びグランド配線と最上層から第２番目の配線層
に設けた電源配線及びグランド配線とを有し、互に交差
する最上層の電源配線と下層の電源配線との間及び最上
層のグランド配線と下層のグランド配線との間の夫々を
スルーホールを介して電気的に接続しており、配線の交
差領域に少くとも１個のスルーホールを有するスルーホ
ールブロックを有していた。
〔発明が解決しようとする課題〕
従来の半導体集積回路では、電源配線相互間又はグラ
ンド配線相互間を接続するスルーホールは同様のパター
ンを有しているため、設計時のチェックおよび不良解析
時に電源配線なのか、グランド配線なのかを区別しにく
いため、電源又はグランドの入力端子から配線を追いか
けなければならないため作業効率が悪いという問題点が
あった。
最近の半導体集積回路では集積度が高くチップサイズ
も大きくなっており、不良解析時に配線を追いかけると
きには特に作業効率が悪くなる。
〔課題を解決するための手段〕
本発明の半導体集積回路は、最上層の配線層に設けた
第１の配線と、前記第１の配線と複数のスルーホールか
らなるスルーホールブロックを介して接続する下層の配
線層に設けた第２の配線とを備え、前記スルーホールブ
ロックを形成する複数の前記スルーホールの配置により
配線の種別を表示する記号のパターンを有することを特
徴とする。
〔実施例〕 次に、本発明について図面を参照して説明する。
第１図（ａ）は本発明の第１の実施例を示すレイアウ
ト図、第１図（ｂ），（ｃ）は第１図（ａ）のスルーホ
ールブロックの拡大図である。
第１図（ａ）〜（ｃ）に示すように、最上層の配線層
に設けた50μｍの線幅を有する電源配線１及びグランド
配線２と、電源配線１及びグランド配線２に交差して設
けた下層の電源配線３及びグランド４と、電源配線１と
電源配線３との交差する領域の層間絶縁膜に1.2μｍ×
1.2μｍの開孔面積を有するスルーホール７を1.6μｍの
間隔で行列状に選択的に配置してＶ字形のパターンが抜
けるように設けたスルーホールブロック５と、同様にグ
ランド配線２とグランド配線４との交差する領域の層間
絶縁膜に1.2μｍ×1.2μｍの開孔面積を有するスルーホ
ール７を1.6μｍの間隔で行列状に選択的に配置してＧ
字形のパターンが抜けるように設けたスルーホールブロ
ック６とを有して構成される。
〔発明の効果〕
以上説明したように本発明は、最上層の配線層に設け
た電源配線及びグランド配線の夫々に下層の電源配線及
びグランド配線を接続するスルーホールの複数を選択的
に配置して記号のパターンを形成するか、又は、内側に
記号のパターンを残して開孔したスルーホールを設ける
ことにより、電源配線とグランド配線を区別できるの
で、設計時のチェックおよび不良解析時に電源配線とグ
ランド配線を簡単に認識でき、さらにチップの全面に点
在しているので半導体集積回路の狭い範囲を見ただけで
も電源配線とグランド配線を認識できるので作業効率が
良いという効果を有する。
【図面の簡単な説明】
第１図（ａ）は本発明の第１の実施例を示すレイアウト
図、第１図（ｂ），（ｃ）は第１図（ａ）のスルーホー
ルブロックの拡大図である。 １……電源配線、２……グランド配線、３……電源配
線、４……グランド配線、5,6……スルーホールブロッ
ク、７……スルーホール。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】最上層の配線層に設けられた第１の配線
    と、前記最上層の配線層より下層の配線層に設けられた
    第２の配線と、前記第１の配線と前記第２の配線とを接
    続しそれぞれ同一形状からなる複数のスルーホールが形
    成されるスルーホールブロックであって、前記スルーホ
    ールが形成された第１の領域及び前記スルーホールが形
    成されていない第２の領域からなるスルーホールブロッ
    クとを有し、前記スルーホールブロックの前記第１及び
    第２の領域の形状により所定のパターンが形成されてい
    ることを特徴とする半導体集積回路。
  2. 【請求項２】最上層の配線層に設けられた第１及び第２
    の配線と、前記最上層の配線層より下層の配線層に設け
    られた第３及び第４の配線と、前記第１の配線と前記第
    ３の配線とを接続しそれぞれ同一形状からなる複数の第
    １のスルーホールが形成されるスルーホールブロックで
    あって、前記第１のスルーホールが形成された第１の領
    域及び前記第１のスルーホールが形成されていない第２
    の領域からなる第１のスルーホールブロックと、前記第
    ２の配線と前記第４の配線とを接続しそれぞれ前記第１
    のスルーホールと同一形状からなる複数の第２のスルー
    ホールが形成される第２のスルーホールブロックであっ
    て、前記第２のスルーホールが形成された第３の領域及
    び前記第２のスルーホールが形成されていない第４の領
    域からなる第２のスルーホールブロックとを有し、前記
    第１のスルーホールブロックの前記第１及び第２の領域
    の形状により第１のパターンが形成され、前記第２のス
    ルーホールブロックの前記第３及び第４の領域の形状に
    より前記第１のパターンとは異なる第２のパターンが形
    成されていることを特徴とする半導体集積回路。
  3. 【請求項３】前記第１及び第２のパターンは、それぞれ
    前記第１及び第２の配線の種別を示すパターンであるこ
    とを特徴とする請求項２記載の半導体集積回路。
JP2268926A 1990-10-05 1990-10-05 半導体集積回路 Expired - Lifetime JP2712806B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2268926A JP2712806B2 (ja) 1990-10-05 1990-10-05 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2268926A JP2712806B2 (ja) 1990-10-05 1990-10-05 半導体集積回路

Publications (2)

Publication Number Publication Date
JPH04144233A JPH04144233A (ja) 1992-05-18
JP2712806B2 true JP2712806B2 (ja) 1998-02-16

Family

ID=17465201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2268926A Expired - Lifetime JP2712806B2 (ja) 1990-10-05 1990-10-05 半導体集積回路

Country Status (1)

Country Link
JP (1) JP2712806B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6268236U (ja) * 1985-10-18 1987-04-28

Also Published As

Publication number Publication date
JPH04144233A (ja) 1992-05-18

Similar Documents

Publication Publication Date Title
JPH0529456A (ja) 半導体集積回路装置
JPH0727968B2 (ja) 半導体集積回路装置
JPH02163960A (ja) 半導体装置
JPH0329342A (ja) 半導体装置
JPS61292341A (ja) 半導体集積回路
JP2712806B2 (ja) 半導体集積回路
JPH01225137A (ja) 半導体集積回路装置
JP2664485B2 (ja) セラミック多層配線板
JPS60144956A (ja) 半導体装置の製造方法
JPS59165436A (ja) 半導体集積回路装置
US20030102159A1 (en) Optimum power and ground bump pad and bump patterns for flip chip packaging
JPH0475665B2 (ja)
JPH0586866B2 (ja)
KR900702569A (ko) 웨이퍼스케일 집적회로
JP2901311B2 (ja) 半導体集積回路
KR920006852B1 (ko) n(n≥3)층의 배선층을 가지는 반도체 장치
JPS6034039A (ja) 半導体装置
JP2541643B2 (ja) 両面実装用多層プリント配線基板
JP3132604B2 (ja) 半導体集積回路装置
JPH03233991A (ja) プリント配線板
JPS60105251A (ja) 半導体集積回路
JPS59215743A (ja) 大規模集積回路装置
JPH03255665A (ja) 半導体集積回路装置
JPS6298641A (ja) 半導体集積回路
JPS59158536A (ja) 多層配線を有する半導体装置