KR0154121B1 - 마스터 슬라이스 집적 회로 장치 - Google Patents

마스터 슬라이스 집적 회로 장치

Info

Publication number
KR0154121B1
KR0154121B1 KR1019900014033A KR900014033A KR0154121B1 KR 0154121 B1 KR0154121 B1 KR 0154121B1 KR 1019900014033 A KR1019900014033 A KR 1019900014033A KR 900014033 A KR900014033 A KR 900014033A KR 0154121 B1 KR0154121 B1 KR 0154121B1
Authority
KR
South Korea
Prior art keywords
cell
pitch
cells
integrated circuit
master slice
Prior art date
Application number
KR1019900014033A
Other languages
English (en)
Other versions
KR910007131A (ko
Inventor
야스히로 오구찌
다까시 사꾸나
가즈히꼬 오까와
Original Assignee
야마무라 가쯔미
세이꼬 엡슨 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마무라 가쯔미, 세이꼬 엡슨 가부시끼 가이샤 filed Critical 야마무라 가쯔미
Publication of KR910007131A publication Critical patent/KR910007131A/ko
Application granted granted Critical
Publication of KR0154121B1 publication Critical patent/KR0154121B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 마스터 슬라이스 집적 회로 장치에 관한 것이며 특히 외부 셀 및 내부 셀의 반복 주기가 동위상 이든 다른 위상 이든지 관계없는 마스터 슬라이스 집적 회로 장치에 관한 것이다.
본 발명은 칩 내부 영역에 수평 열 및 수직행을 규칙적으로 형성한 다수의 내부 셀(C)을 구비하고 칩 내부 셀(C)의 주위를 따라서 수직열로 형성된 외부 셀(20)을 구비하는 것이다.

Description

마스터 슬라이스 집적 회로 장치
제1도는 본 발명의 제 1 실시예를 따라서 게이트 어레이의 와이어링(wiring)패턴을 도시한 부분 평면도.
제2도는 제1도의 실시예에서 상이한 전원선 형성 방식을 도시한 개요도.
제3도는 본 발명의 제 2 실시예를 따라서 게이트 어레이의 와이어링 패턴을 도시한 부분도.
제4도는 제3도의 실시예에서 마른 전원선 형성 방식을 도시한 개요도.
제5도는 종래 게이트 어레이의 와이어링 패턴을 도시한 부분 평면도.
제6도는 또 다른 종래 게이트 어레이의 와이어링 패턴을 도시한 부분 평면도.
* 도면의 주요부분에 대한 부호의 설명
7, 20 : 외부 셀 9 : 전원선
11 : 내부 셀 30 : 주 전원 회로
40 : 중간 회로 영역 42 : 분기부
44, 54 : 접속 허용부
본 발명은 게이트 어레이와 같은 마스터 슬라이스 집적 회로 장치에 관한 것이며 특히 칩 주위의 주 전원 회로 및 칩 내부 셀 영역사이에 전원 회로를 제공하기 위하여 사용된 방법으로 특징되는 상기 장치에 관한 것이다.
마스터 슬라이스형 게이트 어레이는 쉽게 제조되므로서 소비자에게 특히 바람직한 논리 회로를 제공한다. 이런 형의 게이트 어레이에서, 규정된 형의 하나 이상의 트랜지스터를 구비한 내부 셀 각각은 웨이퍼상에 규칙적인 배열로 형성되고 외부 셀(I/O 버퍼)은 웨이퍼의 주위 영역에 형성된다. 그후에, 상기 바람직한 논리 회로는 적당한 와이어링 처리(와이어링 패턴)를 선택하므로써 얻어진다. 이런 형의 게이트 어레이에서, 외부 셀 어레이 영역에 형성된 주 전원 회로로부터 분기되고 내부 셀 어레이 영역을 통과하는 전원선은 일반적으로 규칙적으로 배열된 셀과 관련하여 소정의 간격을 두고 형성된다.
제5도에 도시된 것처럼, 종래의 게이트 어레이는 다수 열의 내부 셀(C) (Cm---Cm+5n+2) 및 칩의 외부 영역에서 수직으로 배치된 외부 셀(20) (20m---20m+3)을 구비한다. 각 내부 셀(C)은 하나 이상의 트랜지스터로 구성되며, 내부 및 외부 와이어링은 내부 셀 자신들을 상호 접속하기 위하여 규정된 접점(도시되지 않음)을 경유하여 제공된다. 그 결과로서, 내부 셀(C)의 수직 피치(PIN)는 내부 셀의 형 및 그안의 트랜지스터수에 달려있다. 다른 한편으로, 외부 셀(20)의 피치(POUT)는 외부 어레이에 형성된 패드(도시되지 않음)의 피치에 보통 정합된다. 마스터 슬라이스 경우에서, 고정된 와이어링의 어떤 양이 트랜지스터등을 미리 고정된 장치내부로 상호 접속하기 위하여 제공된다. 나중에 최종 와이어링이(신호 및 전원선) 미리 형성된 장치를 상호 접속하기 위하여 제공되므로서, 소비자에게 특히 필요한 논리 회로를 얻게한다. 이 최종 와이어링은 적당한 와이어링 패턴을 (패턴변형) 구성하고, 원래대로 고정시키고 패턴 버션을 와이어링 처리 수단(컴퓨터)에 입력하므로써 실행된다.
제5도에 도시된 게이트 어레이는 외부 셀(20)의 영역에 형성된 주 전원 회로(30)를 갖고 전원선(1) (--1m, 1m+1, 1m+2---)은 전원 회로 영역(30)으로부터 분기되어 제공되고 각각은 전원을 두열의 내부 셀 어레이에 공급한다. 도면에 도시된 것처럼, 내부 셀(C)로 구성된 어레이 및 외부 셀(20)로 구성된 어레이는 어레이의 반복 주기에 대해서 위상이 다르게 된다. 특히, 외부 셀의 피치(POUT)와 내부 셀 피치(PIN)사이의 관계는 다음과 같이 표현된다.
Figure kpo00002
여기서 j 및 k 는 양의 정수이다. 전원선(1) (---1m, 1m+1, 1m+2---)이 주 전원 회로 영역(30)으로부터 분기되는 위치 피치는 인접한 셀(C)사이에서 외부 셀(20)의 피치(POUT)를 정합하도록 설정될 때(예를 들어, 제 5 도에서 이들 선이 경계 위치(--- Pm,Pm+1, Pm+2---)에서 배치될 때), 수직 방향의 내부 셀(C) 및 외부 셀(20)의 반복 주기는 위상이 다르게된다. 그러므로 제 5 도에 도시된 것처럼, 각 전원선(1) (---1m, 1m+1, 1m+2---)은 다른 패턴을 갖으며 그 결과 전원선 패턴 버션의 수는 전원선 수와 동일하다.
각 내부 셀에 공급된 전원의 전압 안정성등을 보장하기 위하여, 전원을 이들 셀에 공급하는 방법이 사용되며, 여기서, 제 5 도에 도시된 전원선은 규칙적인 형태로 배치되므로서 두 인접한 내부 셀 어레이의 열 사이의 경계 영역에서 분리된다. 다른 한편으로, 전원선의 분기 위치는 고정된 위치(Pm, Pm+1, Pm+2)에서 배치 되므로서 그들은 외부 셀(20m+1, 20m+2, 20m+3)의 접촉상 위치 ( (Xm+1, Ym+1), (Xm+2, Ym+2), (Xm+3,Ym+3))에 대응하는 외부 셀(20m---20m+3)의 고정된 위치 관계에서 분리되며, 그것에 의해 단일 및 공통으로 사용할 수 있는 분기 패턴이 얻어진다.
제6도는 또 다른 게이트 어레이의 와이어링 패턴을 도시한다. 이 도면에서, 첨자를 가진 번호(5) (---5ㄴ, ---5s+5---)는 외부 셀(7) (---7L, ---7s+5---)과 접속된 신호 패드를 표시한다. 외부 셀(7)은 피드선(a-e)을 경유하여 접촉장(Xa-Xe)에 접속된다. 전원선(9)은 내부 셀(11)의 어레이 영역에 형성되므로서, 내부 셀(11) 어레이의 피치(P IN)에서 스페이스(space)된다. 제 5 도에 도시된 게이트 어레이 경우처럼, 주 전원 회로 영역(도시되지 않음)은 외부 셀(7)의 영역에 형성된다. 주 전원 회로 영역로부터 나온 전원선(9) 분기 위치의 피치는 내부 셀의 피치(P IN)와 동일하다. 이 경우에서, 내부 셀(11) 어레이 및 외부 셀 어레이의 반복 주기는 동위상이다. 특히, 외부 셀의 피치(POUT) 및 내부 셀의 피치(PIN)사이의 관계가 다음과 같이 표현된다.
Figure kpo00003
여기서 j 및 k는 양의 정수이다.
j=4 및 k=7이리고 고려한 경우에, 제 4 의 외부 셀(7)마다 리드선(a-e)는 동일한 패턴을 갖는다. 예를 들어, 외부 셀(7L및 7L+4)의 리드선 패턴은 동일한 패턴을 갖는다. 이 때문에, 단지 네 개의 패턴 버션이 필요하다.
그럼에도 불구하고, 종래 게이트 어레이의 와이어링 방법은 다음의 문제점을 포함한다.
[1] 제 5 도에 도시된 것처럼 외부 셀(20) 및 내부 셀(C)의 반복 주기가 다른 위상인 경우, 모든 전원선(1)은 다른 패턴을 갖는다. 게다가, 전원선의 분기부는 그들의 구성에 달려있으며, 전원선의 분기부는 규정된 위치에 접촉장 설비를 방해하도록 구성하며 이로인해서 동일한 논리형의 외부 셀 사이의 접촉창 위치 사이에서 차가 발생한다. 그 결과는 외부 셀로부터 나온 리드선의 패턴에서 차가 발생하는 것이다. 결과적으로, 전원선 패턴 버션수 및 또한 약간의 경우에서 리드선 패턴 버션수를 증가시킨다. 이것이 자동 와이어링을 어렵게 만든다.
[2] 제 6 도에 도시된 것처럼 외부 셀(7) 및 내부 셀(11)의 반복 주기가 동위상인 경우에, 모든 전원선(9)의 패턴은 동일하고 리드선 패턴의 수는 식(3)의 j값으로 제한되므로서 전원선 및 리드선에 대한 패턴 버션수는 제 5 도의 위상이 다르게 배열한 경우에서 보다 더욱 작게 되는 것을 나타낸다. 그러나, 모든 접촉상 패턴은 외부 셀(7)에 관계하여 반드시 공통으로 배열되는 것은 아니다. 즉 다시 말하여, 상기 패턴은 j 값이다.
그러므로, 외부 셀의 접촉창이 동일한 고정된 위치에 모두 형성되지 만은 않기 때문에, 외부 셀의 접촉창을 내부 셀(도시되지 않음)의 접촉창과 접속시키기 위하여 신호선을 제공하는 실제 작업은 훨씬 더 복잡하다.
다른 한편으로, 동위상 관계에서 외부 셀 및 내부 셀의 배열은 두가지 형의 셀 크기 및 회로와 같은 기본 설계 요인과 관계하는 자유스런 정도를 감소시킨다. 특히, 셀 크기가 자유롭게 선택될 수 없기 때문에, 개별적으로 셀 크기를 고정시킬 수 밖에 없으며, 이로 인해 셀 내로 압축되는 크기 또는 회로에 주요한 제한이 부가될 필요성이 있다.
본 발명의 목적은 마스터 슬라이스 집적 회로 장치를 제공하므로서 상기 언급된 문제점을 해결하는 것이며, 여기서 외부 셀 및 내부 셀의 반복 주기가 동위상인지 다른 위상인지 관계없이, 전원선은 주 전원회로 영역으로부터 분기되는 영역에서 전원선의 패턴이 개선되므로서 전원선 및 리드선 패턴의 모든 수는 개개 셀의 크기 및 회로 선택의 자유를 손실하지 않고 신호와 외부 셀 및 내부 셀의 접촉상 사이에서 전원선을 형성하기 위한 실제 처리를 방해없이 감소한다.
이 목적을 성취하기 위하여, 본 발명은 마스터 슬라이스 집적 회로 장치를 구비하므로서 바람직한 논리 회로를 실현하며, 상기 마스터 슬라이스 집적 회로 장치는 내부 셀 어레이로부터 바깥 방향으로 형성된 내부 셀 어레이 및 외부 셀 어레이, 외부 셀 어레이에 제공된 주 전원 회로 영역, 주 전원 회로 영역과 전기적으로 접속하고 어떤 간격으로 내부 셀 어레이에 형성되는 다수의 전원선 및 내부 및 외부 셀의 규정된 접촉 부재를 전기적으로 상호 접속하기 위한 다수의 신호선을 구비한다.
본 발명에 따른 이 배열의 마스터 슬라이스 집적 회로 장치의 특징은 주 전원 회로 영역 및 전원선 사이의 접속 영역에서 중간 회로 영역의 추가 설비가 있다는 것이다. 각 중간 회로 영역은 규정된 길이에 의해서 관련된 외부 셀 상의 특수한 위치와 일치하는 주 전원 회로 영역상의 위치로부터의 관련된 전원선의 방향으로 확장하는 고정된 위치 분기부 및 수직으로 배치되고 고정된 위치 분기부와 규정된 길이의 교차한 접속 허용부를 구비하고 각 중간 회로 영역은 전원선과 접속한다. 예를들어서, 상기 중간 회로 영역은 실질적으로 T-형 또는 l-형 구성을 갖는다. 인접한 셀 열의 쌍 사이의 경계를 따라서 제공되는 경우에, 병렬로 배치된 다수의 전원선은 내부 셀의 하나의 열에 반드시 제공될 필요는 없고 내부 셀의 두열마다 택일적으로 하나에 제공된다. 게다가, 외부 및 내부 셀의 반복 주기가 동위상 또는 다른 위상인지를 고려할 필요가 없다.
상기 중간 회로 영역이 와이어링 패턴의 형성에 사용될 때, 주 전원 회로밑에 외부 셀의 리드 패턴을 표준화 시킬 뿐만 아니라 외부 셀의 접촉 부재 위치를 고정시키는 것이 가능하다. 다른말로서, 외부 셀의 회로 또는 크기에 관계없이, 각 고정된 위치 분기부는 규정된 길이에 의해서 관련된 외부 셀의 특수한 위치와 일치하는 주 전원 회로 영역상의 위치로부터 관련된 전원선의 방향으로 확장한다. 게다가, 거기에 수직으로 확장하는 교차한 접속 허용부와 접속된다. 그러므로, 중간 회로 영역이 외부 셀의 접촉부재 설비를 간섭하지 않기 때문에, 이들 접촉 부재는 고정된 위치에 제공된다. 그 결과로서, 외부 셀 내에서의 회로 패턴 및 외부 셀의 접촉 부재와 접속한 리드 선 패턴은 모든 외부 셀에 대하여 동일하다.
다른 한편으로, 예를들어서 내부 셀이 공급된 전원의 전압 안정성을 보장하는 포인트로부터 일정 피치에서 내부 셀 어레이 영역에 전원선을 배치하는 장점이 있다. 본 발명에 따라서, 전원선은 주 전원 회로 영역과 직접적으로 접속되는 것이 아니라 중간 회로 영역의 접속 허용부와 교차하여 접속되므로서, 전원선이 내부 셀 어레이 영역의 일정 피치에서 제공하기 때문에 발생하는 전원선 및 내부 셀 사이의 오프셋은 이 목적을 위하여 적당한 길이를 갖는 허용부를 교차하므로써, 흡수된다. 그래서, 전원선 및 주 전원 회로 영역사이의 접속 패턴을 고려할 필요가 없다. 그래서 전원선에 대한 단일 패턴 버션으로 충분한다. 그러므로 와이어링 패턴을 형성하기 위한 공정에서, 모든 외부 셀의 리드선에 대하여 실질적으로 T-형 또는 L-형의 패턴을 채용하고 리드선에 대하여 공통 패턴을 채용하므로써 가능하다.
전술한 논의는 외부 및 내부 셀의 반복 주기가 다른 위상이라는 가정에 근거한다. 그러나, 그들이 동위성인 경우 조차도, 종래에는 모든 외부 셀의 리드선에 대하여 균일한 패턴을 사용할 수 없었다. 그러나 본 발명에 따라서, 반복 주기가 동위상 또는 다른 위성인지 관계없이 리드선에 대하여 단일 및 공통 패턴이 사용될 수 있다. 공통 패턴을 사용할 수 있는 장점은 외부 및 내부 셀의 반복 주기가 동위상이라 가정하지 않았기 때문에 내부 셀의 회로 또는 크기에 제한을 발생하지 않으므로서, 셀 기능을 설계하는 자유가 보장받는다. 게다가, 외부 셀의 접촉 부재 위치는 모든 외부 셀 사이에 동일하게 만들어지고 이것은 외부 셀의 접촉 부재 및 내부 셀의 접촉 부재 사이에 접속되는 신호선에 대하여 공통 패턴을 손쉽게 채용한다.
본 발명의 상기 특징 및 다른 특징이 도면을 참조하여 다음의 설명에서 명백하게 된다.
본 발명은 첨부한 도면을 참조하여 지금부터 상세히 설명될 것이다.
제1도에 도시된 본 발명의 제 1 실시예에 따른 게이트 어레이에 있어서, 제 5 도에 도시된 종래의 배열에서 부재의 대용하는 부재는 제 5 도의 부재와 동일한 참조 번호가 부여되고 이에 관계해서 더 이상의 설명은 생략될 것이다.
제1도에 도시된 게이트 어레이는 칩의 내부 영역에 수평 열 및 수직 행을 규칙적으로 형성한 다수의 내부 셀(C)을 구비하고 내부 셀(C)(칩의 외부영역에서)의 주위를 따라서 수직 열로 형성된 외부 셀(20)을 구비한다. 내부 셀의 피치(PIN)는 외부 셀(20)의 피치(POUT)보다 작다. 주 전원 회로 영역(30)은 외부 셀(20)영역에 형성되고 전력은 내부 셀(C) (2PIN의 피치에서)의 두 열마다 하나의 전원선(1)의 피치에서 제공되는 전원선(1)(1m, 1m+1, 1m+2)에 의하여 내부 셀 어레이에 공급된다. 이 실시예에서, 내부 셀(C)로 구성되는 내부 어레이 및 외부 셀(20)로 구성되는 외부 어레이와 같은 반복 주기는 다른 위상이다. 그러므로 외부 셀의 피치(Pour) 및 내부 셀의 피치(PIN)사이의 관계는 다음과 같다.
Figure kpo00004
Figure kpo00005
여기서 j 및 k는 양의 정수이다.
일직선의 수평선을 따라서 확장되는 각 전원선(1)은 중간 회로 영역(4)을 경유하여 주전원 회로 영역(30)과 전기적으로 접속된다. 중간 회로 영역(40)은 고정된 위치 분기부(42) 및 교차한 접속 허용부(44)로 구비된 T-형 부재로서 구성된다. 고정된 위치 분기부(42)는 규정된 길이에 의하여 인접한 외부 셀(20)의 쌍 사이의 위치(---Pm, Pm+1, Pm+2---)와 일치하는 주전원 회로 영역(30)의 위치로부터 전원선(1)의 방향으로 실질적으로 확장되며, 반면에 교차한 접속 허용부(44)는 고정된 위치 분기부(4)의 내부 끝과 접속되므로서 실질적으로 전원선(1)을 수직 방향으로 확장시킨다. 상기 교차한 접속 허용부(44)는 그들의 각각을 적어도 하나의 전원선(1)과 교차하도록 하는 길이를 갖는다. 특히, 본 실시예에서, 전원선(1)은 내부 셀(C) (2PIN의 피치에서)의 두열마다 전원선(1) 하나의 피치에서 배치되고 외부 셀의 피치(POUT)는 내부 셀의 피치(PIN)보다 크므로 교차한 접속 허용부(44)의 길이 (h) 및 내부 셀(PIN)은 본 관계를 만족해야만 한다.
Figure kpo00006
그러나, 만일 그들의 길이가 너무 크게 만들어지면, 교차한 접속 허용부(44)는 외부 셀(20m+1, 20m+2, 20m+3)의 접촉창 위치( (Xm+1, Ym+1), (Xm+2, Ym+2), (Xm+3, Ym+3) )로부터 리드선(도시되지 않음)의 그것과 같은 층위에 설비를 갖는 것을 간섭한다. 그러므로, 다음의 관계가 성립된다.
Figure kpo00007
결과적으로, 인접해서 교차한 접속 허용부(44)사이의 간격은(POUT-PIN)이 된다.
접촉창 위치((Xm+1, Ym+1), (Xm+2, Ym+2), (Xm+3, Ym+3)) 는 고정된다. 이 이유는 고정된 위치 분기부(42)의 위치가 외부 셀(20)에 관계하여 선택되므로서 접촉창 위치를 고정시킬 수 있기 때문이다. 즉, 고정된 위치 분기부(42)의 위치는 방해받지 않기 위하여 선택된다. 게다가, 접촉창의 위치보다 크게 고정된 위치 분기부(42)의 길이를 만드는 것이 바람직하다. 고정된 위치 분기부(42)의 위치(---Pm, Pm+1, Pm+2---)가 제 1 도에 도시된 게이트 어레이에서 인접한 외부 셀(20)사이의 경계에 있는 반면에, 다른 위치는 외부 셀의 회로에 따라서 선택된다. 게다가, 전원 회로층과 동일한 층 내부에 실제 신호선(도시되지 않음)의 접속을 손쉽게하기 위하여, 접촉창 위치 (제 1 도에 단지 X 및 Y와 같은 두 개도시)는 외부 셀의 중앙에서 분리되도록 만들어지므로서 신호선을 쉽게 끌어낼 수 있다.
접촉창의 위치를 고정하는 장점은 각 외부 셀(20) 및 관련된 접촉창 사이에서 리드 패턴의 표준화를 할 수 있다는 것이다. 다른 말로서, 중간 회로 영역(40)의 존재가 뚜렷한 하나의 양상은 규정된 길이에 의해서 주전원 회로 영역(30)으로부터 확장되는 고정된 위치 분기부(42)를 균일하게 제공하므로써 접촉창의 위치를 표준화 하는 것이 가능하며, 외부 셀 리드 패턴을 교대로 균일하게 만들 수 있다.
와이어링 형성을 위한 공정에서, 그러므로 하나의 추가적인 패턴 부재(중간 회로영역(40))를 형성하는 것이 필요할 지라도 리드선에 대하여 단지 하나의 패턴 사용으로 충분하다.
다른 한편으로 전원선(1)의 형성에 관해서, 단지 단일 패턴 버션 사용으로 역시 충분하다. 제 2 도의 개요도로부터 도시되어 있는 것처럼, 이 이유는 각 전원선(1)의 팁(tip)이 관련된 접속 허용부(44)와 접속되는 것을 보장하기 위하여 규정된 피치에서 전원선(1)을 배치시키거나 (2PIN)의 피치에서 인접한 열의 내부 셀(Ci, Ci+1) 사이에 전원선(1)을 배치시키는 둘중의 하나가 필요하기 때문이다. 고정된 위치 분기부(42) 및 교차한 접속 허용부(44) 사이의 상호 접속 위치는 교차한 접속 허용부(44)의 중간부에서 분리되는 동안, 교차 접속 허용부(44) 및 전원선(1)사이의 상호 접속 위치는 하나의 전원선으로부터 다음으로 변화한다. 그러나, 상호 접속의 위치에서 이 변화는 자동 와이어링 공정에서 문제를 야기한다. 이 이유는 와이어링 패턴을 구성시 발생되는 실질적인 문제는 패턴 버션의 복잡성 및 그것의 수 때문이고 그래서 인접한 패턴 버션 사이의 접속 위치에서 변화는 자동 와이어링 공정을 야기시킨다. 그러므로 전원선의 표준화는 자동 와이어링 공정의 작업량을 크게 감소시킨다.
본 발명은 단지 전원선이 각 교차한 접속 허용부(44)에 접속되어 있을 뿐만아니라 다수의 전원선이 거기에 접속되어 둘러싸인 경우에도 제한을 받지 않는 것이 나타나있다.
본 발명의 제 2 실시예에 따른 게이트 어레이가 제 3 도에 도시되어 있다. 제 1 도의 소자와 유사한 소자에는 동일한 참조 변호가 부여되고 그것의 설명을 다시하지는 않을 것이다.
이 실시예에서, 중간 회로 영역(50)은 L형으로 구성되어 있고 제 1 실시예의 대응부와 같은 형의 고정된 위치 분기부(52) 및 그것의 내부 끝에 부착된 교차한 접속 허용부(5)를 각각 구성한다. 고정된 위치 분기부(52)는 외부 셀(20)의 중앙 위치(---P'm, P'm+1, P'm+2---)와 일치하는 위치에서 주 전원 회로 영역(30)으로부터 분기된다. 그 상황은 외부 셀의 회로에 따라서 다른 반면에, 이 배열의 목적은 외부 셀 신호 접촉창 위치((X'm+1, Y'm+1), (X'm+2, Y'm+2), (X'm+3, Y'm+3))를 표준화시키고 한세트의 접촉창 위치(Y'm+1, Y'm+2, Y'm+3)로부터 내부 셀의 측으로 확장되는 선을 일직선의 수평 방향으로 형성시키는 것이다.
교차한 접속 허용부(54)는 갈고리 같은 구성을 형성시키기 위하여 고정된 위치 분기부(52)의 내부 끝에 제공된다. 교차한 접속 허용부(54)의 길이(h)는 내부 셀(C)의 피치(PIN)와 동일하다. 외부 셀의 다른 셋트 접촉창 위치(X'm+1, X'm+2, X'm+3)로부터 내부 셀의 측으로 확장시키기 위하여 교차한 접속 허용부(54)가 일직선의 형성을 어느 정도 간섭하는 동안, 접속 허용부를 규정된 수직 크기의 조그(jog)를 만듬으로서 전원선이 형성된 층과 동일한 층 내에서 내부 셀의 측에 접속허용부를 확장시키는 것이 가능하다.
또한 이 실시예에서, 신호 접촉창 위치((X'm+1, Y'm+1), (X'm+2, Y'm+2), (X'm+3, Y'm+3))의 표준화는 공통 리드선 패턴을 사용하는 것이 가능하다. 제 4 도의 개요도로부터 도시된 것처럼, 각 전원선(1)의 팀이 관련된 교차한 접속 허용부(54)와 접속되는 것을 보장하기 위하여, 전원선(1)을 규정된 피치에 배치하는 것이 단지 필요하다.
앞서 설명한것으로부터 명백한 것처럼, 외부 및 내부 셀의 반복 주기가 동위상 이든지 다른 위상이든지 관계없이 게이트 어레이의 같은 마스터 슬라이스 집적 회로 장치는 중간 회로 영역을 갖는 그것의 주전원 회로 영역을 따라서 규정된 제공되며, 상기 중간 회로 영역은 주 전원 히로 영역으로부터 분기한 고정된 위치 분기부와 거기에 수직으로 놓이기 위하여 고정된 분기부의 끝에 자유롭게 접속된 교차한 접속 허용부를 각각 구비한다. 이 특징의 결과로서, 본 발명은 다음과 같은 효과를 갖는다.
[1] 고정된 위치 분기부의 존재는 외부 셀의 접촉 부재를 항상 외부 셀에 관계하는 고정된 위치에 배치될 수 있는 것처럼, 동일 논리형의 외부 셀에 관계하는 리드선의 패턴은 균일하게 만들어지며, 그것에 의해 와이어링 설계를 결정시에 준비될 필요가 있는 패턴 버션의 수는 크게 감소된다. 패턴 버션 수의 감소는 자동 와이어링 설계를 위해 필요한 테이블(table) 수를 또한 감소시키는 것처럼, 그것에 대한 프로그램은 간단히 되고 그 결과로서 시스템 전체의 신뢰성이 개선된다.
[2] 교차한 접속 허용부의 존재는 단지 단일 전원선 패턴 버션을 사용하게 한다. 이것은 또한 상기 [1]에서 언급된 효과를 제공하는 것처럼, 균일한 중간 회로 영역의 존재가 패턴 버션의 수를 필요한 만큼 감소시키는 방향으로 동일한 효과를 발생시킨다.
[3] 상기 언급한 장점은 내부 및 외부 셀의 반복 주기가 다른 위상일 때 조차도 실현되는 것처럼, 회로, 크기 또는 외부 및 내부 셀의 다른 기본 설계 요인에 어떤 제한도 가하지 않는다. 셀 회로 설계에 있어서, 그후에 수행되는 와이어링 패턴 설계는 상기 조건에 의하여 지배받는 것을 고려할 필요가 없다는 것을 이것은 의미한다. 이것은 게이트 어레이 또는 다른 상기 장치의 단계적인 설계를 수행시 쉽게 된다는 점이 매우 뚜렷하게 나타낸다.

Claims (6)

  1. 내부셀 어레이 및 상기 내부 셀 어레이에서 바깥쪽으로 형성된 외부 셀 어레이, 외부 셀 어레이상에 형성되는 주 전원 회로 영역, 주 전원 회로 영역과 전기적으로 접속하고 상기 내부 어레이 영역에 형성된 다수의 전원선, 상기 내부 및 외부 셀의 소정 접촉 부재를 전기적으로 상호 접속시키는 다수의 신호선을 구비하는 마스터 슬라이스 집적 회로에 있어서, 상기 전원선 각각은 중간 회로 영역을 경유하여 주 전원 회로 영역과 접속되며, 상기 중간 회로 영역은 주 전원 회로 영역의 위치에서 시작하여 상기 전원선들중 관련된 하나의 전원선 방향으로 확장되는 고정된 위치 분기부 및 상기 고정된 위치 분기부에 부착되는 소정 길이의 교차 접속 허용부를 포함하는 것을 특징으로 하는 마스터 슬라이스 집적 회로 장치.
  2. 제1항에 있어서, 상기 중간 회로 영역은 T형으로 구성되는 것을 특징으로 하는 마스터 슬라이스 집적 회로 장치.
  3. 제1항에 있어서, 상기 중간 회로 영역은 L형으로 구성되는 것을 특징으로 하는 마스터 슬라이스 집적 회로 장치.
  4. 제1항에 있어서, 상기 전원선 각각은 인접한 내부 셀쌍 간의 경계를 따라서 형성되는 것을 특징으로 하는 마스터 슬라이스 집적 회로 장치.
  5. 제1항에 있어서, 상기 외부 셀의 피치(Pout) 및 상기 내부 셀의 피치(PIN)간의 관계는
    Figure kpo00008
    로 표현되는데, 여기서 j 및 k는 양의 정수인 것을 특징으로 하는 마스터 슬라이스 집적 회로 장치.
  6. 제1항 내지 5 항중 어느 한 항에 있어서, 상기 외부 셀의 피치 POUT, 상기 내부 셀의 피치 PIN및 상기 교차 접속 허용부의 길이 h 간의 관계는
    Figure kpo00009
    로 표현되는 것을 특징하는 마스터 슬라이스 집적 회로 장치.
KR1019900014033A 1989-09-08 1990-09-06 마스터 슬라이스 집적 회로 장치 KR0154121B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP1-233326 1989-09-08
JP23332689 1989-09-08
JP233326 1989-09-08
JP2166115A JP2917434B2 (ja) 1989-09-08 1990-06-25 マスタースライス集積回路装置
JP166115 1990-06-25
JP2-166115 1990-06-25

Publications (2)

Publication Number Publication Date
KR910007131A KR910007131A (ko) 1991-04-30
KR0154121B1 true KR0154121B1 (ko) 1998-10-15

Family

ID=26490608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900014033A KR0154121B1 (ko) 1989-09-08 1990-09-06 마스터 슬라이스 집적 회로 장치

Country Status (7)

Country Link
US (2) US5153698A (ko)
EP (1) EP0416456B1 (ko)
JP (1) JP2917434B2 (ko)
KR (1) KR0154121B1 (ko)
DE (1) DE69033641T2 (ko)
HK (1) HK1014295A1 (ko)
SG (1) SG87731A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05308136A (ja) * 1992-04-01 1993-11-19 Nec Corp マスタスライス集積回路
US5416431A (en) * 1994-03-21 1995-05-16 At&T Corp. Integrated circuit clock driver having improved layout
EP0791930B1 (en) * 1995-10-02 2004-02-18 Matsushita Electric Industrial Co., Ltd. Electric signal supply circuit and semiconductor memory device
JP2001053155A (ja) * 1999-06-04 2001-02-23 Seiko Epson Corp 半導体集積回路装置
JP3964295B2 (ja) * 2002-09-18 2007-08-22 松下電器産業株式会社 集積回路設計における電源経路構造
US20070090385A1 (en) * 2005-10-21 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100763108B1 (ko) * 2005-11-24 2007-10-04 주식회사 하이닉스반도체 파워 라인의 폭을 선택적으로 조절하는 반도체 장치의 파워라인 제어 회로
JPWO2016129109A1 (ja) * 2015-02-13 2017-11-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN109755279B (zh) * 2019-01-09 2020-11-17 昆山国显光电有限公司 Oled显示面板及oled显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5835963A (ja) * 1981-08-28 1983-03-02 Fujitsu Ltd 集積回路装置
EP0074805B2 (en) * 1981-09-10 1992-03-11 Fujitsu Limited Semiconductor integrated circuit comprising a semiconductor substrate and interconnecting layers
JPS6017932A (ja) * 1983-07-09 1985-01-29 Fujitsu Ltd ゲ−ト・アレイ
JPS60101951A (ja) * 1983-11-08 1985-06-06 Sanyo Electric Co Ltd ゲ−トアレイ
JPS6120349A (ja) * 1984-07-06 1986-01-29 Hitachi Ltd Ｌｓｉ集合体
JPS61241964A (ja) * 1985-04-19 1986-10-28 Hitachi Ltd 半導体装置
JPH0785490B2 (ja) * 1986-01-22 1995-09-13 日本電気株式会社 集積回路装置
JPH0828421B2 (ja) * 1987-08-27 1996-03-21 株式会社東芝 半導体集積回路装置
DE4433617C2 (de) * 1994-09-21 1997-04-24 Kostal Leopold Gmbh & Co Kg Elektrisches Steckverbindungsteil
JP3456768B2 (ja) * 1994-09-28 2003-10-14 株式会社東芝 アドレス変換装置

Also Published As

Publication number Publication date
KR910007131A (ko) 1991-04-30
SG87731A1 (en) 2002-04-16
DE69033641T2 (de) 2001-05-03
EP0416456B1 (en) 2000-10-04
US5345098A (en) 1994-09-06
HK1014295A1 (en) 1999-09-24
JPH03174770A (ja) 1991-07-29
JP2917434B2 (ja) 1999-07-12
US5153698A (en) 1992-10-06
EP0416456A1 (en) 1991-03-13
DE69033641D1 (de) 2000-11-09

Similar Documents

Publication Publication Date Title
KR920010982B1 (ko) 전원선들의 향상된 배열을 갖는 반도체 집적회로 장치
KR0154121B1 (ko) 마스터 슬라이스 집적 회로 장치
EP0238314A2 (en) Computer-aided automatic wiring method for semiconductor integrated circuit device
EP0073641A2 (en) Integrated circuit device
US5124273A (en) Automatic wiring method for semiconductor integrated circuit devices
KR19980063534A (ko) Ｌｓｉ 논리 회로의 배선 레이아웃 방법
JPH04159751A (ja) 半導体集積回路装置およびその配線方法
Adachi et al. Hierarchical top-down layout design method for VLSI chip
EP0021661A1 (en) Semiconductor master-slice device
US5340767A (en) Method of forming and selectively coupling a plurality of modules on an integrated circuit chip
JPS61226943A (ja) 自動配置配線用標準セル
JPS5851538A (ja) 半導体集積回路装置
JPH07123139B2 (ja) 半導体論理集積回路装置のレイアウト方法
EP0314376B1 (en) Master slice type integrated circuit device and method of using it
JP3647642B2 (ja) 半導体集積回路の電源回路及び電源配線方法並びに電源配線手順を実行するプログラムを記録した記録媒体
JP2656263B2 (ja) 半導体集積回路装置
JP2907836B2 (ja) 半導体集積回路
JPH03147349A (ja) マスタースライス方式の半導体集積装置
JP2707705B2 (ja) マスタースライス方式の半導体集積装置
JPS63161638A (ja) 半導体集積回路の電源配線方法
JP2746054B2 (ja) Ｌｓｉの自動レイアウト設計方法
JPH0554696B2 (ko)
JPS6135536A (ja) 半導体装置
JPH04280471A (ja) マスタースライス方式の半導体集積回路装置
JPS6233441A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070625

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee